
THỰC HÀNH THIẾT KẾ HỆ THỐNG VÀ VI MẠCH TÍCH HỢP





Bộ Môn Kỹ thuật Máy tính – Viễn Thông Đại học Sư phạm Kỹ thuật TP.HCM

HCMUTE - 2020

LỜI NÓI ĐẦU

Tài liệu thực hành môn học Thiết kế hệ thống số và vi mạch tích hợp được biên soạn phục vụ cho môn học thực hành Thiết kế hệ thống số và vi mạch tích hợp, ngành Công nghệ Kỹ thuật Máy tính, Công nghệ Kỹ thuật Điện tử Viễn Thông, Hệ thống nhúng và IoT. Thời lượng thực hành là 45 tiết. Nội dung môn học bao gồm 2 phần chính. Phần 1:Thiết kế hệ thống số bao gồm các bài thực hành về thiết kế các mạch tích hợp, mạch tuần tự đồng bộ, giao tiếp và điều khiển các thiết bị ngoại vi cơ bản sử dụng ngôn ngữ Verilog, mô phỏng trên phần mềm ISim và thực thi trên hệ thống FPGA Xilinx Spartan-3E. Phần 2: Thiết kế mạch thích hợp số bao gồm các bài thực hành về thiết kế vi mạch sử dụng CMOS công nghệ 0.13μ của Samsung, mô phỏng, phân thích các thông số của mạch tích hợp. Thiết kế mạch tích hợp, phân tích các thông số mạch tích hợp được thực hiện trên phần mềm thiết kế Candence Spectre và công nghệ CMOS 0.13μm của Samsung.

MỤC LỤC

PHẦN I: THIẾT KẾ HỆ THỐNG SỐ	5
CHƯƠNG 1. GIỚI THIỆU	5
1. Quy trình thiết kế hệ thống số với FPGA	5
2. Sử dụng phần mềm thiết kế ISE	6
2.1 Cài đặt và kích hoạt bản quyền	6
2.2 Thiết kế mạch cộng 4 bit	7
CHƯƠNG 2. THIẾT KẾ MẠCH TỔ HỢP	31
2.1. Thiết kế mạch giải mã	31
2.2. Thiết kế mạch mã hóa 4 đường sang 2 đường	
2.3. Thiết kế mạch đa hợp 4 đường sang 1 đường	32
2.4. Thiết kế mạch giải đa hợp 1 đường sang 8 đường	
CHƯƠNG 3. THIẾT KẾ MẠCH TUẦN TỰ ĐỒNG BỘ	34
3.1. Giới thiệu	34
3.2. Mạch đếm (Counter)	34
3.3. Thiết kế mạch chia xung, sử dụng mạch đếm lên	36
3.3.1. Thiết kế mạch chia xung với ngõ vào 50Mhz, 4 xung ngõ ra với 8f, trong đó lựa chọn f ~ 1Hz	
3.3.2. Thiết kế mạch tạo xung 1Hz	38
3.3.3. Thiết kế mạch tạo 4 xung ngõ ra với tần số lần lượt là 0.1Hz, 1 100Hz 40	Нz, 10Нz,
3.3.4. Thiết kế mạch đếm đồng bộ, sử dụng phương pháp cài đặt các Xung đếm 1Hz được lấy từ mạch chia xung	
3.3.5. Thiết kế mạch đếm lên 4 bit như bafi 3.3.4, sử dụng phương ph đồng bộ Lỗi! Thẻ đánh dấu không được xác định.	ıáp thiết kế
3.3.6. Thiết kế mạch đếm lên 8 bit, lựa chọn tần số đếm, lựa chọn đến xuống 42	n lên hoặc đếm
3.3.7. Thiết kế mạch đếm lên 8 bit, lựa chọn 8 tần số đếm khác nhau, lên hoặc đếm xuống, có tính hiệu cho phép dừng đếm (Pause), có tín hiệ thái ngõ ra.	ệu đảo trạng
3.4. Thanh ghi dịch (shift register)	44
3.4.1. Thiết kế thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp như hình 3 đặt các module FF-D	• 0
3.4.2. Thiết kế thanh ghi dịch vao nối tiếp ra nối tiếp. Sử dụng phươn đồng bộ 45	ıg pháp thiết kế

3.4.3. flop D	Thiết kế mạch ghi dịch vào nối tiếp ra song song bằng cách cài đặt các Flip 46)
3.4.4. đồng b	Thiết kế mạch ghi dịch vào nối tiếp ra song song bằng phương pháp thiết ộ46	kế
3.4.5. phải	Thiết kế mạch điều khiển LED sáng dần từ trái qua phải, tắt dần từ trái qua	ua
3.4.6. sang tr	Thiết mạch điều khiển LED sáng dần, tắt dần từ trái sang phải hoặc từ ph ái được lựa chọn bởi một switch	
3.4.7.	Thiết kế mạch điều khiển 1 led chạy từ trái sang phải, từ phải sang trái	49
3.4.8. phải sa	Thiết kế mạch điều khiển 1 Led chạy từ trái sang phải rồi tự động chạy từ ng trái, có một switch cho phép đảo trạng thái ngõ ra	
3.4.9.	Thiết kế mạch gồm 8 led đơn, 4 switch S1, S2, S3, S4	49
3.5. Má	y trạng thái (Finite state machine)	50
3.5.1.	Thiết kế mô hình máy trạng thái 1	50
3.5.2.	Thiết kế mô hình máy trạng thái 2	51
3.5.3.	Chống đội phím nhấn (debouncing circuit)	52
3.6. Côi	ng tắc xoay (Rotary switch)	56
3.6.1. đếm 1h	Thiết kế mạch đếm lên, đếm xuống được điều khiển bởi công tắc xoay, tần z	
3.6.2. đếm tă	Thiết kế mạch đếm lên, đếm xuống, được điều khiển bởi 1 nút nhấn, tần số ng hay giảm được điều khiển bởi công tắc xoay	
3.7. LC	D	58
3.7.1.	Giới thiệu	58
3.7.2.	Điều khiển LCD hiển thị chuỗi ký tự trên 2 hàng	63
3.7.3.	Điều khiển LCD hiển thị chuỗi và số	67
3.7.4.	Thiết kế mạch đếm và hiển thị giá trị đếm lên LCD	71
3.7.5.	Thiết kế mạch điều khiển LCD, hiển thị giá trị giờ, phút, giây trên hàng th 74	úr 2
3.7.6.	Thiết kế mạch điều khiển đền giao thông	74
3.7.7.	Thiết kế mạch điều khiển đèn giao thông, có bộ đếm thời gian, đếm xuống.	75
3.7.8. hiển th	Thiết kế mạch điều khiển đèn giao thông, có bộ đếm thời gian, đếm xuống ị trên LCD	
PHẦN II. T	HIẾT KẾ MẠCH TÍCH HỢP SỐ	90
1. Giới t	thiệu	90
2. Thiết	kế mạch cổng đảo (inverter) sử dụng CMOS công nghệ Samsung 0.13 μm	90
2.1. T	hiết kế và phân tích đặc tính cổng đảo	90
2.2. \vec{A}	nh hưởng các thông số CMOS đến điểm làm việc của cổng đảo	. 104


3.	3. Thiết kế mạch cổng NAND sử dụng CMOS công nghệ Samsung 0.13μm 105								
	3.1.	Giải thích hoạt động của cổng NAND sử dụng CMOS dựa trên bảng trạng thái 105							
	3.2.	Thiết kế mạch cổng NAND sử dụng CMOS 105	5						
4.	Thi	iết kế mạch cổng NOR sử dụng CMOS công nghệ Samsung 0.13μm 105	5						
	4.1.	Giải thích hoạt động của cổng NOR sử dụng CMOS 105	5						
	4.2.	Thiết kế mạch cổng NOR sử dụng CMOS.	5						
5.	5. Thiết kế mạch FLIP-FLIP sử dụng CMOS công nghệ Samsung 0.13μm 106								
	5.1.	Giải thích hoạt động của mạch Flip-Flop D106	5						
	5.2.	Thiết kế mạch Flip-Flop sử dụng CMOS	7						

PHÀN I: THIẾT KẾ HỆ THỐNG SỐ

CHƯƠNG 1. GIỚI THIỆU

1. Quy trình thiết kế hệ thống số với FPGA

Quy trình thiết kế một hệ thống số sử dụng vi mạch FPGA bao gồm các bước được mô tả trong hình 1.1. Các bước được thực hiện bởi phần mềm hỗ trợ thiết kế. Các họ vi mạch FPGA khác nhau sử dụng các phần mềm hỗ trợ thiết kế khác nhau. Ví dụ các vi mạch FPGA của Xilinx sử dụng phần mềm Xilinx ISE Design Suite hoặc Vavido trong khi đó các vi mạch FPGA của Altera sử dụng phần mềm hỗ trợ thiết kế là Quatus. Các phần mềm thiết kế tích hợp các phương pháp và công nghệ để hỗ trợ thiết kế cho các vi mạch FPGA của từng nhà sản xuất. Các FPGA có cấu trúc khác nhau, tuy nhiên, việc thiết kế bằng ngôn ngữ mô tả phần cứng (Verilog, VHDL) thì hầu như giống nhau. Trong tài liệu này, sinh viên được hướng dẫn thực hành thiết kế hệ thống số trên vi mạch FPGA của Xilinx, sử dụng phần mềm Xilinx ISE Design Suite. Quy trình thiết kế một hệ thống số với FPGA được tóm tắt trong hình 1.1



Hình 1. Quy trình thiết kế FPGA

Ý nghĩa các bước trong quy trình thiết kế

Desgin entry	
Functional	
simulation	
Synthesis or	
Mapping	
Place and Route	
Simulation (Static	
timing analysis,	


Timing simulation,	
Power estimation)	
Xilinx Device	
Prograaming	

2. Sử dụng phần mềm thiết kế ISE

Phần mềm thiết kế ISE Design Suite hỗ trợ thiết kế cho các vi mạch FPGA của nhà sản xuất Xilinx. Phần mềm hỗ trợ các bước trong quy trình thiết kế FPGA. Trong tài liệu này sẽ giới thiệu các bước sử dụng phần mềm cho phép thực hiện các bước trong quy trình thiết kế từ nhập thiết kế, mô phỏng thiết kế, tổng hợp thiết kế cho đến lập trình vi mạch FPGA của Xilinx


2.1 Cài đặt và kích hoạt bản quyền

Sau khi cài đặt phần mềm ISE Design Suite, trình quản lý bản quyền tự động được kích hoạt, yêu cầu người dùng lựa chọn các hình thức kích hoạt bản quyền như sau




Nếu đã có bản quyền khi mua phần mềm, chúng ta có thể lựa chọn "Get My Purchased Licence". Trong trường hợp chúng ta không mua bản quyền, Xilinx hỗ trợ bản quyền miễn phí, trong đó đã kích hoạt một số tính năng cơ bản cho phép thực hiện các thiết kế trên vi mạch FPGA. Để sử dụng phần mềm với bản quyền miễn phí, lựa chọn "Get Free Vavido/ISE Webpack License." Sau khi chọn Next, phần mềm sẽ liên kết đến trang chủ của Xilinx. Chúng ta tiến hành tạo một tài khoản và lựa chọn bản quyền phần mềm cần tải để tải về máy. Bản quyền được cung cấp miễn phí dưới dạng tập tin "Xilinx.lic". Sau khi tải bản Xilinx.lic về máy, chọn Load licence trong tab Manage Licence để tải bản quyền vào trong phần mềm. lúc này chúng ta sẽ thấy một số chức năng trong phần mềm đã được cấp bản quyền. Một chú ý là khi tải bản quyền miễn phí (Xilinx.lic), phần mềm tự động lấy địa chỉ và các thông số của máy tính (Các thông số của card mạng), cho nên khi

tải bản quyền bằng máy tính nào thì chỉ có thể dùng bản quyền để kích hoạt phần mềm trên chính máy tính đó mà thôi.




2.2 Thiết kế mạch cộng 4 bit


Mạch cộng 4 bit được thiết kế theo mô hình cấu trúc hoặc mô hình hành vi. Trong ví dụ này, chúng ta đi thiết kế mô hình mạch cộng 4 bit sử dụng mô hình cấu trúc (structural model). Mô hình cấu trúc của mạch cộng 4 bit bao gồm 4 mạch cộng toàn phần 1 bit được kết nối như sau



Trong mô hình cấu trúc, mạch cộng 4 bit có 4 ngõ vào A_0 - A_3 , 4 ngõ vào B_0 - B_3 , một ngõ vào giá trị cờ nhớ, một ngõ ra giá trị tổng. Mô đun này được gọi là mô đun chính (Top module).




Bên trong mô đun chính là các mô đun mạch cộng toàn phần 1 bít được thể hiện như hình bên dưới




Thiết kế mạch cộng 4 bit được tiến hành với các bước như sau:


- Thiết kế mô đun chính (top module)
- Thiết mô đun mạch cộng 1 bit
- Thiết kế mô đun tạo tín hiệu mô phỏng
- Thực hiện gán tín hiệu ra các I/O
- Lập trình thiết bị FPGA
- Tạo Project mới cho thiết kế
 Chọn File New Project, đặt tên mô đun top là Adder_4bits




Sau khi chọn Next, xác định các thông số cho mô đun. Chú ý lựa chọn các thông số chính xác cho phần cứng, ngôn ngữ sử dụng và trình mô phỏng như sau




Thiết kế mô đun chính cho mạch cộng 4 bit.
Từ Menu Project, chọn New Source, chọn Verilog Module, đặt tên mô đun như hình bên dưới



Chọn Next, bước tiếp theo cho phép xác định các tín hiệu vào ra của mô đun, chúng ta có thể khai báo các tín hiệu hoặc có thể thực hiện sau đó. Ví dụ, khai báo các tín hiệu cho mạch cộng 4 bit như sau




Kết quả chương trình tạo ra tập tin Adder_bit.v, cho phép thực hiện nhập thiết kế cho mạch đếm 4 bít như sau




Trước khi cài đặt cho mạch cộng 4 bít, chúng ta thiết kế mạch cộng toàn phần 1 bít với cấu trúc đã được đề cập trước đó. Quá trình thiết kế mạch cộng 1 bít được thực hiện tương tự.

Thiết kế mô đun mạch cộng 1 bit

Từ menu Project, chọn New Source, chọn Verilog Module, đặt tên mô đun là FullAdder




Bỏ qua phần xác định các port cho mô đun, chúng ta được tập tin FullAdder.v như sau



Mô tả mạch cộng toàn phần sử dụng mô hình cấu trúc như sau:

```
module FullAdder(
input wire a,b,ci,
output wire s,co);
assign s = a^b^ci;
assign co = ((a^b)&ci) | (a&b);
endmodule
```

Kiểm tra lỗi thiết kế: Chọn chức năng Check Syntax bên cửa sổ Design




Cài đặt cho mô đun chính Quay lại mô đun chính (Adder bit), thực hiện cài đặt cho mô đun chính như sau

```
module Adder_4bit(
    input wire [3:0] A,
    input wire [3:0] B,
    input wire Cin,
    output wire Cout,
    output wire [3:0] Sum
    );
wire c1, c2, c3;
FullAdder add0 (A[0], B[0], Cin ,Sum[0],c1 );
FullAdder add1 (A[1], B[1], c1 ,Sum[1],c2 );
```

```
FullAdder add2 (A[2], B[2], c2 ,Sum[2],c3 );
FullAdder add3 (A[3], B[3], c3 ,Sum[3],Cout );
endmodule
```


Kết quả sau khi thiết kế ta được như sau




> Thiết kế mô phỏng hệ thống số

Để mô phỏng mạch cộng 4 bit, ta tạo mới một mô đun có 2 ngõ ra 4 bit, 1 ngõ ra 1 bit làm ngõ vào cho mạch cộng, mô đun này được kết nối trực tiếp với mô đun mạch cộng. Đồng thời, chúng ta tạo ra giá trị 2 ngõ ra 4 bit cho mô đun này để kiểm tra chức năng của mạch cộng.

Tương tự như quá trình thiết kế, chọn Project → New Source, chọn Verilog Test Fixture



Chọn mô đun để liên kết với mô đun tạo tín hiệu kiểm tra. Trong trường hợp này chúng ta chọn mô đun chính (Top module)




Tạo các tín hiệu để kiểm tra mạch cộng, giả sử trọng trường hợp này chúng ta tạo A =2, B=3, Cin =0.


```
module Testbench_add;
     // Inputs
     reg [3:0] A;
     reg [3:0] B;
     reg Cin;
     // Outputs
     wire Cout;
     wire [3:0] Sum;
     // Instantiate the Unit Under Test (UUT)
     Adder_4bit uut (
           .A(A),
           .B(B),
           .Cin(Cin),
           .Cout(Cout),
           .Sum(Sum)
     );
     initial begin
           // Initialize Inputs
```

```
A = 2;
B = 3;
Cin = 0;
// Wait 100 ns for global reset to finish
#100;
// Add stimulus here
end
endmodule
```


- ➤ Mô phỏngng mạch cộng
 - Chon simulation




Chọn Behavioral Check syntax để kiểm tra lỗi. Nếu quá trình kiểm tra không báo lỗi, tiến hành mô phỏng mạch. Để khởi động chương trình mô phỏng, Double click vào Simulation Behavioral Model.



Phần mềm Isim cho phép mô phỏng chức năng mạch (funtional simulation). Các tín hiệu mặc định là các tín hiệu vào ra của mô đun chính và mô đun test. Các tín hiệu bên trong vi mạch có thể được lựa chọn để hiển thị. Kết quả mô phỏng mạch cộng như sau:




Mặc định chương trình mô phỏng sẽ tiến hành tính toán tính hiệu vào ra trong khoảng thời giang 1 μs. Thời gian thực hiện mô phỏng có thể được điều chỉnh trên thanh công cụ. Giá trị các tín hiệu có thể được hiển thị dưới dạng nhị phân, thập phân có dấu hoặc không dấu, hoặc thập lục phân bằng cách thay đổi định dạng dữ liệu.



Cấu hình chân và lập trình thiết bị

Mạch cộng 4 bit có 2 ngõ vào 4 bit, a và b, 1 ngõ vào nhớ Cin, 1 ngõ ra 4 bit và một ngõ ra nhớ, được minh họa như sau:




Các tín hiệu vào ra của mạch cộng được thiết lập kết nối đến các chân của vi mạch FPGA. Các chân giao tiếp của FPGA có thể được sử dụng là các tín hiệu vào, ra, hoặc cả tín hiệu vào và tín hiệu ra. Đồng thời có thể thiết lập giá trị điện trở treo cho các chân giao tiếp của FPGA. Việc kết nối các tín hiệu từ các mô đun đến chân nào của FPGA là tùy vào từng ứng dụng. Trong trường hợp sử dụng các board phát triển, các chân của vi mạch FPGA đã được kết nối đến một số thiết bị ngoại vi cho phép tạo tín hiệu ngõ vào như các nút nhấn (button), các công tắt (switch), các tín hiệu ngõ ra như LED, LCD. Như vậy để kiểm tra hoạt động của mạch cộng, có thể lựa chọn kết nối các tín hiệu A, B, Cin của mô đun cộng 4 bít đến các chân FPGA đã kết nối với các ngõ vào nút nhất hoặc công tắt. Ngõ ra của mô đun cộng có thể được kết nối đến các chân FPGA đã kết

nối đến LED để có thể kiểm tra kết quả phép cộng một cách trực quan. Để thiết lập kết nối chân, có thể sử dụng việc kết nối trực tiếp trên phần mềm hoặc sử dụng tập tin cho phép thiết lập kết nối tín hiệu. Cụ thể trong trường hợp này, tín hiệu A sẽ được kết nối với 4 nút nhất, tín hiệu B sẽ được kết nối đến 4 công tắt, Cin sẽ được kết nối đến nút nhấn. Ngõ ra được kết nối đến các LED

Kết nối chân các mô đun đến các chân của FPGA

Chọn User Constraints – I/O Planning (PlanAhead) – Pre-sysnthesis để khởi động chương trình hỗ trợ kết gán tín hiệu đến các chân FPGA



Việc kết gán tín hiệu đến các chân của vi mạch FPGA có thể được thực hiện trực tiếp trên giao diện hoặc thông qua tập tin cấu hình. Việc thực hiện kết gán trực tiếp trên ứng dụng PlanAhead như sau

Name	Direction	Neg Diff Pair	Site	Fixed	Bank	I/O Std	Vcco	Vref	Drive Stre	Slew Type	Pull Type
□ · 🐼 All ports (14)											
🖹 🤒 A (4)	Input					1 LVTTL*	3.300				PULLUP*
☑ - A[3]	Input		N17	~		1 LVTTL*	3.300				PULLUP*
☑ - A[2]	Input		H18	$\overline{\checkmark}$		1 LVTTL*	3.300				PULLUP*
	Input		L14	~		1 LVTTL*	3.300				PULLUP*
	Input		L13	\checkmark		1 LVTTL*	3.300				PULLUP*
□ · 🤒 B (4)	Input					LVTTL*	3.300				PULLDOWN*
№ B[3]	Input		V4	\checkmark		2 LVTTL*	3.300				PULLDOWN*
	Input		D18	\checkmark		1 LVTTL*	3.300				PULLDOWN ³
<mark>⊘</mark> - B[1]	Input		K17	\checkmark		1 LVTTL*	3.300				PULLDOWN ³
	Input		H13	~		1 LVTTL*	3.300				PULLDOWN ³
□ · 🕢 Sum (4)	Output					0 LVTTL*	3.300		12	2 SLOW	NONE
	Output		F11	~		0 LVTTL*	3.300		12	2 SLOW	NONE
	Output		E11	$\overline{\mathbf{v}}$		0 LVTTL*	3.300		12	2 SLOW	NONE
Sum[1]	Output		E12	~		0 LVTTL*	3.300		12	2 SLOW	NONE
	Output		F12	\checkmark		0 LVTTL*	3,300		12	2 SLOW	NONE
. Scalar ports (2)											
···· ☑ · Cin	Input		V16	~		2 LVTTL*	3.300				PULLDOWN ⁴
Cout	Output		C11	~		0 LVTTL*	3,300		12	2 SLOW	NONE

FPGA hỗ trợ nhiều mức điện áp cho các chân giao tiếp để tương thích các chuẩn giao tiếp khác nhau. Trong ví dụ này chúng ta sử dụng điện áp thấp TTL (LVTTL). Ngõ vào ra có thể được thiết lập điện trở kéo lên hoặc kéo xuống. Đối với các nút nhất và Switch được thiết kế không có điện trở treo bên ngoài nhằm tận dụng được đặc tính này của FPGA. Sinh viên đọc sơ đồ nguyên lý của board phát triển FPGA Spartan 3E –Starter để hiểu thêm cách gán các chân FPGA. Sau khi lưu lại, chương trình tự tạo tập tin cấu hình (.ucf) có nội dung như bên dưới. Trong các ứng dụng tiếp theo, có thể thực hiện phương pháp cấu hình như đã trình bày, hoặc có thể sử dụng việc cấu hình bằng cách thêm các nội dung vào tập tin cấu hình (.ucf).

```
# PlanAhead Generated IO constraints
NET "A[3]" PULLUP;
NET "A[2]" PULLUP;
NET "A[1]" PULLUP;
NET "A[0]" PULLUP;
NET "B[3]" PULLDOWN;
NET "B[2]" PULLDOWN;
NET "B[1]" PULLDOWN;
NET "B[0]" PULLDOWN;
NET "A[3]" IOSTANDARD = LVTTL;
NET "A[2]" IOSTANDARD = LVTTL;
NET "A[1]" IOSTANDARD = LVTTL;
NET "A[0]" IOSTANDARD = LVTTL;
NET "B[3]" IOSTANDARD = LVTTL;
NET "B[2]" IOSTANDARD = LVTTL;
NET "B[1]" IOSTANDARD = LVTTL;
NET "B[0]" IOSTANDARD = LVTTL;
NET "Sum[3]" IOSTANDARD = LVTTL;
NET "Sum[2]" IOSTANDARD = LVTTL;
NET "Sum[1]" IOSTANDARD = LVTTL;
NET "Sum[0]" IOSTANDARD = LVTTL;
NET "Cin" IOSTANDARD = LVTTL;
NET "Cout" IOSTANDARD = LVTTL;
# PlanAhead Generated physical constraints
```

```
NET "A[0]" LOC = L13;

NET "A[1]" LOC = L14;

NET "A[2]" LOC = H18;

NET "A[3]" LOC = N17;

NET "B[3]" LOC = V4;

NET "B[2]" LOC = D18;

NET "B[1]" LOC = K17;

NET "B[0]" LOC = H13;

NET "Cin" LOC = V16;

NET "Sum[3]" LOC = F11;

NET "Sum[0]" LOC = F12;

NET "Sum[1]" LOC = E12;

NET "Sum[2]" LOC = E11;


NET "Cout" LOC = C11;

NET "Cin" PULLDOWN;
```

Các cấu hình trong tập tin .ucf có thể được viết kết hợp lại như sau


```
# PlanAhead Generated IO constraints
NET "A<0>" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP;
NET "A<1>" LOC = "L14" | IOSTANDARD = LVTTL | PULLUP;
NET "A<2>" LOC = "H18"
                         IOSTANDARD = LVTTL | PULLUP;
NET "A<3>" LOC = "N17" | IOSTANDARD = LVTTL | PULLUP;
NET "B<3>" LOC = "V4" | IOSTANDARD = LVTTL | PULLDOWN;
NET "B<2>" LOC = "D18" | IOSTANDARD = LVTTL | PULLDOWN;
NET "B<1>" LOC = "K17" | IOSTANDARD = LVTTL | PULLDOWN;
NET "B<0]" LOC = "H13" | IOSTANDARD = LVTTL | PULLDOWN;</pre>
NET "Sum<3>" LOC = "F11" | IOSTANDARD = LVTTL;
NET "Sum<0>" LOC = "F12" | IOSTANDARD = LVTTL;
NET "Sum<1>" LOC = "E12" | IOSTANDARD = LVTTL;
NET "Sum<2>" LOC = "E11" | IOSTANDARD = LVTTL ;
NET "Cin" LOC = "V16" | IOSTANDARD = LVTTL | PULLDOWN;
NET "Cout" LOC = "C11" | IOSTANDARD = LVTTL;
```

Sau khi gán chân, thực hiện các bước synthesis, mapping, place and route. Tuy nhiên các bước này có thể được thực hiện một cách liên tục theo thứ tự bằng phần mềm ISE. Chúng ta chọn Generate Programming File, phần mềm sẽ thực hiện các bước và tạo ra tập tin nhị phân lập trình cho FPGA




Quá trình tạo ra tập tin cấu hình cho FPGA thành công, chương trình sẽ tạo ra tập tin nhị phân (.bit). Tập tin này có thể được sử dụng để lập trình cho FPGA. Các vi mạch FPGA của xilinx có thể được lập trình thông qua ứng dụng iMPACT.


Kết nối board phát triển với máy tính thông qua USB, đảm bảo trong quá trình cài đặt ISE Design Suite chúng ta đã chọn cài đặt luôn các driver hỗ trợ cho kết nối máy tính và board phát triển. Khởi động ứng dụng iMPACT.




Ứng dụng ISE iMPACT được khởi động. Việc lập trình FPGA có thể được thực hiện bằng nhiều cách. Lập trình trực tiếp vào bộ nhớ bên trong FPGA, phương pháp này cho phép lập trình nhanh, tuy nhiên, chương trình sẽ bị mất khi reset FPGA hay khi tắt và mở nguồn lại. Phương pháp này được sử dụng cho phép kiểm tra nhanh chương trình và đặc biệt trong quá trình thiết kế chương trình. Chương trình có thể được lưu vào một bộ nhớ ROM bên ngoài, giao tiếp chuẩn SPI. Trong trường hợp này chương trình sẽ không bị mất nội dung khi mất điện. Sau khi cấp nguồn, chương trình sẽ được tải vào bộ nhớ của FPGA để cấu hình cho FPGA. Trong các bài tập thực hành, chúng ta sử dụng phương pháp thứ nhất để cấu hình cho FPGA nhằm tiết kiệm được thời gian. Quá trình lập trình cho FPGA được tiến hành các bước như sau




Double click vào Boundary scan, sau đó click chuột phải vào khu vực trung tập chọn initialize chain




Nếu quá trình kết nối máy tính với board FPGA thành công, chúng ta có thể chọn tập tin nhị phân để lập trình cho FPGA




Chọn tập tin lập trình (.bit)




Trường hợp chúng ta không sử dụng PROM để lưu chương trình, chọn NO để bỏ qua chức năng lập trình PROM, sau đó chọn Cancel nếu chương trình hiển thị hộp thoại yêu cầu chọn tập tin cấu hình nạp vào PROM



Chọn Cancel (2 lần) để bỏ qua bước tiếp theo




Tại bước này chúng ta lựa chọn lập trình trực tiếp vào bộ nhớ bên trong FPGA




Chọn Apply, sau đó chọn OK.

Bước cuối cùng là lập trình tập tin đã chọn xuống cho FPGA. Click phải vào biểu tượng FPGA, chọn Program. Chương trình đã được nạp xuống cho FPGA thông qua USB.



Thay đổi các ngõ vào và quan sát ngõ ra để kiểm tra tính logic của mạch cộng. Khi thay đổi chương trình, tạo ra tập tin mới, thực hiện nạp lại chương trình chỉ cần click phải vào biểu tượng FPGA, chọn Assign New Configuration File.




CHƯƠNG 2. THIẾT KẾ MẠCH TỔ HỢP

2.1. Thiết kế mạch giải mã

Thiết kế mạch giải mã 2 đường sang 4 đường, ngõ ra tích cực mức cao.

- > Thiết kế mạch giải mã bằng ngôn ngữ Verilog.
- Mô phỏng chức năng mạch trên phần mềm Isim.
- Cấu hình chân và lập trình FPGA.

		y_0			
0	0	1 0 0 0	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1



(a) Truth table

(b) Graphical symbol

```
Mô đun mạch giải mã
module decoder24(
input wire [1:0] w,
output reg [3:0] y
);
always @(w)
case (w)
0: y = 4'b1000;
1: y = 4'b0100;
2: y = 4'b0010;
3: y = 4'b0001;
endcase
endmodule
Mô đun mạch kiểm tra (test Fixture)
module test;
     // Inputs
     reg [1:0] w;
     // Outputs
     wire [3:0] y;
     // Instantiate the Unit Under Test (UUT)
     decoder24 uut (
           .w(w),
           .y(y)
```

```
initial begin
           // Initialize Inputs
           w = 0;
           #100;
           w = 1;
           #100:
           W = 2;
           #100;
           w = 3;
           #100;
           // Add stimulus here
     end
endmodule
Cấu hình chân cho FPGA
NET "w<0>" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP;
NET "w<1>" LOC = "L14" | IOSTANDARD = LVTTL | PULLUP;
NET "y<0>" LOC = "F12" | IOSTANDARD = LVTTL;
NET "y<1>" LOC = "E12" | IOSTANDARD = LVTTL;
NET "y<2>" LOC = "E11" | IOSTANDARD = LVTTL ;
NET "y<3>" LOC = "F11" | IOSTANDARD = LVTTL;
```

- 1. Giải thích sư khác nhau giữa wire và reg sử dung trong mô đun giải mã
- 2. Vẽ lại dạng sóng tín hiệu mô phỏng mạch giải mã
- 3. Mô tả lai mạch giải mã 2 sang 4, sử dụng phát biểu if.


2.2. Thiết kế mạch mã hóa 4 đường sang 2 đường

w_3	w_2	w_1	w_0	<i>y</i> ₁	y_0	
0	0	0	1	0	0	
0	0	1	0	0	1	
0	1	0	0	1	0	
1	0	0	0	1	1	
				I		

(a) Truth table


- Thiết kế mạch mã hóa 4 đường sang 2 đường sử dung phát biểu if, và phát biểu case
- Thiết kế mô mạch tạo tín hiệu kiểm tra mạch mã hóa (Test fixture)
- Mô phỏng mạch mã hóa 4 sang 2 sử dụng Isim
- Cấu hình chân và lập trình FPGA, kiểm tra chức năng mạch mã hóa

2.3. Thiết kế mạch đa hợp 4 đường sang 1 đường



- > Thiết kế mạch đa hợp 4 đường sang 1 đường
- Thiết kế mạch tạo tín hiệu mô phỏng mạch đa hợp 4 đường sang 1 đường (Test fixture)
- ➤ Kiểm tra chức năng mạch trên board FPGA

2.4. Thiết kế mạch giải đa hợp 1 đường sang 8 đường



- ➤ Thiết kế mạch giải đa hợp 1 đường sang 8 đường
- > Thiết kế mạch tạo tín hiệu mô phỏng mạch giải đa hợp 1 đường sang 8 đường (test fixture)
- ➤ Kiểm tra chức năng mạch trên board FPGA


CHƯƠNG 3. THIẾT KẾ MẠCH TUẦN TỰ ĐỒNG BỘ

3.1. Giới thiệu

Mạch tuần tự là các mạch logic trong đó ngõ ra phụ thuộc vào trạng thái hiện tại của mạch và ngõ vào. Không giống như các mạch tổ hợp, trong đó ngõ ra là hàm của các ngõ vào, mạch tuần tự tạo ra ngõ ra là hàm của ngõ vào và các trạng thái bên trong của nó.

Mạch tuần tự bao gồm mạch tuần tự đồng bộ (được điểu khiển bởi xung clock) và mạch tuần tự không đồng bộ

Phương pháp thiết kế đồng bộ được sử dụng khá phổ biến khi thiết kế các mạch tuần tự. Trong phương pháp này, các phần tử lưu trữ được điều khiển bởi một xung clock chung, dữ liệu được lấy mẫu, hoặc lưu trữ ở thời điểm xung cạnh lên hoặc xuống của clock.



Hình 3.1. Mô hình thiết kế mạch tuần tự đồng bộ

Hình 3.1 mô tả sơ đồ khối của một mạch tuần tự. trong đó

- + State register: là tập hợp các flip flop D được điều khiển bởi cùng một xung clock
- + Next state logic: mạch tổ hợp, sử dụng các ngõ vào bên trong và trạng thái bên trong
- + Output logic: mạch tổ hợp tạo ra tín hiệu ngõ ra

Sơ đồ khối một mạch tuần tư được mô tả như sau




Figure 6.1 The general form of a sequential circuit.

Hình 3.2. Sơ đồi khối tổng quát mạch tuần tự


3.2. Mạch đếm (Counter)

Thiết kế mạch đếm 4 bit, ngõ vào xung đếm lấy từ switch, ngõ ra hiển thị trên 4 LED đơn.

Thiết kế mạch đếm 4 bit bằng phương pháp thiết kế mạch tuần tự đồng bộ

- Thiết kế mô mạch tạo tín hiệu kiểm tra mạch đếm (Test fixture)
- ➤ Mô phỏng mạch đếm sử dụng ISim
- Cấu hình chân và lập trình FPGA, kiểm tra chức năng mạch đếm


```
Mạch đếm nhị phân 4 bit
module SynCounter4bit(
           input wire clk, reset,
       output wire [3:0] q
);
// signal declaration
       reg [3:0] r_reg;
      wire [3:0] r_next;
// body, register
       always @(posedge clk, posedge reset)
       if (reset)
           r reg <= 0;
   else
           r reg<=r next; // <= is non-blocking statement</pre>
     // next state logic
     assign r next = r reg + 1;
     // output logic
     assign q=r reg;
endmodule
Mô đun kiểm tra mạch đếm 4 bit. (Sinh viên giải thích chương trình tạo xung)
module TestCounter;
     // Inputs
     reg clk;
     reg reset;
     // Outputs
     wire [3:0] q;
     // Instantiate the Unit Under Test (UUT)
     SynCounter4bit uut (
           .clk(clk),
           .reset(reset),
           .q(q)
     );
     integer i;
     initial begin
           // Initialize Inputs
           clk = 0;
           reset = 0;
           #10;
           reset = 1;
           #10;
           reset = 0;
           // Wait 10 ns for global reset to finish
```



3.3. Thiết kế mạch chia xung, sử dụng mạch đếm lên


FPGA prototype kit cung cấp mạch dao động tần số cao (từ 50Mhz đến 100MHz). Trong một số ứng dụng cần tần số thấp hơn, ví dụ mạch đếm, mạch ghi dịch, hoặc điều khiển ngoại vi cần các xung clock có tần số khác nhau và thấp hơn để có thể quan sát được. Module chia xung được thiết kế nhằm tạo ra một hoặc nhiều ngõ ra xung clock có tần số thấp hơn.

Mạch chia xung có thể được thiết kế bằng nhiều cách khác nhau, trong đó, có thể sử dụng mạch đếm nhị phân n-bit để thiết kế mạch chia xung. Ý tưởng thiết kế mạch chia xung sử dụng mạch đếm được mô tả như sau: giả sử một bộ đếm nhị phân 4 bit, ngõ vào CK, các ngõ ra đếm sẽ có tần số khác nhau được biểu diễn như hình bên dưới.




Ý tưởng thiết kế bộ chia xung dựa vào mạch đếm nhị phân rất đơn giản. Tần số ngõ ra thấp hơn bao nhiều tùy thuộc vào việc lựa chọn ngõ ra nào làm xung clock. Ví dụ cụ thể trong hình trên, tần số tại ngõ ra Q_0 sẽ là ½ tần số CK, tương tự tần số ngõ ra Q_1 sẽ là ¼ tần số xung CK. Một cách tổng quát, tần số ngõ ra Q_n sẽ là $1/2^{n+1}$ của tần số CK. Một hạn chế của phương pháp này là không thể đạt được tần số chính xác mong muốn, ví dụ tạo tần số ngõ ra 1Hz từ tần số xung clock 50Mhz

Để tạo ra tần só chính xác, phương pháp đếm số xung ngõ vào để chuyển trạng thái ngõ ra được áp dụng thay cho việc đếm nhị phân như trên. Phương pháp tạo ra xung có tần số mong muốn được trình bày trong hình bên dưới.



3.3.1. Thiết kế mạch chia xung với ngõ vào 50 Mhz, $4 \text{ xung ngõ ra với tần số f, 2f, 4f, 8f, trong đó lựa chọn f} \sim 1 \text{Hz}$




```
Mach đếm mode N
      module Counter
         #(parameter N= 26)
            ( input wire clk, reset,
              output wire
                             [3:0] q
          );
             // signal declaration
             reg [N-1:0] r_reg;
             wire [N-1:0] r next;
             // body, register
             always @(posedge clk, posedge reset)
             if (reset)
                  r_reg <= 0;
            else
                  r_reg<=r_next; // <= is non-blocking statement</pre>
            // next state logic
            assign r next = r reg + 1;
            // output logic
      assign q=r_reg[25:22];
endmoduLe
Cấu hình chân FPGA
NET "clk" LOC = "C9" | IOSTANDARD = LVCMOS33 ;
NET "reset" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP ;
NET "q<0>" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
NET "q<1>" LOC = "E12" |
                       IOSTANDARD = LVTTL | SLEW = SLOW
                                                       DRIVE = 8;
NET "q<2>" LOC = "E11" | IOSTANDARD = LVTTL | SLEW = SLOW
                                                       DRIVE = 8;
NET "q<3>" LOC = "F11" | IOSTANDARD = LVTTL | SLEW = SLOW
                                                       DRIVE = 8;
```

3.3.2. Thiết kế mạch tạo xung 1Hz

Thiết kế mạch chia xung sử dụng mạch đếm nhị phân là phương pháp cơ bản và đơn giản nhất. Tuy nhiên, tần số ngõ ra của mạch đếm là hệ số $1/2^{n+1}$ của tần số xung clock ngõ vào nên sẽ không tạo được các tần số có giá trị chính xác mong muốn như 1Hz, 2Hz, Để tạo được các xung ngõ ra có giá trị chính xác 1Hz, 2Hz, 4Hz, và 5Hz, chúng ta có thể sử dụng phương pháp đếm lên và kiểm tra giá trị đếm để lật trạng thái ngõ ra. Giải sử xung

clock vào của bộ đếm là fclk = 50 Mhz, nếu tần số ngõ ra mong muốn là f=1Hz, ta tính được số xung ngõ vào cần thiết để tạo ra một xung ngõ ra là M = f/fclk = 50,000,000.



Sử dụng tham số parameter để cài đặt module, cho phép linh hoạt thay đổi tham số tạo ra các ngõ ra khác nhau.

Chương trình mô tả cho module tạo ra xung 1Hz có tần số thấp hơn từ xung ngõ vào tần số 50MHz được viết như sau


```
module Counter
         \#(parameter N= 26, M = 50000000)
            ( input wire clk, reset,
              output wire
          );
             // signal declaration
             reg [N-1:0] r_reg;
             wire [N-1:0] r_next;
            // body, register
             always @(posedge clk, posedge reset)
             if (reset)
                 r_reg <= 0;
            else
                 r_reg<=r_next;
           // next state logic
           assign r_next = (r_reg==M)?0:r_reg + 1;
           // output logic
            assign q=(r_reg<M/2)?0:1;
endmodule
Cấu hình chân FPGA
NET "clk" LOC = "C9" | IOSTANDARD = LVCMOS33
NET "reset" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP;
NET "q" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
```

3.3.3. Thiết kế mạch tạo 4 xung ngõ ra với tần số lần lượt là 0.1Hz, 1Hz, 10Hz, 100Hz

```
module Counter
         #(parameter N= 30, M = 500000000) // 500,000,000 for
     0.1Hz
           ( input wire clk,
                             [3:0]q
             output wire
          );
            // signal declaration
            reg [N-1:0] r_reg01H,r_reg1H,r_reg10H,r_reg100H;
            wire
                                                            [N-1:0]
     r next01H,r next1H,r next10H,r next100H;
            // body, register
            always @(posedge clk) begin
                 r reg01H<=r next01H;
                 r_reg1H<=r_next1H;
                 r reg10H<=r next10H;
                 r_reg100H<=r_next100H;
                 end
           // next state logic
           assign r_next01H = (r_reg01H==M)?0:r_reg01H + 1;
           assign r next1H = (r reg1H==M/10)?0:r reg1H + 1;
           assign r_next10H = (r_reg10H==M/100)?0:r_reg10H + 1;
           assign r next100H = (r reg100H==M/1000)?0:r reg100H +
     1;
             // output logic
           assign q[0]=(r_reg01H<M/2)?0:1;
           assign q[1]=(r_reg1H<M/20)?0:1;
           assign q[2]=(r_reg10H<M/200)?0:1;
           assign q[3]=(r reg100H<M/2000)?0:1;
endmodule
Cấu hình chân FPGA
NET "clk" LOC = "C9" | IOSTANDARD = LVCMOS33 ;
NET "q<0>" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                     DRIVE = 8;
NET "q<1>" LOC = "E12" | IOSTANDARD = LVTTL | SLEW = SLOW
                                                     DRIVE = 8;
NET "q<2>" LOC = "E11" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                     DRIVE = 8;
NET "q<3>" LOC = "F11" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                    DRIVE = 8;
```

3.3.4. Thiết kế mạch tạo ra xung 1Hz, 2Hz, 4Hz và 5Hz, sử dụng phương pháp cài đặt với tham số (parameter)

Trong thiết kế này chúng ta sẽ thiết kế một module tạo xung có tần số thấp hơn, trong đó tần số ngõ ra là tham số cài đặt cho module. Sử dụng module này để tạo ra các module có tần số khác nhau. Sơ đồ khối thiết kế được mô tả như hình sau



Các tham số được truyền cho module theo cú pháp như sau

```
module-name #(parameter-assignment) instance-name (module-terminal-
list);
```

Chương trình mô tả cho thiết kế:

```
 \begin{tabular}{ll} module clockDiv\\ \#(parameter\ M=50000)\\ (\\ input\ clki,\\ output\ clko);\\ wire\ [30:0]\ r\_next;\\ reg\ [30:0]\ r\_reg\ ;\\ initial\ r\_reg\ =0;\\ always\ @(posedge\ clki)\\ r\_reg\ <=r\_next;\\ assign\ r\_next\ =(r\_reg==M)?0:r\_reg+1;\\ assign\ clko\ =(r\_reg<=M/2)?0:1\ ;\\ endmodule\\ \hline module\ ClockDivision(\\ input\ clk,\\ \hline \endmodule\ \endmod
```


```
output [3:0] clko );

clockDiv #(50000) cd0 (clk,clko[0]);
clockDiv #(25000) cd1 (clk,clko[1]);
clockDiv #(12500) cd2 (clk,clko[2]);
clockDiv #(10000) cd3 (clk,clko[3]);

endmodule
```

- 3.3.5. Thiết kế mạch đếm đồng bộ, đếm lên 8 bit hiển thị trên 8 led đơn. Xung đếm 1Hz được lấy từ mạch chia xung
- 3.3.6. Thiết kế mạch đếm lên 8 bit, lựa chọn tần số đếm bằng 2 switch S1, S0, lựa chọn đếm lên hoặc đếm xuống bằng switch S2

Thiết kế mạch đếm như hình vẽ, mỗi mô đun được thiết kế với 1 tập mã nguồn (.v) khác nhau.



```
endmodule
     module Clock div
        #(parameter N= 30, M = 500000000) // 500,000,000 for
     0.1Hz
           ( input wire clk,
             output wire
                           [3:0]q
         );
            // signal declaration
            reg [N-1:0] r reg01H, r reg1H, r reg10H, r reg100H;
                                                          [N-1:0]
            wire
     r_next01H,r_next1H,r_next10H,r_next100H;
            // body, register
            always @(posedge clk) begin
                r_reg01H<=r_next01H;
                r reg1H<=r next1H;
                r reg10H<=r next10H;
                r_reg100H<=r_next100H;</pre>
                end
           // next state logic
           assign r_next01H = (r_reg01H==M)?0:r_reg01H + 1;
           assign r_next1H = (r_reg1H==M/10)?0:r_reg1H + 1;
           assign r_next10H = (r_reg10H==M/100)?0:r_reg10H + 1;
           assign r next100H = (r reg100H==M/1000)?0:r reg100H +
     1;
     // output logic
           assign q[0]=(r reg01H<M/2)?0:1;
           assign q[1]=(r_reg1H<M/20)?0:1;
           assign q[2]=(r_reg10H<M/200)?0:1;
           assign q[3]=(r_reg100H<M/2000)?0:1;
     endmodule
     module Mux41
          input wire [3:0] clk,
             input wire [1:0] sw,
             output reg
                          clk o
         );
            // signal declaration
     // clk_o ;
     always @(clk,sw)
     case (sw)
```


```
\theta: clk o = clk[0];
              1: clk\ o = clk[1];
              2: clk \ o = clk[2];
              3: clk\ o = clk[3];
       endcase
       endmodule
       module CounterUD
       #(parameter N= 8) // 500,000,000 for 0.1Hz
              ( input wire clk, reset, ud,
                output wire [7:0]q
            );
               // signal declaration
               reg [N-1:0] r reg;
               wire [N-1:0] r next;
               // body, register
               always @(posedge clk, posedge reset)
                if (reset)
                r reg<=0;
                else
                r_reg<=r_next;
             // next state logic
              assign r next = (ud==1)?r reg + 1:r reg - 1;
              // output logic
              assign q=r req;
       endmodule
NET "clk" LOC = "C9" | IOSTANDARD = LVCMOS33 ;
NET "LED<0>" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "LED<1>" LOC = "E12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "LED<2>" LOC = "E11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "LED<3>" LOC = "F11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "LED<4>" LOC = "C11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "LED<5>" LOC = "D11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "LED<6>" LOC = "E9" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "LED<7>" LOC = "F9" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "SW<0>" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP ;
NET "SW<1>" LOC = "L14" | IOSTANDARD = LVTTL | PULLUP ;
NET "UD" LOC = "H18" | IOSTANDARD = LVTTL | PULLUP ;
NET "reset" LOC = "N17" | IOSTANDARD = LVTTL | PULLUP ;
```

3.3.7. Thiết kế mạch đếm lên 8 bit, lựa chọn 8 tần số đếm khác nhau, lựa chọn đếm lên hoặc đếm xuống, có tính hiệu cho phép dừng đếm (Pause), có tín hiệu đảo trạng thái ngõ ra.

3.4. Thanh ghi dịch (shift register)

Thanh ghi là tập hợp các Flip Flop D được điều khiển bởi cùng một xung clock. Thanh ghi dịch (shift register) là một mạch tuần tự mà nội dung bên trong của nó dịch trái, hoặc phải một vị trí mỗi khi có một xung clock

Thanh ghi dịch vào nối tiếp, ra nối tiếp (SISO) có sơ đồ nguyên lý như sau.




- 3.4.1. Thiết kế thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp như hình 3. Sử dụng cải đặt các module FF-D
- 3.4.2. Thiết kế thanh ghi dịch vao nối tiếp ra nối tiếp. Sử dụng phương pháp thiết kế đồng bộ

```
module ShiftRegiter(
           input wire clk,
           input wire s in,
           output wire s_out
    );
wire clk_o;
// module instance
Clock 1Hz clockdivider (clk, clk o);
Shift_SISO SISO (clk_o,s_in,s_out);
endmodule
module Clock 1Hz
\#(parameter N= 26, M = 50000000) // for 50Mhz
     ( input wire clk,
       output wire
    );
      // signal declaration
      reg [N-1:0] r reg;
      wire [N-1:0] r_next;
      // body, register
      always @(posedge clk)
           r_reg<=r_next;
     // next state logic
assign r_next = (r_reg==M)?0:r_reg + 1;
     // output logic
     assign f=(r_reg<M/2)?0:1;
endmodule
module Shift SISO
#(parameter N= 4) // 500,000,000 for 0.1Hz
```

```
( input wire clk,reset,s_in,
        output wire
                        s_out
    );
       // signal declaration
       reg [N-1:0] r reg;
       wire [N-1:0] r_next;
       // body, register
       always @(posedge clk, posedge reset)
if (reset)
               r_reg<=0;
else
        r_reg<=r_next;
      // next state logic
      assign r_next = {s_in,r_reg[N-1: 1]};
      // output logic
      assign s_out= r_reg[0];
endmodule
NET "clk" LOC = "C9" | IOSTANDARD = LVCMOS33 ;
NET "s_out" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
NET "s_in" LOC = "H18" | IOSTANDARD = LVTTL | PULLUP ; // SW2
```

3.4.3. Thiết kế mạch ghi dịch vào nối tiếp ra song song bằng cách cài đặt các Flip flop D



3.4.4. Thiết kế mạch ghi dịch vào nối tiếp ra song song bằng phương pháp thiết kế đồng bộ

```
module ShiftRegiter(
    input wire clk,
    input wire s_in,
    output wire [7:0] q
);
```

```
wire clk o;
// module instance
Clock_1Hz clockdivider (clk,clk_o);
Shift SIPO SIPO (clk o,s in, q);
endmodule
module Clock 1Hz
\#(parameter N=30, M=50000000) // for 50Mhz
      ( input wire clk,
        output wire f
    );
       // signal declaration
       reg [N-1:0] r_reg;
       wire [N-1:0] r next;
       // body, register
       always @(posedge clk)
             r_reg<=r_next;
      // next state logic
      assign r next = (r req>=M)?0:r req + 1;
      // output logic
      //assign f=(r_reg>M/2)?1:0;
   assign f=r_reg[25] ;
endmodule
module Shift_SIPO
         input wire clk,s in,
         output wire [7:0] q_out
     );
       // signal declaration
       reg [7:0] r reg;
       wire [7:0] r_next;
       // body, register
       always@(negedge clk)
       r reg<=r next;
      // next state logic
      assign r_next = {s_in,r_reg[7:1]};
      // output logic
      assign q_out= r_reg;
endmodule
NET "clk" LOC = "C9" | IOSTANDARD = LVCMOS33 ;
NET "s_in" LOC = "H18" | IOSTANDARD = LVTTL | PULLUP ; // SW2
NET "q<0>" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "q<1>" LOC = "E12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "q<2>" LOC = "E11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8; NET "q<3>" LOC = "F11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "q<4>" LOC = "C11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
NET "q<5>" LOC = "D11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8; NET "q<6>" LOC = "E9" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
```

```
NET "q<7>" LOC = "F9" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
```

3.4.5. Thiết kế mạch điều khiển LED sáng dần từ trái qua phải, tắt dần từ trái qua phải


3.4.6. Thiết mạch điều khiển LED sáng dần, tắt dần từ trái sang phải hoặc từ phải sang trái được lựa chọn bởi một switch

```
module ShiftRegiter(
           input wire clk, lr,
           output wire [7:0] q);
wire clk_o;
wire s in;
// module instance
Clock 1Hz clockdivider (clk,clk o);
Shift_SIPO SIPO (clk_o,s_in,lr, q);
assign s in =(lr == 1)?\sim q[0]: \sim q[7];
endmodule
module Shift_SIPO
     (
       input wire clk,s_in,lr,
       output wire [7:0] q_out
    );
      // signal declaration
      reg [7:0] r reg;
      wire [7:0] r_next;
      // body, register
      always@(negedge clk)
      r reg<=r next;
     // next state logic
     assign r next =(lr==1) ? {s in,r reg[7:1]}:{r reg[6:0],s in};
     // output logic
     assign q_out= r_reg;
endmodule
```


- 3.4.7. Thiết kế mạch điều khiển 1 led chạy từ trái sang phải hoặc từ phải sang trái được điều khiển bằng 1 switch
- 3.4.8. Thiết kế mạch điều khiển 1 Led chạy từ trái sang phải rồi tự động chạy từ phải sang trái, có một switch cho phép đảo trạng thái ngõ ra
- 3.4.9. Thiết kế mạch gồm 8 led đơn, 4 switch S1, S2, S3, S4
 - S1, S2, lựa chọn 1 trong 4 tần số
 - S3, S4, lua chon mode cho 8 led.
 - Mode =1: 8 led chóp tắt,
 - Mode =2: 8 led sáng dần, tắt dần,
 - Mode = 3: 1 led sáng chạy từ trái sang phải, rồi từ phải sang trái.
 - Mode = 4: 8 led sáng dồn

3.5. Máy trạng thái (Finite state machine)

Máy trạng thái được sử dụng để thiết kế các hệ thống số mà trong đó trạng thái của hệ thống có thể chuyển đổi giữa nhiều trạng thái được định nghĩa trước. Mô hình máy trạng thái là một mạch tuần tự đồng bộ, trong đó ngõ ra có thể phụ thuộc vào ngõ vào (mô hình Mealy) hoặc ngõ ra chỉ phụ thuộc vào các trạng thái bên trong của hệ thống (Mô hình Moore)



3.5.1. Thiết kế mô hình máy trạng thái 1




Present	Next	Output	
state	w = 0	w = 1	Z
A	A	В	0
В	Α	C	0
C	Α	C	1

```
module simple (Clock, Resetn, w, z);
input Clock, Resetn, w; output z;
reg [2:1] y, Y;
parameter [2:1] A = 2'b00, B = 2'b01, C = 2'b10;
// Define the next state combinational circuit
always @(w, y)
case (y)
A: if (w) Y = B;
else Y = A;
B: if (w) Y = C;
```

```
else Y = A;
C: if (w) Y = C;
else Y = A;
default: Y = 2'bxx;
endcase
// Define the sequential block
always @(negedge Resetn, posedge Clock)
if (Resetn == 0) y < = A;
else y < = Y;
// Define output
assign z = (y == C);
Endmodule</pre>
```

3.5.2. Thiết kế mô hình máy trạng thái 2




```
module fsm-eg-mult-seg
(
input
             clk, reset,
       wire
input
       wire
              a, b,
              yo, y 1 );
output wire
//symbolic state declaration
localparam [1:0] S0 = 2'b00, S1 =
                                       2'b01 , S2=2'b10;
// signal declaration
reg [1:0] state_reg,state_next;
      // state register
always @ (posedge clk ,posedge reset)
i f (reset)
state_reg<=S0;</pre>
else
state_reg<=state_next;</pre>
//next_state logic
```

```
always @*
     case (state_reg)
     SO: if(a)
           if(b)
            state_next=S2;
            else
            state_next=S1;
       else
            state_next=S0;
     S1:
            if(a)
            state next=S0;
             else
            state_next=S1;
          state_next=S0;
     default:
                 state next=S0;
     endcase
     //Moore outputlogic
     assign yl=(state_reg==S0)||(state_reg==S1);
     //Mealy outputlogic
     assign y0=(state reg==S0)&a&b;
endmodule
```

3.5.3. Chống đội phím nhấn (debouncing circuit)

Các nút nhấn do cấu tạo là các tiếp xúc lá kim loại hoặc tương tự nên khi nhấn tín hiệu chuyển trạng thái một vài lần trước khi ổn định. Điều này làm cho việc xử lý bị sai, giá trị ngõ vào có thể không như mong muốn. Trong bài thực hành này, dao động tại thời điểm nhấn (press) và thả (release) được bỏ qua bằng cách sử dụng mô hình máy trạng thái.



3.5.3.1.Thiết kế mạch đếm xung, hiển thị trên 8 LED, xung ngõ vào được tạo ra từ một nut nhấn

Thiết kế mô hình đọc phím nhấn có chống dội sử dụng mô hình máy trạng thái như sau:




Figure 5.9 State diagram of a debouncing circuit.

```
module FSM(
            input wire reset,clk,btn,
            output wire [7:0] q
         );
     wire tick;
     button btn1(reset, clk,btn,tick);
     Counter8bs counter(tick, reset,q);
endmodule
     module button(
            input wire reset,clk,btn,
            output reg db
         );
     localparam [2:0]
                zero = 3'b000,
                wait1_1 = 3'b001,
                wait1_2 = 3'b010,
                wait1 3= 3'b011,
                one = 3'b100,
                wait0_1= 3'b101,
                wait0 2 = 3'b110,
                wait0_3 = 3'b111;
     localparam N = 13;
```

```
//signal declaration
reg [N-1:0] q_reg;
wire [N-1:0] q_next;
wire m tick;
reg [2:0] state_reg, state_next;
// counter to generate 10ms tick
always @(posedge clk)
q reg <=q next;</pre>
// next state logic
assign q_next = q_reg +1 ;
// output tick
assign m_tick = (q_reg==0)?1'b1:1'b0;
//debouncing FSM
//state register
always @(posedge clk, posedge reset)
if(reset)
     state_reg <= zero;</pre>
     else
     state_reg<= state_next;</pre>
// next state logic and output logic
always @*
begin state_next = state_reg;// default state
db = 1'b0;
case (state reg)
     zero:
           if(btn)
                 state_next = wait1_1;
     wait1 1:
           if (~btn)
                 state_next = zero;
           else
              if (m_tick)
                       state_next = wait1_2;
     wait1_2:
           if (~btn)
                 state_next = zero;
           else
              if (m tick)
                       state_next = wait1_3;
     wait1 3:
                 if (~btn)
                 state next = zero;
           else
              if (m_tick)
                       state_next = one;
     one:
```

```
begin
       db = 1'b1;
        if(~btn)
                 state_next = wait0_1;
       end
     wait0_1:
       begin
           db = 1'b1;
           if (btn)
                 state_next = one;
                 else
                 if (m_tick)
                      state_next = wait0_2;
           end
           wait0 2:
                 begin
                 db = 1'b1;
                 if (btn)
                      state_next = one;
                 else
                      if (m_tick)
                            state_next = wait0_3;
                 end
           wait0 3:
                 begin
                 db = 1'b1;
                 if(btn)
                      state_next = one;
                 else
                 if (m_tick)
                      state_next = zero;
                 end
           default: state_next = zero;
     endcase
     end
endmodule
module Counter8bs
#(parameter N= 8) // 500,000,000 for 0.1Hz
     ( input wire clk, reset,
       output wire
                       [7:0]q
    );
      // signal declaration
      reg [N-1:0] r_reg;
      wire [N-1:0] r next;
      // body, register
```

```
always @(posedge clk, posedge reset)
                if (reset)
                r_reg<=0;
               else
               r reg<=r next;
             // next state logic
             assign r_next = r_reg + 1;
             // output logic
             assign q=r reg;
endmodule
  NET "clk" LOC = "C9" | IOSTANDARD = LVCMOS33 ;
  NET "reset" LOC = "N17" | IOSTANDARD = LVTTL | PULLUP;
NET "btn" LOC = "K17" | IOSTANDARD = LVTTL | PULLDOWN;
   NET "q<0>" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                                 DRIVE = 8;
   NET "q<1>" LOC = "E12" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                                 DRIVE = 8;
   NET "q<2>" LOC = "E11" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                                 DRIVE = 8;
  NET "q<3>" LOC = "F11" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                                 DRIVE = 8;
  NET "q<4>" LOC = "C11" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                                 DRIVE = 8;
  NET "q<5>" LOC = "D11" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                                 DRIVE = 8;
   NET "q<6>" LOC = "E9" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                                DRIVE = 8;
   NET "q<7>" LOC = "F9" |
                           IOSTANDARD = LVTTL |
                                                 SLEW = SLOW
                                                                DRIVE = 8;
```

3.5.3.2.Thiết kế mạch đếm lên, đếm xuống với tần số 1Hz, được điều khiển bởi một nút nhấn. 3.5.3.3.Thiết kế mạch đếm lên, đếm xuống, dừng đếm, được điều khiển bằng các nút nhấn như sau:


Mạch tự động đếm khi sau khi cấp nguồn


Nhấn nút B1 thì mạch thay đổi trạng thái đếm (đếm lên <-> đếm xuống) Nhấn nút B2 thì mạch dừng đếm và nếu nhấn lần nữa thì mạch đếm tiếp

3.5.3.4.Thiết kế mạch đếm xung 1Hx, đếm lên / xuống, điều khiển bằng một nút nhấn, có nút PAUSE, có nút SPEED để thay đổi tốc đô đếm (4 tốc đô khác nhau)

3.6. Công tắc xoay (Rotary switch)

Các công tắc xoay cho phép điều khiển hệ thống linh hoạt hơn. Các công tắc xoay cơ bản được cấu tạo từ 2 switch như hình bên dưới. Xác định chiều xoay dựa vào dạng tín hiệu ở 2 ngõ ra.





3.6.1. Thiết kế mạch đếm lên, đếm xuống được điều khiển bởi công tắc xoay, tần số đếm 1hz

```
module FSM(
            input wire reset, clk, ROT A, ROT B,
            output wire [7:0] q
         );
     wire ticka, tickb, pulse;
     reg dir;
     always @(posedge ticka)
     begin
      if (tickb==0)
           dir =1;
      else
        dir =0;
     end
     button btn1(clk,reset,ROT A,ticka);
     button btn2(clk,reset,ROT_B,tickb);
     Counter8bs counter(pulse, reset,dir,q);
     assign pulse = ticka&tickb ;
endmodule
     module Counter8bs
     #(parameter N= 8) // 500,000,000 for 0.1Hz
           ( input wire clk, reset, dir,
```

```
output wire
                              [7:0]q
          );
            // signal declaration
            reg [N-1:0] r reg;
            wire [N-1:0] r next;
            // body, register
            always @(posedge clk, posedge reset)
             if (reset)
             r_reg<=0;
             else
             r reg<=r next;
           // next state logic
           assign r_next =(dir==1)?r_reg + 1:r_reg - 1;
           // output logic
           assign q=r reg;
endmodule
  NET "clk" LOC = "C9" | IOSTANDARD = LVCMOS33 ;
  NET "reset" LOC = "N17" | IOSTANDARD = LVTTL | PULLUP ;
  //NET "btn" LOC = "K17" | IOSTANDARD = LVTTL | PULLDOWN ;
  NET "q<0>" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                             DRIVE = 8:
                         | IOSTANDARD = LVTTL | SLEW = SLOW |
  NET "q<1>" LOC = "E12"
                                                             DRIVE = 8;
  NET "q<2>" LOC = "E11" |
                           IOSTANDARD = LVTTL | SLEW = SLOW |
                                                             DRIVE = 8;
  NET "q<3>" LOC = "F11" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                             DRIVE = 8;
  NET "q<4>" LOC = "C11" | IOSTANDARD = LVTTL | SLEW = SLOW |
                                                             DRIVE = 8;
  NET "q<5>" LOC = "D11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
  NET "q<6>" LOC = "E9" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
  NET "q<7>" LOC = "F9" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;
                            IOSTANDARD = LVTTL | PULLUP ;
  NET "ROT A" LOC = "K18" |
  NET "ROT B" LOC = "G18"
                            IOSTANDARD = LVTTL
                                                 PULLUP ;
```

3.6.2. Thiết kế mạch đếm lên, đếm xuống, được điều khiển bởi 1 nút nhấn, tần số đếm tăng hay giảm được điều khiển bởi công tắc xoay


3.7. LCD

3.7.1. Giới thiệu

LCD là thiết bị hiển thị phổ biến trong các hệ thống số. LCD cho phép hiển thị các thông tin dạng văn bản phong phú hơn. Trong phần thực hành này, chúng ta thiết kế các mô đun điều khiển các LCD cho phép hiển thị các thông tin dạng chuỗi và số. LCD sử dụng trong phần thực hành này có 2 dòng, mỗi dòng có 20 ký tự.



LCD được điều khiển thông qua các tín hiệu điều khiển (E, RS, R/W) và các đường dữ liệu. Có thể sử dụng 8 đường dữ liệu hoặc chỉ sử dụng 4 đường dữ liệu. Kết nối FPGA và LCD được trình bày như hình bên dưới



Signal Name	FPGA Pin		Function					
SF_D<11>	M15	Data bit DB7	Shared with StrataFlash pins					
SF_D<10>	P17	Data bit DB6	SF_D<11:8>					
SF_D<9>	R16	Data bit DB5						
SF_D<8>	R15	Data bit DB4						
LCD_E	M18	Read/Write Enable Pulse						
		0: Disabled						
		1: Read/Write operation enabled						
LCD_RS	L18	Register Select						
		0: Instruction register during write operations. B						
		Flash during read op						
		1: Data for read or w	rite operations					
LCD_RW	L17	Read/Write Control						
		0: WRITE, LCD accep	epts data					
1: READ, LCD presents data								

Địa chỉ vùng nhớ DD RAM của LCD.
Vùng nhớ DD RAM chứa dữ liệu sẽ được hiển thị trên LCD





Figure 5-3: DD RAM Hexadecimal Addresses (No Display Shifting)

➤ Địa chỉ các hàng trên LCD



DDRAM MEMORY



> Tập lên cơ bản điều khiển LCD


LỆNH	RS	RW	D7	D6	D5	D4	D3	D2	D1	D0	Mô tả	clock
(1) NOP	0	0	0	0	0	0	0	0	0	0	No operation	0
(2) Clear display	0	0	0	0	0	0	0	0	0	1	Write "20H" to DDRAM and set DDRAM address counter to "00H".	1.52ms
(3) Cursor home	0	0	0	0	0	0	0	0	1	0	Sets address counter to zero, returns shifted display to original position. DDRAM contents remain unchanged.	39µs
(4) Entry mode set	0	0	0	0	0	0	0	1	I/D	S	Sets cursor move direction, and specifies automatic shift.	39μs

(5) Display control	0	0	0	0	0	0	1	D	С	В	Turns display (D), cursor on/off (C) or cursor blinking (B).	39μs
(6) Cursor display shift	0	0	0	0	0	1	S/C	R/L	0	0	Set cursor moving and display shift control bit, and the direction, without changing DDRAM data.	39μs
(7) Function set	0	0	0	0	1	DL	N	F	0	0	Set interface data length (DL: 4-bit/8-bit), numbers of display line (N: 1-line/2-line), display font type(F: 5 X 8 dots/ 5 X 11 dots)	39μs
(8) Set CGRAM addr	0	0	0	1	AC5	AC4	AC3	AC2	AC1	AC0	Set CGRAM address in address counter	39μs
(9) Set DDRAM addr	0	0	1	AC6	AC5	AC4	AC3	AC2	AC1	AC0	Set DDRAM address in address counter	39μs
(10) Read Busy Flag and Address	0	1	BF	AC6	AC5	AC4	AC3	AC2	AC1	AC0	Whether during internal operation or not can be known by reading BF. The contents of address counter can also be read.	0μs
(11) Write data to RAM	1	0	D7	D6	D5	D4	D3	D2	D1	D0	Write data to CGRAM or DDRAM	43μs
(12) Read data from RAM	1	1	D7	D6	D5	D4	D3	D2	D1	D0	Read data from CGRAM or DDRAM	43μs

➢ Bảng mã ASCII

Lower Upper 4 Bits	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
xxxx0000	CG RAM (1)			0	0	P		F=·					汐	≡,	C.	þ
xxxx0001	(2)		!	1	H		-≣	-14			13	<u>;</u>	;	<u></u> 4	ä	q
xxxx0010	(3)		ii	2	В	R	<u> </u>	Ļ.			i"	1	ij	×	F	8
xxxx0011	(4)		#	3	C	5	<u>C</u> .	5 .			.i	ŗ	Ŧ	モ	€.	600
xxxx0100	(5)		\$	4	D		c	t.			٠.	I	ŀ	†7	ļ.i	57:
xxxx0101	(6)		7.	5	E	i_i	æ	<u>i_i</u>			•	才	;	1	Œ	ü
xxxx0110	(7)		8.	6	F	Ų	† -	V			===	†	<u></u>	琶	ρ	Σ
xxxx0111	(8)		,	7	G	W	멸	W			77	Ŧ	×	;	9	Л.
xxxx1000	(1)		(8	H	X	} ⁻ı	×			-4"	7	7.	!,!	<u>,ŗ</u>	X
xxxx1001	(2))	9	I	Y	i	': 3			:45	' Ţ	ļ	ij	-i	<u>!-j</u>
xxxx1010	(3)		*	#	J	Z	j	Z			:3:		ιì	<u>i</u> ,	j	= F:
xxxx1011	(4)		. +.	;	K		k	<			: ? †	"	<u> </u>		×] =;
xxxx1100	(5)		,	<	L_	¥	1	ŀ			†7	=,	. ,	7	¢.	F=I
xxxx1101	(6)			===	村		M	>			.11	Z	^,		ŧ.	÷
xxxx1110	(7)		•		H		ŀ'n	÷			∄	Ċ	#:	•••	۲ī	
xxxx1111	(8)		.*	?	0		O	÷			.:1	닛	7	15	Ö	

> Các bước cấu hình và điều khiển LCD



3.7.2. Điều khiển LCD hiển thị chuỗi ký tự trên 2 hàng

```
module LCD(
     clk,
     chars,
     lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6, lcd_7);
     input
                     clk;
     input [256:0]
                    chars;
                    lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6,
     output
Lcd_7;
     wire [256:0] chars;
               lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6, lcd_7;
     reg
     reg [5:0] Lcd code;
     reg [1:0] write = 2'b10; // write code has 10 for rs rw
     // delays
     reg [1:0] before_delay = 3; // time before on
                                   // time on
     reg [3:0] on_delay = 13;
     reg [23:0] off_delay = 750_001; // time off
     // states and counters
     reg [6:0] Cs = 0;
     reg [19:0] count = 0;
     reg [1:0] delay state = 0;
     // character data
                   chars hold = "
     reg [256:0]
     wire [3:0] chars_data [63:0]; // array of characters
     // redirects characters data to an array
     generate
     genvar i;
          for (i = 64; i > 0; i = i-1)
                begin : for name
                     assign chars data[64-i] = chars hold[i*4-
1:i*4-4];
                end
     endgenerate
     always @ (posedge clk) begin
          // store character data
          if (Cs == 10 && count == 0) begin
                chars_hold <= chars;</pre>
          end
          // set time when enable is off
          if (Cs < 3) begin
```

```
case (Cs)
                       0: off_delay <= 750_001; // 15ms delay
                       1: off_delay <= 250_001; // 5ms delay
                       2: off_delay <= 5_001;
                                                                0.1ms
                                                         //
delay
                 endcase
           end else begin
                 if (Cs > 12) begin
                       off delay <= 2 001; // 40us delay
                 end else begin
                      off_delay <= 250_001; // 5ms delay
                 end
           end
           // delays during each state
           if (Cs < 80) begin
           case (delay state)
                 0: begin
                            // enable is off
                            lcd e <= 0;</pre>
     {lcd_rs,lcd_rw,lcd_7,lcd_6,lcd_5,lcd_4} <= lcd_code;
                             if (count == off_delay) begin
                                  count <= 0;
                                  delay_state <= delay_state + 1;</pre>
                            end else begin
                                  count <= count + 1;</pre>
                            end
                       end
                 1: begin
                            // data set before enable is on
                            lcd e <= 0;</pre>
                             if (count == before delay) begin
                                  count <= 0;
                                  delay state <= delay state + 1;</pre>
                            end else begin
                                  count <= count + 1;</pre>
                            end
                       end
                 2: begin
                            // enable on
                             lcd e <= 1;</pre>
                            if (count == on_delay) begin
                                  count <= 0;
                                  delay_state <= delay_state + 1;</pre>
                            end else begin
```

```
count <= count + 1;</pre>
                        end
                   end
              3: begin
                        // enable off with data set
                        Lcd_e <= 0;</pre>
                        if (count == before_delay) begin
                             count <= 0;
                             delay_state <= 0;
                                            // next
                             Cs <= Cs + 1;
case
                        end else begin
                             count <= count + 1;</pre>
                        end
                   end
         endcase
         end
//-----Cs = 0 - 11 -----
         // set Lcd code
         if (Cs < 12) begin
              // initialize LCD
              case (Cs)
                   0: Lcd code <= 6'h03;
                                              // power-on
initialization
                   1: Lcd_code <= 6'h03;
                   2: Lcd code <= 6'h03;
                   3: Lcd_code <= 6'h02;
                   4: Lcd_code <= 6'h02;
                                            // function set
                   5: Lcd code <= 6'h08;
                   6: Lcd_code <= 6'h00;
                                              // entry mode
set
                   7: Lcd code <= 6'h06;
                   8: Lcd_code <= 6'h00; // display on/off
control
                   9: Lcd_code <= 6'h0C;
                   10:lcd_code <= 6'h00;  // display clear
                   11:lcd code <= 6'h01;
                   default: lcd code <= 6'h10;</pre>
              endcase
         end else begin
 //-----Cs = 44-----
              // set character data to lcd_code
              if (Cs == 44) begin // change address
at end of first line
```

```
Lcd code <= {2'b00, 4'b1100};</pre>
                                                                        0100
     0000 address change
                       end else if (Cs == 45) begin
                             Lcd code <= {2'b00, 4'b0000};</pre>
                       end else begin
                             if (Cs < 44) begin
                                   lcd_code <= {write, chars_data[Cs-12]};</pre>
                             end else begin
                                   lcd_code <= {write, chars_data[Cs-14]};</pre>
                             end
                       end
                 end
                 // hold and loop back
                 if (Cs == 80) begin
                       lcd e <= 0;</pre>
                       if (count == off_delay) begin
                                              <= 10;
                             Cs
                                              <= 0;
                             count
                       end else begin
                             count <= count + 1;</pre>
                       end
                 end
           end
     endmodule
     module LCDtest(
           input wire clk,
           output wire lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6, lcd_7
           );
           wire [256:0] chars;
           // module installation
           LCD lcd( clk,
                       lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6, lcd_7);
           // defnine data memory
           assign chars[255:128] = "
           assign chars[127:0] = " 05 - 05 2019
           //assign\ chars[7:0] = \{4'b0011, I3, I2, I1, I0\};
endmodule
  # clock
  NET "clk" LOC = C9 | IOSTANDARD = LVCMOS33 ;
  NET "clk" PERIOD = 20.0ns HIGH 50%;
```

3.7.3. Điều khiển LCD hiển thị chuỗi và số

```
module LCD(
     clk,
     chars,
     lcd rs, lcd rw, lcd e, lcd 4, lcd 5, lcd 6, lcd 7);
     input
                     clk;
     input [256:0] chars;
                     lcd rs, lcd rw, lcd e, lcd 4, lcd 5, lcd 6,
     output
Lcd 7;
     wire [256:0]
                     chars:
                lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6, lcd_7;
     reg [5:0] Lcd code;
     reg [1:0] write = 2'b10; // write code has 10 for rs rw
     // delays
     reg [1:0] before_delay = 3; // time before on
     reg [3:0] on delay = 13;
                                    // time on
     reg [23:0] off_delay = 750_001; // time off
     // states and counters
     req [6:0] Cs = 0:
     reg [19:0] count = 0;
     reg [1:0] delay_state = 0;
     // character data
                     chars hold = "
     reg [256:0]
     wire [3:0] chars_data [63:0]; // array of characters
     // redirects characters data to an array
     generate
     genvar i;
          for (i = 64; i > 0; i = i-1)
                begin : for name
```

```
assign chars data[64-i] = chars hold[i*4-1:i*4-
4];
                end
     endgenerate
     always @ (posedge clk) begin
           // store character data
           if (Cs == 10 && count == 0) begin
                 chars_hold <= chars;</pre>
           end
           // set time when enable is off
           if (Cs < 3) begin
                case (Cs)
                      0: off_delay <= 750_001; // 15ms delay
                      1: off_delay <= 250_001; // 5ms delay
                      2: off_delay <= 5_001;
                                                       // 0.1ms delay
                endcase
           end else begin
                if (Cs > 12) begin
                      off_delay <= 2_001; // 40us delay
                end else begin
                      off delay <= 250 001; // 5ms delay
                end
           end
           // delays during each state
           if (Cs < 80) begin
           case (delay_state)
                0: begin
                           // enable is off
                            Lcd e <= 0;
                            {lcd_rs,lcd_rw,lcd_7,lcd_6,lcd_5,lcd_4} <=
Lcd_code;
                            if (count == off_delay) begin
                                 count <= 0;
                                 delay state <= delay state + 1;</pre>
                            end else begin
                                 count <= count + 1;</pre>
                            end
                      end
                1: begin
                           // data set before enable is on
                            Lcd_e <= 0;</pre>
                            if (count == before_delay) begin
```


```
count <= 0;
                                   delay_state <= delay_state + 1;</pre>
                             end else begin
                                   count <= count + 1;</pre>
                             end
                       end
                 2: begin
                             // enable on
                             lcd_e <= 1;</pre>
                             if (count == on_delay) begin
                                   count <= 0;
                                   delay state <= delay state + 1;</pre>
                             end else begin
                                   count <= count + 1;</pre>
                             end
                       end
                 3: begin
                             // enable off with data set
                             Lcd e <= 0;
                             if (count == before delay) begin
                                   count <= 0;
                                   delay_state <= 0;</pre>
                                   Cs \leftarrow Cs + 1;
                                                         // next case
                             end else begin
                                   count <= count + 1;</pre>
                             end
                       end
           endcase
           end
           // set Lcd code
           if (Cs < 12) begin
                 // initialize LCD
                 case (Cs)
                       0: Lcd_code <= 6'h03;
                                                      // power-on
initialization
                       1: Lcd_code <= 6'h03;
                       2: Lcd code <= 6'h03;
                       3: Lcd code <= 6'h02;
                       4: Lcd code <= 6'h02;
                                                      // function set
                       5: Lcd_code <= 6'h08;
                       6: Lcd code <= 6'h00;
                                                      // entry mode set
                       7: Lcd code <= 6'h06;
                       8: Lcd_code <= 6'h00;
                                                      // display on/off
control
                       9: Lcd code <= 6'h0C;
```

```
10:Lcd code <= 6'h00;
                                                     // display clear
                      11:lcd code <= 6'h01;
                      default: Lcd code <= 6'h10;</pre>
                 endcase
           end else begin
                 // set character data to lcd_code
                 if (Cs == 44) begin
                                                   // change address at
end of first line
                      Lcd_code <= {2'b00, 4'b1100}; // 0100 0000</pre>
address change
                 end else if (Cs == 45) begin
                      lcd code <= {2'b00, 4'b0000};</pre>
                 end else begin
                      if (Cs < 44) begin
                            Lcd code <= {write, chars data[Cs-12]};</pre>
                      end else begin
                            lcd code <= {write, chars data[Cs-14]};</pre>
                      end
                 end
           end
           // hold and loop back
           if (Cs == 78) begin
                 Lcd e <= 0;
                 if (count == off_delay) begin
                      Cs
                                       <= 10;
                      count
                                        <= 0;
                 end else begin
                      count <= count + 1;</pre>
                 end
           end
     end
endmodule
module LCDtest(
     clk,
     I3, I2, I1, I0,
     lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6, lcd_7
     );
     input
                 clk; // for 50Mhz Clock
     input I3, I2, I1, I0;
               lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6, lcd_7;
     output
     wire lcd_rs, lcd_rw, lcd_e, lcd_4, lcd_5, lcd_6, lcd_7;
     wire I3, I2, I1, I0;
     wire [256:0] chars;
```

```
// module installation
     LCD lcd( clk,
                 chars,
                 lcd rs, lcd rw, lcd e, lcd 4, lcd 5, lcd 6, lcd 7);
     // defnine data memory
           assign chars[255:8] = "Hello World!!!!!
                                                           Value:
     assign chars [7:0] = \{4'b0011, I3, I2, I1, I0\};
endmodule
# clock
NET "clk" LOC = C9 | IOSTANDARD = LVCMOS33 ;
NET "clk" PERIOD = 20.0ns HIGH 50%;
# LCD control inputs
                 LOC = M18 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW
NET "lcd e"
                 LOC = L18 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW
NET "lcd rs"
NET "lcd rw"
               LOC = L17 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW
# The LCD four-bit data interface
                 LOC = R15 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW
NET "lcd 4"
NET "lcd 5"
                 LOC = R16 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW
NET "lcd_6"
                 LOC = P17 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW
                 LOC = M15 | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW
NET "lcd 7"
# inputs
NET "I0"
           LOC = L13 | IOSTANDARD = LVTTL;
NET "I1"
           LOC = L14 | IOSTANDARD = LVTTL;
NET "I2"
           LOC = H18 | IOSTANDARD = LVTTL;
NET "I3"
           LOC = N17 | IOSTANDARD = LVTTL;
```

3.7.4. Thiết kế mạch đếm và hiển thị giá trị đếm lên LCD

Giá trị đếm nhị phân hoặc hệ thập lục phân được giải mã sang giá trị BCD tương ứng cho đơn vị, chục và trăm. Phương pháp chuyển đổi số nhị phân sang số BCD được minh họa như sau




Giải thuật chuyển đổi từ số nhị phân sang số BCD

Operation	Tens	Units	Binary
HEX			E
Start			1 1 1 0
Shift 1		1	1 1 0
Shift 2		1 1	1 0
Shift 3		1 1 1	0
Add 3		1 0 1 0	0
Shift 4	1	0 1 0 0	
BCD	1	4	

- > Dịch số nhị phân sang trái 1 bit
- Nếu số nhị phân là 8 bit, số BCD tương ứng bao gồm hàng trăm, chục, đơn vị
- Nếu số nhị phân trong nhóm số BCD nào hơn hơn 5 thì cộng nó với 3.
- Lặp lại quá trình dịch

Sơ đồ chuyển đổi từ số HEX sang số BCD 8 bit



Mạch chuyển đổi từ HEX sang BCD

```
Module chuyển đổi từ HEX sang BCD
module add3(in,out);
input [3:0] in;
output [3:0] out;
reg [3:0] out;
always @ (in)
case (in)
4'b0000: out <= 4'b0000;
4'b0001: out <= 4'b0001;
4'b0010: out <= 4'b0010;
4'b0011: out <= 4'b0011;
4'b0100: out <= 4'b0100;
4'b0101: out <= 4'b1000;
4'b0110: out <= 4'b1001;
4'b0111: out <= 4'b1010;
4'b1000: out <= 4'b1011;
4'b1001: out <= 4'b1100;
default: out <= 4'b0000;</pre>
endcase
endmodule
module HEX2BCD(A,ONES,TENS,HUNDREDS);
input [7:0] A;
output [3:0] ONES, TENS;
output [1:0] HUNDREDS;
wire [3:0] c1,c2,c3,c4,c5,c6,c7;
wire [3:0] d1,d2,d3,d4,d5,d6,d7;
assign d1 = \{1'b0, A[7:5]\};
assign d2 = \{c1[2:0],A[4]\};
```

```
assign d3 = \{c2[2:0], A[3]\};
assign d4 = \{c3[2:0],A[2]\};
assign d5 = \{c4[2:0],A[1]\};
assign d6 = \{1'b0, c1[3], c2[3], c3[3]\};
assign d7 = \{c6[2:0], c4[3]\};
add3 m1(d1,c1);
add3 m2(d2,c2);
add3 m3(d3,c3);
add3 m4(d4,c4);
add3 m5(d5,c5);
add3 m6(d6,c6);
add3 m7(d7,c7);
assign ONES = \{c5[2:0],A[0]\};
assign TENS = \{c7[2:0], c5[3]\};
assign HUNDREDS = \{c6[3], c7[3]\};
endmoduLe
```

3.7.5. Thiết kế mạch điều khiển LCD, hiển thị giá trị giờ, phút, giây trên hàng thứ 2

3.7.6. Thiết kế mạch điều khiển đền giao thông

Thiết kế mạch điều khiển đền giao thông, ngõ vào tần số 50 Mhz, ngõ ra bao gồm 6 led đơn (X1 V1 D1 - X1 V2 D2)

```
module TraficLight(
input wire clk, rs,
output wire X1, V1, D1, X2, V2, D2
    );
/*
S0: 15
S1 : 5
S2: 20
*/
localparam [1:0] S0 = 2'b00 , S1 = 2'b01 , S2 = 2'b10, S3 =
2'b11;
reg [1:0] state_reg,state_next;
reg [7:0] count =15;
// next state generating
always @ (posedge clk, posedge rs)
     begin
     if (rs)
     state_reg <=S0;</pre>
     else
     state reg <= state next ;</pre>
     //count =count+1;
```

```
end
always @(posedge clk)
case (state reg)
S0: if (count == 0)
     begin state next = S1;count = 5;end
     else count = count -1;
S1: if (count==0)
     begin state next = S2;count = 15;end
     else count = count -1;
S2: if (count==0)
     begin state next = S3; count = 5; end
else count = count -1;
S3: if (count==0)
     begin
     state next = S0; count = 15;
     else count = count -1;
default:state next = S0;
endcase
// output logic
assign X1 =(state reg == S0);
assign V1 =(state_reg == S1);
assign D1 =(state reg == S2)||(state reg == S3);
assign X2 =(state reg == S2);
assign V2 =(state reg == S3);
assign D2 =(state reg == S0)||(state reg == S1);
endmodule
```

3.7.7. Thiết kế mạch điều khiển đèn giao thông, có bộ đếm thời gian, đếm xuống

```
module TraficLight(
input wire clk, rs,
output wire X1, V1, D1, X2, V2, D2,
output wire [7:0] counter1, counter2
     );

/*
S0: 15
S1 : 5
S2: 20
*/
```

```
[1:0] S0 = 2'b00 , S1 = 2'b01 , S2 = 2'b10, S3 =
localparam
2'b11;
reg [1:0] state reg, state next;
reg [7:0] count =15;
// next state generating
always @*
     begin
     if (rs)
     state_reg <=S0;</pre>
     else
     state reg <= state next ;</pre>
     //count =count+1;
end
always @(posedge clk)
case (state_reg)
S0: if (count == 0)
     begin state next = S1;count = 5;end
     else count = count -1;
S1: if (count==0)
     begin state_next = S2;count = 15;end
     else count = count -1;
S2: if (count==0)
     begin state next = S3; count = 5; end
else count = count -1;
S3: if (count==0)
     begin
     state next = S0; count = 15;
     end
     else count = count -1;
default:state next = S0;
endcase
// output logic
assign X1 =(state reg == S0);
assign V1 =(state reg == S1);
assign D1 =(state reg == S2)||(state reg == S3);
assign X2 =(state reg == S2);
assign V2 =(state reg == S3);
assign D2 =(state reg == S0)||(state reg == S1);
assign counter1 = (state reg == S2)?count+5:count ;
assign counter2 = (state reg == S0)?count+5:count;
```

endmodule

- 3.7.8. Thiết kế mạch điều khiển đèn giao thông, có bộ đếm thời gian, đếm xuống, ngõ ra hàng chục và trăm cho mỗi cột đèn, có ngõ vào lựa chọn 2 chế độ: hoạt động bình thường và chế độ chớp tắt với tần số 1H (trong mô phỏng thì lựa chọn tần số ngõ ra 1Khz thay cho 1Hz)
- 3.7.9. Thiết kế mạch điều khiển đèn giao thông, có bộ đếm thời gian, đếm xuống hiển thị trên LCD


Chương 4 GIAO TIẾP MODULE MỞ RỘNG LED 7 ĐOẠN: TM1638

1. Giới thiệu

TM1638 là mô đun mở rộng bao gồm 8 led đơn, 8 led 7 đoạn và 8 nút nhấn. Vi mạch TM1638 điều khiển led đơn, quét led 7 đoạn và phím nhấn, sử dụng giao tiếp nối tiếp với thiết bên ngoài. Các led đơn và led 7 đoạn được điều khiển bằng phương pháp quét, do đó có thể thay đổi thông số quét để thay đổi độ sáng của LED.

Trong phần thực hành này, sinh viên học cách giao tiếp truyền dữ liệu 1 chiều từ FPGA sang mô đun mở rộng TM1638 để điều khiển LED đơn, LED 7 đoạn. Sinh viên xây dựng các chương trình đếm, đồng hồ số hiển thị trên LED 7 đoạn nhằm mở rộng các ứng dụng cho board Spartan 3E. Sinh viên cũng học cách chuyển đổi từ số hex sang số bcd, giải mã led 7 đoạn sử dụng hàm trong Verilog để hiển thị giá trị số trên led 7 đoạn

Module TM1638 có kết nối chân khá tương thích với Spartan 3E, sử dụng một bus 5 dây giao tiếp.




Hình: Mô đun mở rộng ngoại vị (Led đơn, led 7 đoạn và nút nhấn) TM1638

Các tín hiệu giao tiếp bao gồm VCC (3.3V), GND, STB, CLK, DIO Các tín hiệu được kết nối đến Pinheader mở rộng của Spartan 3 (J4) như sau (sinh viên lưu ý đấu nối dây chính xác để không làm hỏng mạch điện trên board). Khi kết nối đúng, led nguồn trên mô đun TM1638 sẽ sáng.

Bảng 1. Sơ đồ kết nối Spartan 3 và TM1638


TM1638	Spartan 3E (J4)
VCC	VCC
GND	GND
STB	E8
CLK	F8
DIO	C7

Sinh viên sử dụng dây bus kết nối đúng thứ tự các chân trong bảng 1 từ FPGA Kit (Spartan 3E) đến module TM1638, vị trí J4 trên Spartan 3E



Hình 2. Vị trí Jumper J4 trên Spartan 3E

TM1638 có 8 led đơn, giá trị điều khiển mỗi led được lấy từ 1 ô nhớ 8 bit tại địa chỉ 1, 3, 5, 7, 9, 11, 13, 15. 8 led 7 đoạn cathode chung được lấy dữ liệu từ 8 ô nhớ ở địa chỉ thứ 0, 2, 4, 6, 8,10,12,14 (sinh viên đọc kỹ tài liệu kỹ thuật TM1638 để nắm rõ). Như vậy có tất cả 16 ô nhớ để điều khiển 16 led. Để giao tiếp với board TM1638, sinh viên cần đọc chi tiết tài liệu kỹ thuật của board, trong đó trình bày chi tiết các mã lệnh giao tiếp cũng như địa chỉ vùng nhớ. Giao tiếp với TM1638 được tóm tắt như sau




Hình 2. Sơ đồ dạng sóng tín hiệu giao tiếp với TM1638

TM1638 đọc dữ liệu tại cạnh lên xung CLK sau khi STB được kéo xuống 0. Byte đầu tiên là phải là mã lệnh, các byte tiếp theo có thể là mã lệnh hoặc dữ liệu. TM1638 hỗ trợ truyền dữ liệu theo từng địa chỉ ô nhớ hoặc truyền liên tục. Trong bài thực hành này, sinh viên có thể xây dựng chương trình chuyền dữ liệu liên tục 16 byte cho TM1638. Giao thức truyền liên tục dữ liệu được trình bày bên dưới

(1) Address increment mode

If address automatically increments by 1, the essence of address setting is to set the starting address where a data stream transmitted is stored. After the command word of the Starting Address has been sent, "STB" does not need to be set high to transmit data immediately thereafter, given 16 BYTEs at most. It is advisable to set STB high after data transmission.




Command1: Set data command Command2: Set display address

Data1∼n: Transmit display data to the Command3 address and the following addresses (16 bytes at

Command3: Set display control command


Hình 3. Giao thức truyền dữ liệu liên tục Truyền liên tục dữ liệu và đọc giá trị nút nhấn được thực hiện theo lưu đồ sau:



2. Thực hành

Thiết kế Mô đun giao tiếp TM1638 để điều khiển 8 led 7 đoạn và 8 led đơn. Mô đun được thiết kế với ngõ vào 1 byte cho 8 led đơn, các giá trị cho mỗi led 7 đoạn được sử dụng 4 bit, ngõ vào xung clk có tần số khoảng vài trăm khz. Ngõ ra stb, clk, dio giao tiếp TM1638

2.1 Xây dụng mô đun điều khiển TM1638 Sơ đồ khối module giao tiếp



Hình 4. Sơ đồ mô đun giao tiếp TM1638

Code Verilog cho module giao tiếp TM618

```
/* TM1638 driver
Author: Mr. Son
input clock: tested for 200KHz (50H - free counter -> bit 5
module TM1638(
  input wire [7:0] led, // 8 leds
       input wire [3:0] seg7,seg6,seg5,seg4,seg3,seg2,seg1,seg0 ,//4 bit data for cathode
commond LED
       input clkinput,
  output reg clk,
  output reg stb,
  output reg dio
  );
/* Hex-Digit to seven segment LED decoder
Author: Mr. Son
*/
function [7:0] sseg;
  input [3:0] hex;
  begin
    case (hex)
       4'h0: sseg[7:0] = 8'b0111111;
       4'h1: sseg[7:0] = 8'b0000110;
       4'h2: sseg[7:0] = 8'b1011011;
       4'h3: sseg[7:0] = 8'b1001111;
       4'h4: sseg[7:0] = 8'b1100110;
       4'h5: sseg[7:0] = 8'b1101101;
       4'h6: sseg[7:0] = 8'b1111101;
```

```
4'h7: sseg[7:0] = 8'\overline{b0000111};
       4'h8: sseg[7:0] = 8'b11111111;
       4'h9: sseg[7:0] = 8'b11011111;
       4\text{hA}: sseg[7:0] = 8\text{b1110111};
       4hB: sseg[7:0] = 8b11111100;
       4\text{'hC: sseg}[7:0] = 8\text{'b}1011000;
       4'hD: sseg[7:0] = 8'b1011110;
       4'hE: sseg[7:0] = 8'b1111001;
       default: sseg[7:0] = 8'b0000000; // 4'hF
    endcase
  end
endfunction
       integer cs = 0;
       integer i;
reg [7:0] command1 =8'h40, command2 =8'hC0,command3 =8'h8F;
wire [127:0] leddata; // 1,3,5,7,9,11,13,15: single led; 0,2,4,6,8,10,12,14: seg LED (common
cathode)
reg [127:0] leddatahold;
       assign leddata[0*8+7:0*8+0] = sseg(seg0);
       assign leddata[2*8+7:2*8+0] = sseg(seg 1);
       assign leddata[4*8+7:4*8+0] = sseg(seg2);
       assign leddata[6*8+7:6*8+0] = sseg(seg3);
       assign leddata[8*8+7:8*8+0] = sseg(seg4);
       assign leddata[10*8+7:10*8+0] = sseg(seg 5);
       assign leddata[12*8+7:12*8+0] = sseg(seg6);
       assign leddata[14*8+7:14*8+0] = sseg(seg7);
       assign leddata[1*8+7:1*8+0] = led[0];
       assign leddata[3*8+7:3*8+0] = led[1];
       assign leddata[5*8+7:5*8+0] = led[2];
       assign leddata[7*8+7:7*8+0] = led[3];
       assign leddata[9*8+7:9*8+0] = led[4];
       assign leddata[11*8+7:11*8+0] = led[5];
       assign leddata[13*8+7:13*8+0] = led[6];
       assign leddata[15*8+7:15*8+0] = led[7];
initial
begin
       clk = 1;
       stb = 1;
 dio = 0;
```

```
end
always @(posedge clkinput)
begin
if (cs==0)
       begin
       stb = 0; // initial tm1638
 command1 =8'h40; command2 =8'hC0; command3 =8'h8F;
       leddatahold=leddata;
       end
else if ((cs >= 1) & (cs <= 16))
       begin
       dio = command1[0];
       clk = \sim clk;
       if (clk) command1=command1>>1;
       end
else if (cs==17)
       stb = 1; // stop tm1638
else if (cs==18)
       stb = 0; // ready to send the second command
// send second command
else if ((cs >= 19) & (cs <= 34))
       begin
       dio = command2[0];
       clk = \sim clk;
       if (clk) command2=command2>>1;
       end
else if ((cs >= 35)\&\&(cs <= 290))
       begin
       dio = leddatahold[0];
       clk = \sim clk;
       if (clk) leddatahold=leddatahold>>1;
       end
else if (cs==291)
       stb = 1; // stop tm1638 for end of data
else if (cs==292)
       stb = 0; // ready to send the third command
// send last command
else if ((cs >= 293) & (cs <= 308))
```

```
begin
    dio = command3[0];
    clk = ~clk;
    if (clk) command3=command3>>1;
    end


else if (cs==309)
    stb = 1; // End
else if (cs==310)
    cs = -1; //repeat

// update cs
    cs=cs+1;
end
endmodule
```

2.2.Xây dụng mô đun test mô đun TM1638

Viết chương trình điều khiển LED đơn và hiển thị số từ 0 đến 7 trên led 7 đoạn để test mô đun TM1638

Sinh viên phân tích schematic và code mô tả hệ thống sau, tiến hành thực nghiệm để kiểm tra kết quả




Verilog code

```
Top module
module top(input clk_50M,
       output wire clk,
  output wire stb,
  output wire dio
  );
wire clko;
ClockDiv clock (clk_50M, clko);
wire [4:0] seg [7:0];
TM1638 tm (8'b01010101,0,1,2,3,4,5,6,7,
       clko,
  clk,
  stb,
  dio
  );
endmodule
Clock divide
module ClockDiv(
input wire clki,
output wire clko
  );
wire [26:0] r_next;
reg [26:0] r_reg;
initial r_reg = 0;
always @(posedge clki)
r_reg = r_next;
assign r_next = r_reg + 1;
assign clko=r_reg[5];
endmodule
pcf file
# PlanAhead Generated physical constraints
NET "clk_50M" LOC = C9;
NET "stb" LOC = E8;
NET "clk" LOC = F8;
NET "dio" LOC = C7;
# PlanAhead Generated IO constraints
NET "clk_50M" IOSTANDARD = LVCMOS33;
```

```
NET "clk" IOSTANDARD = LVCMOS33;
NET "stb" IOSTANDARD = LVCMOS33;
NET "dio" IOSTANDARD = LVCMOS33;
```

2.3 Viết chương trình đếm hiển thị trên led 7 đoan

Sinh viên phân tích schematic và code mô tả hệ thống sau, tiến hành thực nghiệm để kiểm tra kết quả



```
module top(input clk_50M,
output wire clk,
output wire stb,
output wire dio
);
wire clk_khz,clk_hz;
wire [7:0] q;
wire [3:0] ones,tens,hundreds;
ClockDiv clock (clk_50M, clk_khz,clk_hz);
Counter counter (clk_hz,q);
HexBcd hex_bcd (q,ones,tens,hundreds);
wire [4:0] seg [7:0];
TM1638 tm (8'b1,ones,tens,hundreds,15,15,15,15,15,
```

```
clk_khz,
  clk,
  stb.
  dio
  );
endmodule
module ClockDiv(
input wire clki,
output wire clk_khz,clk_hz
wire [26:0] r_next;
reg [26:0] r_reg;
initial begin r_reg = 0; end
always @(posedge clki)
r reg = r next;
assign r next = (r reg = 50000000)?0: r reg + 1;
assign clk_khz=r_reg[5]; /*781.250 Khz*/
assign clk hz=(r reg<=50000000/2)?0:1; /*781.250 Khz*/
endmodule
module Counter(
input wire clk,
output wire [7:0] q
  );
wire [7:0] r_next;
reg [7:0] r_reg;
initial r_reg = 0;
always @(posedge clk)
r_reg = r_next;
assign r_next = r_reg + 1;
assign q=r_reg;
endmodule
module add3(in,out);
input [3:0] in;
output [3:0] out;
reg [3:0] out;
always @ (in)
case (in)
4'b0000: out <= 4'b0000;
4'b0001: out <= 4'b0001;
4'b0010: out <= 4'b0010;
4'b0011: out <= 4'b0011;
4'b0100: out <= 4'b0100;
4'b0101: out <= 4'b1000;
4'b0110: out <= 4'b1001;
```

```
4'b0111: out <= 4'b1010;
4'b1000: out <= 4'b1011;
4'b1001: out <= 4'b1100;
default: out <= 4'b0000;
endcase
endmodule
module HexBcd(
        input
                 [7:0] hex,
  output wire [3:0] ones,
  output wire [3:0] tens,
  output wire [3:0] hundreds
  );
wire [3:0] c1,c2,c3,c4,c5,c6,c7;
wire [3:0] d1,d2,d3,d4,d5,d6,d7;
assign d1 = \{1'b0, hex[7:5]\};
assign d2 = \{c1[2:0], hex[4]\};
assign d3 = \{c2[2:0], hex[3]\};
assign d4 = \{c3[2:0], hex[2]\};
assign d5 = \{c4[2:0], hex[1]\};
assign d6 = \{1'b0,c1[3],c2[3],c3[3]\};
assign d7 = \{c6[2:0], c4[3]\};
add3 m1(d1,c1);
add3 m2(d2,c2);
add3 m3(d3,c3);
add3 m4(d4,c4);
add3 m5(d5,c5);
add3 m6(d6,c6);
add3 m7(d7,c7);
assign ones = \{c5[2:0],hex[0]\};
assign tens = \{c7[2:0], c5[3]\};
assign hundreds = \{c6[3], c7[3]\};
endmodule
# PlanAhead Generated physical constraints
NET "clk_50M" LOC = C9;
NET "stb" LOC = E8;
NET "clk" LOC = F8;
NET "dio" LOC = C7;
# PlanAhead Generated IO constraints
NET "clk_50M" IOSTANDARD = LVCMOS33;
```

```
NET "clk" IOSTANDARD = LVCMOS33;
NET "stb" IOSTANDARD = LVCMOS33;
NET "dio" IOSTANDARD = LVCMOS33;
```

3. Các ứng dụng phát triển trên mô đun TM1638

- 3.1 Viết chương trình điều khiển 8 led sáng dần trên TM1638
- 3.2 Viết chương trình điều khiển 8 led sáng dần từ trong ra ngoài trên TM1638
- 3.3 Viết chương trình đếm giờ phút giây hiển thị trên TM1638
- 4. Các ứng dụng nâng cao
- 4.1 Viết chương trình đếm từ 000 đến 999 hiển thị trên TM1638
- 4.2 Viết chương trình đếm từ 0 đến 999, tốc độ đếm điều điều chỉnh nhanh/chậm bằng công tắc xoay trên board FPGA Spartan 3.
- 4.3 Viết chương trình điều khiển 8 led trên board TM1638. led thực hiện 4 chương trình: chợp tắt, 1 led sáng chạy từ trái sang phải và ngược lại, led sáng dần từ trái sang phải, led sáng dần từ phải sang trái. Chương trình được lựa chọn bằng 1 nút nhấn, tốc độ led được điều chỉnh bằng 1 nút nhấn.

PHẦN II. THIẾT KẾ MẠCH TÍCH HỢP SỐ

1. Giới thiệu

Trong những năm gần đây, ngành thiết kế mạch tích hợp ở Việt Nam phát triển mạnh và ngày càng thu hút nguồn nhân lưc có trình đô về thiết kế vi mạch tích hợp. Các công thiết thiết kế vi mạch dần dần hình thành và phát triển ở Việt Nam. Đây là một lĩnh vực đặc thủ và mạng tính chất quan trong đóng góp cho sư phát triển của kỹ thuật công nghê. Thiết kế mạch tích hợp bao gồm thiết kế mạch tích hợp số (Digital circuit design), thiết kế mạch tích hợp tương tư (Analog circuit design) và thiết kế mạch thích hợp bao gồm mạch số và mạch tương tư kết hợp (Mixed signal Integrated circuit design). Trong thiết kế mạch số thông thường, chúng ta thường bắt đầu với bảng trạng thái của hệ thống và sau đó sử dụng các phương pháp tối ưu để đưa ra phương trình cuối cùng biểu diễn cho hệ thống. Từ phương trình thể hiện mối liên hệ giữa các ngõ ra và các ngõ vào, người thiết kế lựa chọn các cổng logic, các flip-flop tương ứng. Phương pháp thiết kế này thường được gọi là thiết kế mạch số hoặc thiết kế hệ thống số. Trong thiết kế mạch tích hợp, chúng ta không sử dung các vi mạch được chế tạo như các cổng logic, các flip-flop mà chúng ta thiết kế từ đơn vi nhỏ nhất là transistor. Trong thiết kế mạch tích hợp, transistor là linh kiên chính để tạo nên các mạch tích hợp số và mạch tích hợp tương tư. Transistor được sử dụng trong thiết kế mạch thích hợp là CMOS transistor (Complementary-Metal-Oxide Semiconductor). Các CMOS phụ thuộc vào công nghệ bán dẫn cụ thể của từng nhà sản xuất. Do đó, khi thiết kế mạch tích hợp, chúng ta phải xác định trước công nghê mà chúng ta sử dung cho thiết kế. Trong tài liêu này chúng ta thực hành thiết kế mạch tích hợp số cơ bản sử dụng công nghệ CMOS 0.13 μm của Samsung. Phần mềm thiết kế được sử dung là Cadence, trong đó chủ yếu sử dung Candence Spectre để thiết kế và thực hiện mô phỏng thiết kế, cũng như tính toán các thông số cho thiết kế. Tài liệu hướng dẫn thực hành thiết kế mạch cổng đảo (inverter), cổng NAND, NOR, Flip-Flop D, sử dụng CMOS công nghệ Samsung 0.13 μm. Sử dụng phần mềm để phân tích các thông số của hệ thống như công suất tiêu thụ, độ trễ, chức năng logic của mạch tích hợp.

2. Thiết kế mạch cổng đảo (inverter) sử dụng CMOS công nghệ Samsung 0.13 μ m

Mạch đảo (Inverter) hay còn gọi là cổng đảo (NOT) là thiết kế cơ bản nhất sử dụng 2 transistor CMOS bao gồm 1 pMOS và 1 nMOS như hình 2.1

Hình 2.1. Sơ đồ nguyên lý cổng đảo sử dụng CMOS

2.1. Thiết kế và phân tích đặc tính cổng đảo


Trong hình 2.1 nMOS có chức năng kéo ngỗ ra xuống Vss và pMOS có chức năng kéo ngỗ ra lên Vdd. Trong thiết kế mạch tích hợp số, Vdd là điện áp dương, điện áp cung cấp, Vss là điện áp âm, hoặc có thể là 0V (GND). Công nghệ CMOS 0.13 µm của Samsung có thể sử dụng điện áp cung cấp từ 1 đến 1.2V.

Phần mềm Cadence được cài đặt trên hệ điều hành Centos. Đăng nhập hệ điều hành Centos, sử dụng tài khoản sn và mật khẩu sn. Mở cửa sổ lệnh (Terminal). Di chuyển đến thư mục làm việc mà khởi đông phần mềm Candence.

[asic:/home/sn]#cd work/

[asic:/home/sn]#icfb &


> Giao diện trình quản lý thư viện của Cadence




Tạo thư viện để quản lý các thiết kế. Chọn File \rightarrow New \rightarrow Library, đặt tên thư viện là CircuitDesign2020. Chú ý các tên dùng trong Cadence không có dấu và các ký tự đặt biệt, tuân thủ theo qui tắc đặt tên nhưng trong ngôn ngữ lập trình C hoặc trong hệ điều hành Dos, Linux




Sau khi thư viện được tạo, chọn thư viện, Chọn File \rightarrow New \rightarrow Cell View Chọn tên Cell Name là Inverter, Tool chọn Composer-Schematic như hình




Thiết kết mạch cổng đảo sử dụng pMOS và nMOS, sử dụng các thông số mặc định của CMOS. Để thêm linh kiện vào mạch, chọn chức năng instance hoặc nhấp phíp tắt "i". Để sử dụng các CMOS công nghệ 0.13μ của Samsung, tại Library, nhấn Brown và chọn thư viện $113g_msrf$, chon OK bên của sổ thiết lập PDK như hình



Thư viện 113g_msrf chứa các linh kiện công nghệ của Samsung, chọn nMOS và pMOS bằng cách tìm mp (pMOS) và mn (nMOS)



Đặt pMOS và nMOS vào schematic và thiết kế cổng đảo sử dụng pMOS và nMOS. Nguồn cung cấp được thiết kế như hình vẽ, các nguồn được lấy từ thư viện analogLib




Chọn nguồn cung cấp vdc = 1V hoặc 1.2 V cho các CMOS công nghệ 0.13 của Samsung. Mặc định các thông số cơ bản của nMOS và pMOS được thể hiện trong hình trên. Công nghệ 0.13μ, các nMOS và pMOS có kích thướt chiều dài nhỏ nhất có thể là 0.13μ. Chúng ta không thể thay đổi chiều dài nhỏ hơn 0.13μm. Chiều rộng có kích thướt lớn hơn chiều dài. Tùy theo từng thiết kế, việc thay đổi kích thướt chiều rộng và chiều dài sẽ dẫn đến những kết quả khác nhau. Thông thường, chiều rộng có kích thướt lớn hơn chiều dài từ 10 đến 20 lần. Tuy nhiên, tùy vào mục đích cụ thể chúng ta mong muốn như điện trở nội của CMOS, điện dung, độ trể, chúng ta có thể điều chỉnh kích thướt của CMOS cho phù hợp. Trong các ứng dụng thông thường thì


Body của nMOS được nối xuống GND và body của pMOS được nối lên Vdd. Trong một số trường hợp, body của pMOS và nMOS có thể được nối với mức điện áp khác Vdd và GND nhằm vào mộ số mục đích như giảm dòng rò.

Để mô phỏng đặc tính của Inverter, chúng ta cho điện áp ngõ vào tăng lên từ 0 đến 1V và ghi nhận điện áp ngõ ra. Có 2 cách thực hiện tăng điện áp ngõ vào: (1) sử dụng một nguồn điện áp DC với giá trị điện áp là một biến có thể thay đổi, (2) sử dụng một nguồn có điện áp tăng tuyến tính từ 0 đến 1V.


Trong bài thực hành này, chúng ta sử dụng một nguồn dc có điện áp được xem như một biến nhằm thay đổi từ 0 đến 1 V khi tiến hành phân tích DC. Thiết lập giá trị cho nguồn ngõ vào cổng Inverter như sau




Chon menu Tool – Analog Environment




Một số thiết lập trên giao diện Analog Design Environemt Lựa chọn model cho CMOS: Setup Model Library, Nhấn Brown lựa chọn đường dẫn. Đường dẫn cho mô hình của các CMOS công nghệ 0.13 của Samsung như sau




Thêm biến vào cho ngõ vào, Chọn Edit variable bên thanh công cụ bên phải, Chọn biến a và thiết lập giá trị đầu là 0




➤ Chon ngõ ra hiển thi




Click chọn trực tiếp trên sơ đồ nguyên lý, kết quả các tín hiệu cần được hiển thị trong mô phognr sẽ được liệt kê trong danh sách




Thiết lập mô phỏng. Phần mềm Cadence Spectre hỗ trợ nhiều chế độ mô phỏng khác nhau, trong trường hợp mô phỏng đặc tính công đảo, chúng ta sử dụng chế độ mô phỏng dc. Thiết lập các thông số như hình bên dưới đế mô phỏng dc các tín hiệu, trong đó tín hiệu A thay đổi từ 0 đến 1 với bước thay đổi tuyến tính là 0.05




Thiết lập nghỗ ra tín hiệu phân tích. Chọn Session →Option, chọn AWD thay vì WaveScane




Sau khi thiết lập các thông số cho mô phỏng, xác định mô hình cho CMOS, có thể tính hành phân tích DC mạch cổng đảo, chọn netlist and run



> Kết quả quá trình phân tích DC của mạch cổng đảo



Từ kết quả phân tích ta có thể thấy, khi ngõ vào tăng lên đến 0.33v, ngõ ra bắt đầu chuyển dần từ cao xuống thấp, tại vị trí ngõ vào 0.43V, ngõ ra giảm còn ½ giá trị Vdd. Phương pháp phân tích DC cho phép phân tích hoạt động của mạch cổng đảo và tìm điểm chuyển mạch của cổng đảo trên đồ thị




2.2. Ảnh hưởng các thông số CMOS đến điểm làm việc của cổng đảo

Thay đổi kích thướt nMOS và pMOS, tìm điểm chuyển mạch (switching point) dựa vào phân tích DC


nMOS (L/W (μ))	pMOS (L/W (μ))	Switching point	
0.13 / 0.16	0.13/0.5		
0.13 /0.5	0.13/0.16		
0.13/0.16	1/50		
1/50	0.13/0.16		

Siên viên rút ra kết luận gì từ kết quả mô phỏng? Giải thích kế quả mô phỏng trong mối liên hệ với cơ sở lý thuyết?


- 3. Thiết kế mạch cổng NAND sử dụng CMOS công nghệ Samsung 0.13µm
- 3.1. Giải thích hoạt động của cổng NAND sử dụng CMOS dựa trên bảng trạng thái




3.2. Thiết kế mạch cổng NAND sử dụng CMOS



- > Sử dụng nguồn vpulse để tạo tín hiệu logic cho ngõ vào
- Sử dụng chế độ phân tích "tran" để kiểm tra logic của mạch.
- > Trình bày kết quả phân tích mạch
- 4. Thiết kế mạch cổng NOR sử dụng CMOS công nghệ Samsung $0.13\mu m$
- 4.1. Giải thích hoạt động của cổng NOR sử dụng CMOS




4.2. Thiết kế mạch cổng NOR sử dụng CMOS.



- > Sử dụng nguồn vpulse để tạo tín hiệu logic cho ngõ vào, thực hiện kiểm tra bảng trạng thái,
- > Sử dụng chế độ phân tích "tran" để kiểm tra logic của mạch.
- > Trình bày kết quả phân tích.

5. Thiết kế mạch FLIP-FLOP sử dụng CMOS công nghệ Samsung 0.13μm

5.1. Giải thích hoạt động của mạch Flip-Flop D



5.2. Thiết kế mạch Flip-Flop sử dụng CMOS

Thiết kế mạch Flip-Flop sử dụng CMOS như sơ đồ nguyên lý. Sử dụng các cổng logic đã thiết kế trước đó

- > Sử dụng nguồn vpulse để tạo tín hiệu logic cho ngõ vào, thực hiện kiểm tra bảng trạng thái,
- Sử dụng chế độ phân tích trans, hoặc ac để kiểm tra logic của mạch.
- > Trình bày kết quả mô phỏng.