1

EE3043 Computer Architecture

Semester 242

Design of a Single Cycle RISC-V Processor

Student: Hoàng Sỹ Nhất - 2111915

1. Introduction

Trong bối cảnh kiến trúc mã nguồn mở ngày càng định hình tương lai của điện

toán hiện đại, RISC-V nổi bật nhờ tính linh hoạt, modular và khả năng tùy biến không

giới hạn. Dự án này tập trung vào việc thiết kế và triển khai một lõi xử lý 32-bit dựa

trên tập lệnh cơ bản RV32I của RISC-V bằng ngôn ngữ Verilog, nhằm tạo nền tảng cho

các hệ thống nhúng, IoT, hoặc nghiên cứu chuyên sâu về kiến trúc máy tính. Bằng cách

mô phỏng các module chính như ALU, bộ đệm thanh ghi, khối điều khiển và giao tiếp

bộ nhớ, dự án không chỉ minh họa nguyên lý hoạt động của CPU RISC-V singlecycle/

pipeline mà còn góp phần vào cộng đồng phần cứng mở, đồng thời làm cơ sở để mở

rộng sang tập lệnh tùy chỉnh hoặc tối ưu hiệu năng. Với việc kiểm thử nghiêm ngặt

thông qua testbench và công cụ mô phỏng, dự án hướng đến một thiết kế đáng tin cậy,

cân bằng giữa tính giáo dục và ứng dụng thực tiễn.

2. **Design Strategy** 

> 2.1. Overview

Thiết kế CPU RISC-V single cycle được xây dựng dựa trên kiến trúc đơn chu kỳ,

nơi mỗi lệnh được thực thi hoàn chỉnh trong một chu kỳ xung nhịp.

Các thành phần chính:

- Program Counter (PC): Lưu trữ địa chỉ của lệnh tiếp theo cần thực thi. Tín
  hiệu PC\_next xác định địa chỉ mới, có thể được cập nhật thông qua PS\_sel (chọn
  giữa PC+4 hoặc địa chỉ nhảy).
- Regfile: Bộ thanh ghi đa dụng (32 thanh ghi), thực hiện đọc/ghi dữ liệu từ các
   port rs1\_addr, rs2\_addr, rd\_addr với tín hiệu điều khiển rd\_wren.
- ALU (Arithmetic Logic Unit): Xử lý các phép toán số học và logic. Toán hạng được chọn thông qua opa\_sel và opb\_sel, kết quả trả về alu\_data.
- Control Unit: Tạo các tín hiệu điều khiển (alu\_op, mem\_wren, wb\_sel, br\_un, v.v.) dựa trên opcode của lệnh (instr).
- LSU (Load Store Unit): Quản lý truy cập bộ nhớ (data) và giao tiếp
   với Regfile thông qua wb\_data.
- **I/O Module**: Xử lý giao tiếp với thiết bị ngoại vi thông qua các tín hiệu như **i\_io\_sw**, **i\_io\_btn** (đầu vào), **o\_io\_left**, **o\_io\_beta** (đầu ra).

#### Luồng thực thi lệnh:

- **Fetch:** Lệnh được đọc từ bộ nhớ dựa trên địa chỉ PC, truyền vào instr.
- **Decode**: Giải mã lệnh để xác định rs1\_addr, rs2\_addr, rd\_addr, và các tín hiệu điều khiển từ Control Unit.
- Execute: ALU nhận rs1\_data và rs2\_data, thực hiện phép toán dựa trên alu\_op.

  Kết quả (alu\_data) được sử dụng cho nhánh điều kiện (br\_less, br\_equal) hoặc

  truy cập bộ nhớ.
- **Memory Access:** LSU đọc/ghi dữ liệu (data) nếu lệnh là load/store.

• Write-back: Dữ liệu (wb\_data) được chọn từ ALU, bộ nhớ hoặc I/O thông qua wb\_sel, ghi vào Regfile nếu rd\_wren được kích hoạt.

### Đặc điểm nổi bật:

- Tối ưu hóa đường đi tín hiệu: Các mạch chọn (PS\_sel, opa\_sel, wb\_sel) giảm
   độ trễ bằng cách sử dụng multiplexer.
- Xử lý nhánh: Điều kiện nhảy (br\_un, br\_less, br\_equal) quyết định PC\_next, hỗ trợ cả nhánh có điều kiện và vô điều kiện.
- Giao tiếp I/O: Module I/O tích hợp cho phép CPU tương tác với phần cứng bên ngoài, phù hợp cho hệ thống nhúng.

**Kết luận:** Thiết kế đảm bảo tính đơn giản và hiệu quả, phù hợp với mục tiêu triển khai RISC-V single cycle. Các thành phần được kết nối chặt chẽ, tận dụng tối đa tín hiệu điều khiển để tối ưu hóa tốc độ xử lý. Báo cáo chi tiết sẽ phân tích sâu hơn về từng module và kết quả mô phỏng.

#### 2.2. ALU

Bộ Arithmetic Logic Unit (ALU) là thành phần trung tâm của CPU, đảm nhận vai trò thực hiện các phép toán số học và logic cơ bản. Trong thiết kế CPU RISC-V Single Cycle, ALU nhận hai toán hạng đầu vào từ rs1\_data và rs2\_data, được chọn lọc thông qua các tín hiệu opa\_sel và opb\_sel. Tín hiệu điều khiển alu\_op từ Control Unit quyết định loại phép toán cần thực thi (ví dụ: cộng, trừ, AND, OR, so sánh). Kết quả được xuất qua alu\_data, phục vụ cho các thao tác tiếp theo như tính địa chỉ nhảy, truy cập bộ nhớ hoặc ghi lại vào Regfile. ALU cũng hỗ trợ xử lý các điều kiện nhánh thông qua tín

hiệu br\_less và br\_equal, đóng vai trò then chốt trong việc tối ưu hóa hiệu suất và độ chính xác của luồng xử lý lệnh.

2.2.1. Specification

Signal	Width	Direction	Description
i_op_a i_op_b	32 32	Input Input	Toán hạng A Toán hạng B
i_alu_op	4	Input	Lựa chọn phép toán thực hiện
o_alu_data	32	Output	Kết quả phép toán

# 2.2.2. Design

alu_op	Description (R-type)	Description (I-type)
ADD	$rd \leftarrow rs1 + rs2$	$rd \leftarrow rs1 + imm$
SUB	$rd \leftarrow rs1 - rs2$	n/a
SLT	$rd \leftarrow (rs1 < rs2)? 1:0$	$rd \leftarrow (rs1 < imm)? \ 1:0$
SLTU	$rd \leftarrow (rs1 < rs2)? 1:0$	$rd \leftarrow (rs1 < imm)? \ 1:0$
XOR	$rd \leftarrow rs1 \oplus rs2$	$rd \leftarrow rs1 \oplus imm$
OR	$rd \leftarrow rs1 \lor rs2$	$rd \leftarrow rs1 \lor imm$
AND	$rd \leftarrow rs1 \land rs2$	$rd \leftarrow rs1 \wedge imm$
SLL	$rd \leftarrow rs1 \ll rs2[4:0]$	$rd \leftarrow rs1 \ll imm[4:0]$
SRL	$rd \leftarrow rs1 \gg rs2[4:0]$	$rd \leftarrow rs1 \gg imm[4:0]$
SRA	$rd \leftarrow rs1 \ggg rs2[4:0]$	$rd \leftarrow rs1 \ggg imm[4:0]$

Dựa theo bảng câu lệnh ta chia ALU thành 4 khối chính:

• Khối cộng trừ: Sử dụng 1 bộ cộng Fulladder 32bit cùng với cổng logic Xor 32 bit để thực hiện phép cộng trừ. Dựa vào alu\_op của phép cộng và trừ lựa chọn i\_alu\_op[3] làm bit điều khiển phép cộng từ với 0 là phép cộng và 1 là phép trừ.

```
localparam ADD = 4'b0000;
localparam SUB = 4'b1000;

// ADD+SUB
wire[31:0] temp_i_op_b;
assign temp_i_op_b = i_op_b^{32{i_alu_op[3]}};

// OP code
always @(*) begin
    case (i_alu_op[2:0])
        ADD[2:0]: o_alu_data <= i_op_a + temp_i_op_b + i_alu_op[3]; // ADD+SUB</pre>
```

Khối logic: sử dụng các cổng logic cơ bản để thực hiện phép and, or, xor đồng thời tận dụng logic and để thực hiện câu lệnh LUI tức là i\_op\_a and với 1 để ngõ ra giữ nguyên là i\_op\_a (đặt i\_alu\_op cho câu lệnh LUI là 4'b1111).

```
localparam XOR = 4'b0100;
localparam OR = 4'b0110;
localparam AND = 4'b0111;
localparam LUI = 4'b1111; // use and with 32'hFFFF_FFFF

XOR[2:0]: o_alu_data <= i_op_a ^ i_op_b;
AND[2:0]: o_alu_data <= (i_op_a | {32{i_alu_op[3]}}) & i_op_b;
OR[2:0]: o_alu_data <= i_op_a | i_op_b;</pre>
```

• Khối so sánh: Sử dụng kết hợp ~(A ^ B) để so sánh giống nhau giữa các bit và ~A & B để so sánh A < B từ đó xây dựng một bộ so sánh không dấu. Khi đã có kết quả so sánh không dấu cho A và B để so sánh có dấu thay vì sử dụng bộ cộng trừ thì ta có thể đon giản bằng cách sử dụng bit cuối của 2 toán hạng để so sánh bằng phép logic sau A\_lt\_B ^ (~A[31] & B[31]) ^ (A[31] & ~B[31]) .</p>
Ví dụ với 2 trường hợp sau:

```
// Set less than A<B
 wire A lt B;
 wire [31:0] A xor B; // XOR result for each bit
wire [31:0] not A and B; // (NOT A) AND B for each bit
 genvar i;
generate
     for (i = 0; i < 32; i = i + 1) begin: bit comparison
         assign A xor_B[i] = i_op_a[i] ^ i_op_b[i]; // XOR for equality check assign not_A and_B[i] = \simi_op_a[i] & i_op_b[i]; // A < B for this bit
     end
 endgenerate
// assign A eq B = \varepsilon (~A xor B); // AND of all XOR results (0 if any bit differs)
// Less than check (A < B)
wire [31:0] lt_temp;
 assign lt_temp[0] = not_A and B[0];
 generate
     for (i = 1; i < 32; i = i + 1) begin : 1t check
         assign lt_temp[i] = not_A_and_B[i] | (lt_temp[i-1] & ~A_xor_B[i]);
 endgenerate
assign A_lt_B = lt_temp[31];
SLTU[2:0]: o alu data <= (31'd0, A lt B);
SLT[2:0]: o_alu_data <= {31'd0, (A lt B ^ (~i_op_a[31] & i_op_b[31]) ^ (i_op_a[31] & ~i_op_b[31]))};
```

Khối shift bit: Sử dụng cấu trúc Barrel shifter để làm bộ shift phải và trái. Đối
 với lênh shift SRA nếu bit đầu của i op a là 1 thì thêm bit 1 khi shift.

#### 2.3. BRU

Bộ BRC (Branch Condition Unit) là thành phần quan trọng trong CPU RISC-V Single Cycle, chuyên xử lý các điều kiện nhánh để quyết định việc thay đổi luồng thực thi lệnh. Dựa trên các tín hiệu đầu vào như br\_un (xác định phép so sánh không dấu), br\_less, và br\_equal (kết quả so sánh từ ALU), BRC đánh giá điều kiện nhảy (ví dụ: beq, bne, blt, bge). Kết quả từ BRC kết hợp với PS\_sel (tín hiệu chọn địa chỉ nhảy) giúp xác định PC\_next (địa chỉ lệnh tiếp theo), hỗ trợ cả nhánh có điều kiện và vô điều kiện. Bộ này đảm bảo tính chính xác của việc rẽ nhánh, tối ưu hiệu suất bằng cách giảm độ trễ trong quyết định cập nhật Program Counter, đồng thời tích hợp chặt chẽ với ALU và Control Unit để duy trì luồng xử lý lệnh liền mạch.

2.3.1. Specification

Signal	Width	Direction	Description
i_rs1_data	32	Input	Dữ liệu thanh ghi 1
i_rs2_data	32	Input	Dữ liệu thanh ghi 2
i_br_un	1	Input	Chọn chế độ so sánh có dấu hoặc không dấu
o_br_less	1	Output	Bằng 1 nếu rs1 < rs2
o_br_equal	1	Output	Bằng 1 nếu rs1 = rs2

### 2.3.2. *Design*

Thiết kế tượng từ khối so sánh ở ALU nhưng thêm so sánh bằng bằng cách And tất cả bit  $\sim$ (A ^ B) nếu có ít nhất 1 bit khác nhau thì o\_br\_equal = 0.

```
// Set less than A<B
wire [31:0] A xor B; // XOR result for each bit
wire [31:0] not A and B; // (NOT A) AND B for each bit
genvar i;
generate
    for (i = 0; i < 32; i = i + 1) begin: bit comparison
        assign A_xor_B[i] = i_rs1_data[i] ^ i_rs2_data[i]; // XOR for equality check
        assign not A and B[i] = ~i rs1 data[i] & i rs2 data[i]; // A < B for this bit
endgenerate
assign o br equal = &(~A xor B); // AND of all XOR results (0 if any bit differs)
// Less than check (A < B)
wire [31:0] lt_temp;
assign lt_temp[0] = not A and B[0];
    for (i = 1; i < 32; i = i + 1) begin : lt_check
        assign lt_temp[i] = not_A_and_B[i] | (lt_temp[i-1] & ~A_xor_B[i]);
endgenerate
assign o_br_less = lt_temp[31] ^ (~i_br_un & (~i_rs1_data[31] & i_rs2_data[31])) ^ (~i_br_un & (i_rs1_data[31] & ~i_rs2_data[
```

### 2.4. Regfile

Regfile (Register File) là tập hợp 32 thanh ghi đa dụng (32-bit) trong kiến trúc RISC-V, đóng vai trò lưu trữ dữ liệu tạm thời phục vụ cho quá trình xử lý lệnh. Mỗi lệnh thường truy cập hai thanh ghi nguồn (rs1\_addr, rs2\_addr) để đọc dữ liệu (rs1\_data, rs2\_data) và một thanh ghi đích (rd\_addr) để ghi kết quả (rd\_data) khi tín hiệu rd\_wren được kích hoat.

Regfile tối ưu hóa tốc độ xử lý bằng cách cung cấp dữ liệu trực tiếp cho ALU và các đơn vị khác mà không cần truy cập bộ nhớ chính. Đặc biệt, thanh ghi x0 luôn giữ giá trị 0 và không thể ghi đè, hỗ trợ các phép toán cố định và đơn giản hóa lệnh. Với thiết kế đa port (đọc/ghi đồng thời), Regfile đảm bảo hiệu suất cao, là thành phần không thể thiếu trong pipeline xử lý lệnh của CPU RISC-V.

2 1 1	$\sim$	• ••	
2.4.1.	5111	クヘイキュー	ation
<b>4.1.1.</b>	$\nu \rho c$	$\iota\iota\iota\iota$	nuon

Signal	Width	Direction	Description
i_clk	1	Input	Clock
i_reset	1	Input	Tín hiệu reset (High Active)

i_rs1_addr	5	Input	Địa chỉ thanh ghi thứ nhất
i_rs2_addr	5	Input	Địa chỉ thanh ghi thứ hai
o_rs1_data	32	Output	Dữ liệu thanh ghi 1
o_rs2_data	32	Output	Dữ liệu thanh ghi 2
i_rd_addr	5	Input	Địa chỉ thanh ghi đích
i_rd_data	32	Input	Dữ liệu thanh ghi đích
i_rd_wren	1	Input	Tín hiệu cho phép ghi dữ liệu và thanh ghi đích

## 2.4.2. *Design*

Thiết kế thanh ghi 32x32-bit theo cấu trúc 2 Read 1 Write, dữ liệu chỉ ghi vào thanh ghi đích khi có xung clock cạnh lên và thanh ghi địa chỉ 0 (zero) luôn nối xuống đất.

#### 2.5. LSU

LSU (Load Store Unit) là thành phần chuyên trách quản lý việc truy cập bộ nhớ trong CPU RISC-V Single Cycle, thực thi các lệnh load (đọc dữ liệu từ bộ nhớ) và store (ghi dữ liệu vào bộ nhớ). Đơn vị này nhận địa chỉ bộ nhớ từ alu\_data, dữ liệu từ rs2\_data (cho lệnh store), và điều khiển bằng tín hiệu mem\_wren (ghi nhớ) từ Control Unit.

Khi thực hiện lệnh load, LSU đọc dữ liệu từ bộ nhớ (data) và trả kết quả qua wb\_data để ghi vào Regfile. Với lệnh store, LSU ghi rs2\_data vào bộ nhớ tại địa chỉ đã tính toán.


LSU đảm bảo độ chính xác và hiệu suất trong việc kết nối CPU với bộ nhớ, đồng thời tối ưu hóa luồng xử lý bằng cách phối hợp chặt chẽ với ALU và Control Unit, đặc biệt quan trọng trong các ứng dụng yêu cầu truy cập dữ liệu thường xuyên.

# 2.5.1. Specification

Tín hiệu	Độ	Hướng	Mô tả
	rộng		
i_clk	1	Input	Xung nhịp toàn cục
i_reset	1	Input	Tín hiệu reset đồng bộ, tích cực mức cao
i_lsu_addr	32	Input	Địa chỉ truy cập bộ nhớ (căn chỉnh theo từ)
i_st_data	32	Input	Dữ liệu cần ghi vào bộ nhớ
i_lsu_wren	1	Input	Tín hiệu cho phép ghi (1 = ghi, 0 = đọc)
o_ld_data	32	Output	Dữ liệu đọc từ bộ nhớ (mở rộng dấu/không dấu
			tùy theo i_ld_un)
i_lsu_op	2	Input	Kích thước truy cập: 00=word, 10=half-
			word, 11=byte
i_ld_un	1	Input	Loại mở rộng khi đọc: 0=có dấu, 1=không dấu
i_pc	32	Input	Bộ đếm chương trình (dùng để lấy lệnh)
o_instr	32	Output	Lệnh được lấy về (đầu ra có thanh ghi)
o_io_ledr	32	Output	Thanh ghi điều khiển đèn LED đỏ
o_io_ledg	32	Output	Thanh ghi điều khiển đèn LED xanh lá
o_io_hex0-	7	Output	Các đèn 7 đoạn (HEX0-HEX7, các đoạn tích cực
o_io_hex7			mức thấp)
o_io_lcd	32	Output	Thanh ghi điều khiển LCD
i_io_sw	32	Input	Đầu vào từ các công tắc (lấy mẫu trực tiếp)

# 2.5.2. Design

Thiết kế bộ LSU giống hình trên và map Memory và các buffer io về các địa chỉ như hình dưới.



Base address	Top address	Mapping
0x1001_1000	0xFFFF_FFFF	(Reserved)
0x1001_0000	0x1001_0FFF	Switches (required)
0x1000_5000	0x1000_FFFF	(Reserved)
0x1000_4000	0x1000_4FFF	LCD Control Registers
0x1000_3000	0x1000_3FFF	Seven-segment LEDs 7-4
0x1000_2000	0x1000_2FFF	Seven-segment LEDs 3-0
0x1000_1000	0x1000_1FFF	Green LEDs (required)
0x1000_0000	0x1000_0FFF	Red LEDs (required)
0x0000_0800	0x0FFF_FFFF	(Reserved)
0x0000_0000	0x0000_07FF	Memory (2KiB) (required)

# 2.6. Datapath

# 2.6.1. Specification


Signal	Width	Direction	Description
i_clk	1	Input	Clock

i_reset	1	Input	Tín hiệu reset (Active High)
i_pc_sel	1	Input	Lựa chọn giá trị PC (0: PC+4, 1:
			Branch/Jump target)
o_instr	32	Output	Instruction hiện tại
i_insn_vld	1	Input	Tín hiệu instruction hợp lệ
o_insn_vld	1	Output	Xác nhận instruction hợp lệ (debug)
i_imm_sel	3	Input	Lựa chọn kiểu immediate (I-type, S-type, B-
			type, U-type, J-type)
i_opa_sel	1	Input	Lựa chọn toán hạng A (0: RS1, 1: PC)
i_opb_sel	1	Input	Lựa chọn toán hạng B (0: RS2, 1: Immediate)
i_alu_op	4	Input	Operation code ALU (ADD, SUB, AND, OR,
			XOR, SLT, etc.)
i_br_un	1	Input	Loại so sánh branch (0: signed, 1: unsigned)
o_br_less	1	Output	Kết quả so sánh "RS1 < RS2"
o_br_equal	1	Output	Kết quả so sánh "RS1 == RS2"
i_mem_wren	1	Input	Tín hiệu ghi bộ nhớ (Active High)
i_lsu_op	2	Input	Loại load/store (00: word, 10: half-word, 11:
			byte)
i_ld_un	1	Input	Loại load (0: signed, 1: unsigned)
i_wb_sel	2	Input	Lựa chọn dữ liệu writeback (00: ALU, 01:
			Memory, 10: PC+4)

i_rd_wren	1	Input	Tín hiệu ghi thanh ghi đích (Active High)
o_io_ledr	32	Output	Điều khiển LED đỏ
o_io_ledg	32	Output	Điều khiển LED xanh
o_io_hex0-	7	Output	Điều khiển 7-segment (HEX0-HEX7)
o_io_hex7			
o_io_lcd	32	Output	Điều khiển LCD
i_io_sw	32	Input	Đọc trạng thái công tắc
o_pc_debug	32	Output	Giá trị PC (debug)

2.6.2. *Design* 

Ghép các khối giống như hình dưới đây.



# 2.7. Control Unit

**Control Unit (Bộ Điều Khiển)** là thành phần trung tâm của CPU RISC-V, đảm nhiệm việc giải mã lệnh (**instr**) và tạo các tín hiệu điều khiển để phối hợp hoạt động của toàn

bộ hệ thống. Dựa trên opcode và các trường chức năng trong lệnh, Control Unit xác định:

- Loại phép toán ALU thực hiện thông qua **alu\_op**.
- Việc ghi/đọc bộ nhớ bằng **mem\_wren** (kích hoạt LSU cho lệnh load/store).
- Nguồn dữ liệu ghi vào Regfile (**wb\_sel**) và tín hiệu cho phép ghi (**rd\_wren**).
- Toán hạng cho ALU qua **opa\_sel** và **opb\_sel** (chọn từ PC, Regfile hoặc hằng số).
- Điều kiện rẽ nhánh (br\_un, kết hợp với br\_less, br\_equal từ ALU) và chọn địa
   chỉ lệnh tiếp theo (PS\_sel để cập nhật PC\_next).

Control Unit đảm bảo các lệnh như số học (add, sub), logic (AND, OR), nhảy có điều kiện (beq, bne), hay truy cập bộ nhớ (lw, sw) được thực thi chính xác. Với thiết kế tối ưu, nó tối giản độ trễ bằng cách sinh tín hiệu đồng bộ, giúp CPU RISC-V Single Cycle vận hành hiệu quả, tuân thủ chặt chẽ đặc tả ISA.


2.7.1. Specification

Signal	Width	Direction	Description
i_clk	1	Input	Clock signal
i_reset	1	Input	Active-high reset signal
i_instr	32	Input	Current instruction to decode
o_imm_sel	3	Output	Immediate type selector (I/S/B/U/J-type)
o_insn_vld	1	Output	Valid instruction indicator
o_pc_sel	1	Output	PC source selector (0: PC+4, 1: Branch target)
o_br_un	1	Output	Branch comparison type (0: signed, 1: unsigned)

i_br_less	1	Input	RS1 < RS2 comparison result
i_br_equal	1	Input	RS1 == RS2 comparison result
o_opa_sel	1	Output	Operand A selector (0: RS1, 1: PC)
o_opb_sel	1	Output	Operand B selector (0: RS2, 1: Immediate)
o_alu_op	4	Output	ALU operation code (e.g., ADD, SUB, AND, OR)
o_mem_wren	1	Output	Memory write enable (Active-high)
o_lsu_op	2	Output	Load/store size (00: word, 10: half-word, 11:
			byte)
o_ld_un	1	Output	Load type (0: sign-extended, 1: zero-extended)
o_wb_sel	2	Output	Writeback data source (00: ALU, 01: Memory, 10:
			PC+4)
o_rd_wren	1	Output	Register file write enable (Active-high)

# 2.7.2. *Design*

Để đơn giản hóa thiết kế và dễ dàng nâng cấp thêm hoặc thay đổi câu lệnh ta dùng ROM để thiết kế control unit. Từ bảng tập lệnh ISA RiscV ta lập được bảng sau:



Từ đó ta có được địa chỉ của ROM tương ứng với tổ hợp logic của các câu lệnh và ngõ ra bộ so sánh BRC (các ô tô màu vàng) và dữ liệu tại địa chỉ đó ứng với tín hiệu logic điều khiển các khối chức năng. Ở phần địa chỉ có nhưng bit tùy định để cho control unit hoạt động đúng với mọi trường hợp này ta phải tạo ROM bao quát hết các trường hợp tùy định này ta viết một đoạn script ngắn để tạo dữ liệu cho ROM.

```
import os
import numpy as np
lenAddr = 11
with open('addr.txt', 'r') as file:
Addrarray = [line.strip() for line in file]
with open('mem.txt', 'r') as file:
    Memarray = [line.strip() for line in file]
f = open('rom.mem', 'w')
for i in range(2048):
     tempaddr = np.binary_repr(i, width=lenAddr)
     invalid = 1
     doub = 0
     for k, addr in enumerate(Addrarray):
         count = 0
         for j, t in enumerate(tempaddr):
    if(t == addr[j] or addr[j] == 'X'):
                 count += 1
          if (count == lenAddr):
               f.write(Memarray[k]+'\n')
               if (doub>0):
                   print(tempaddr)
                   print(addr)
              doub +=1
              break
          f.write(np.binary_repr(0, width=19)+'\n')
f.close()
```

```
≣ rom.mem ×
       00111100100000000110
       00111100100000000110
       00111100100000000110
       00111100100000000110
      00000000000000000000
      00000000000000000000
      00000000000000000000
      00000000000000000000
      99999999999999999
      00000000000000000000
      9999999999999999
      99999999999999999
      0000000000000000000
      99999999999999999
      0011110010000001000
      0011110010000001000
      0011110010000001000
      0011110010000001000
      0110110110000001000
      0110110110000001000
      0110110110000001000
      0110110110000001000
      0000000000000000000
       00000000000000000000
      0000000000000000000
      00000000000000000000
      00000000000000000000
       0000000000000000000
       00000000000000000000
       0000010010000100110
       0000010010000100110
       0000010010000100110
       0000010010000100110
```

# 3. Verification Strategy

#### 3.1. ALU

Lệnh	Mô tả Test Case	Input (A, B)	Kết Quả	Kết Quả	Trạng
			Mong Đợi	Thực Tế	Thái
ADD	Cộng hai số	0x0000000a,	0x0000000f	0x0000000f	PASS
	dương	0x00000005			
ADD	Cộng tràn số	0x0fffffff,	0x00000000	0x00000000	PASS
	không dấu	0x00000001			

SUB	Trừ hai số	0x0000000f,	0x0000000a	0x0000000a	PASS
	dương	0x00000005			
SUB	Trừ số nhỏ hơn	0x00000005,	0xfffffff6	0xfffffff6	PASS
	(kết quả âm)	0x0000000f			
XOR	XOR hai giá trị	0xaaaa5555,	0xffffffff	0xfffffff	PASS
	khác nhau	0x5555aaaa			
XOR	XOR hai giá trị	0x12345678,	0x00000000	0x00000000	PASS
	giống nhau	0x12345678			
AND	AND hai	0xff00ff00,	0x0f000f00	0x0f000f00	PASS
	bitmask	0x0f0ff0ff			
OR	OR hai bitmask	0xff00ff00,	0xffffffff	0xffffffff	PASS
		0x0f0ff0ff			
SLL	Dịch trái 1 bit (số	0x00000001,	0x00000002	0x00000002	PASS
	dương)	0x00000001			
SLL	Dịch trái 1 bit	0x80000000,	0x00000000	0x00000000	PASS
	(tràn)	0x00000001			
SRL	Dịch phải logic 1	0x80000000,	0x40000000	0x40000000	PASS
	bit	0x00000001			
SRA	Dịch phải số học	0x80000000,	0x00000000	0x00000000	PASS
	1 bit (giữ dấu)	0x00000001			

SLT	So sánh nhỏ hơn	0xfffffff0,	0x00000001	0x00000001	PASS
	(có dấu)	0x0000000f			
SLTU	So sánh nhỏ hơn	0xfffffff0,	0x00000000	0x00000000	PASS
	(không dấu)	0x0000000f			
SLL	Dịch trái 31 bit	0x00000001,	0x80000000	0x80000000	PASS
		0x0000001f			
SRA	Dịch phải số học	0x80000000,	0xffffffff	0xfffffff	PASS
	31 bit (giữ dấu)	0x0000001f			

```
277
                       Terminal - admin@centos7:~/shared/riscV
File Edit View Terminal Tabs Help
[PASS]
              ADD: A=0000000a, B=00000005 => Result=0000000f
[PASS]
              ADD: A=ffffffff, B=00000001 => Result=00000000
[PASS]
              SUB: A=0000000f, B=00000005 => Result=0000000a
[PASS]
              SUB: A=00000005, B=0000000f => Result=ffffff6
              XOR: A=aaaa5555, B=5555aaaa => Result=fffffff
[PASS]
[PASS]
              XOR: A=12345678, B=12345678 => Result=00000000
[PASS]
              AND: A=ff00ff00, B=0f0f0f0f => Result=0f000f00
[PASS]
               OR: A=ff00ff00, B=0f0f0f0f => Result=ff0fff0f
[PASS]
              SLL: A=00000001, B=00000001 => Result=00000002
              SLL: A=80000000, B=00000001 => Result=00000000
[PASS]
[PASS]
              SRL: A=80000000, B=00000001 => Result=40000000
[PASS]
              SRA: A=80000000, B=00000001 => Result=c0000000
[PASS]
              SLT: A=fffffff0, B=0000000f => Result=00000001
             SLTU: A=fffffff0, B=0000000f => Result=00000000
[PASS]
[PASS]
              SLL: A=00000001, B=0000001f => Result=80000000
[PASS]
              SRA: A=80000000, B=0000001f => Result=fffffff
All tests completed!
Simulation complete via $finish(1) at time 160 NS + 0
./01_bench/tb_alu.sv:53
                                $finish;
xcelium> exit
T00L: xrun(64)
                        20.09-s001: Exiting on Apr 11, 2025 at 11:08:51 EDT (to
tal: 00:00:04)
[admin@centos7 riscV]$
```

# 3.2. BRC

Kiểm Tra	Mô tả Test Case	Input (A,	Kết Quả	Kết Quả	Trạng
		B)	Mong Đợi	Thực Tế	Thái
Equality	So sánh bằng nhau (A	0x00000000,	Equal = 1	Equal = 1	PASS
	= 0, B = 0)	0x00000000			
Equality	So sánh bằng nhau (A	0x12345678,	Equal = 1	Equal = 1	PASS
	= 0x12345678, B =	0x12345678			
	0x12345678)				
Equality	So sánh bằng nhau (A	0xffffffff,	Equal = 1	Equal = 1	PASS
	= 0xffffffff, B =	0xfffffff			
	0xfffffff)				
Equality	So sánh không bằng	0x00000001,	Equal = 0	Equal = 0	PASS
	nhau (A =	0x00000000			
	0x00000001, B =				
	0x00000000)				
SIGNED	So sánh có dấu (A = -	0xffffffff,	LESS = 1,	LESS = 1,	PASS
	1, B = 1)	0x00000001	EQUAL =	EQUAL	
			0	= 0	
SIGNED	So sánh có dấu (A = 0,	0x00000000,	LESS = 1,	LESS = 1,	PASS
	B = -1)	0xfffffff	EQUAL =	EQUAL	
			0	= 0	


SIGNED	So sánh có dấu (A = -	0xffffffff,	LESS = 0,	LESS = $0$ ,	PASS
	1, B = 0)	0x00000000	EQUAL =	EQUAL	
			0	= 0	
UNSIGNED	So sánh không dấu (A	0x00000001,	LESS = 1,	LESS = 1,	PASS
	= 1, B = 4294967295)	0xfffffff	EQUAL =	EQUAL	
			0	= 0	
UNSIGNED	So sánh không dấu (A	0x00000000,	LESS = 0,	LESS = 0,	PASS
	= 0, B = 4294967295)	0xffffffff	EQUAL =	EQUAL	
			0	= 0	
SIGNED	So sánh có dấu (A = 0,	0x00000000,	LESS = $0$ ,	LESS = $0$ ,	PASS
	B = 0)	0x00000000	EQUAL =	EQUAL	
			1	= 1	
UNSIGNED	So sánh không dấu (A	0x00000000,	LESS = 1,	LESS = 1,	PASS
	= 0, B = 4294967295)	0xffffffff	EQUAL =	EQUAL	
			0	= 0	
SIGNED	So sánh có dấu (A = -	0xffffffff,	LESS = $0$ ,	LESS = $0$ ,	PASS
	1, B = -1)	0xffffffff	EQUAL =	EQUAL	
			1	= 1	

```
Terminal - admin@centos7:~/shared/riscV
                                                                         0 - 0 X
File Edit View Terminal Tabs Help
           Scope: singlecycle.DP.LS
           Time: 0 FS + 0
[PASS] Equality: A=00000000 == B=000000000 => 1
[PASS] Equality: A=12345678 == B=12345678 => 1
[PASS] Equality: A=ffffffff == B=ffffffff => 1
[PASS] Equality: A=00000001 == B=00000000 => 0
[PASS] Equality: A=7fffffff == B=ffffffff => 0
           SIGNED: A=ffffffff, B=00000001 => LESS=1, EQUAL=0
[PASS]
           SIGNED: A=80000000, B=7fffffff => LESS=1, EQUAL=0
[PASS]
           SIGNED: A=7fffffff, B=80000000 => LESS=0, EQUAL=0
        UNSIGNED: A=ffffffff, B=00000001 => LESS=0, EQUAL=0
[PASS]
        UNSIGNED: A=00000001, B=ffffffff => LESS=1, EQUAL=0
[PASS]
[PASS]
        UNSIGNED: A=80000000, B=7fffffff => LESS=0, EQUAL=0
[PASS]
         SIGNED: A=80000000, B=80000000 => LESS=0, EQUAL=1
[PASS]
        UNSIGNED: A=00000000, B=ffffffff => LESS=1, EQUAL=0
[PASS]
         SIGNED: A=7fffffff, B=7fffffff => LESS=0, EQUAL=1
All tests completed!
Simulation complete via $finish(1) at time 280 NS + 0
./01_bench/tb_brc.sv:43
                                $finish;
xcelium> exit
T00L: xrun(64)
                        20.09-s001: Exiting on Apr 11, 2025 at 11:13:33 EDT (to
tal: 00:00:01)
[admin@centos7 riscV]$
```

### 3.3. Regfile

Test	Mô tả	Kết quả	Kết quả Thực tế	Trạng thái	Ghi chú
Case		Mong đợi			
Test	Kiểm tra	Các thanh ghi	Reset thành	PASS	-
1	reset	reset về trạng	công		
		thái mặc định			
Test	Ghi/đọc	Dữ liệu	Reg1=12345678,	PASS	Xác nhận chức
2	cơ bản	ghi/đọc chính	Reg10=abcdef01		năng cơ bản
		xác			
Test	Bảo vệ	Register 0	Giá trị không	PASS	Chế độ bảo vệ
3	Register 0	luôn bằng 0	đổi		hoạt động tốt

Test	Đọc/ghi	Giá trị đồng	Reg2=fffffff	PARTIAL	Lỗi truy cập
4	đồng thời	bộ khi truy	(mong đợi)	PASS	đồng thời
		cập song song	nhưng		(Mong đợi:
			nhận <b>cafebabe</b>		FFFFFFFF, Thực
					tế: cafebabe)
		Giá trị mới	Hoạt động đúng	PASS	-
		xuất hiện ở			
		chu kỳ tiếp			
		theo			
Test	Giữ địa	Địa chỉ được	Địa chỉ đúng	PASS	-
5	chỉ	giữ chính xác			
Test	Điều	Không ghi khi	Không ghi sai	PASS	Kiểm soát ghi
6	khiển ghi	wren=0			hoạt động tốt
	(wren=0)				




#### 3.4. LSU

Nhóm Kiểm	Test Case	Mô tả	Kết	Ghi
thử			quả	chú
LED Controls	RED LEDs word	Ghi dữ liệu dạng word	PASS	
	write	vào LED đỏ		
	GREEN LEDs half-	Ghi dữ liệu half-word	PASS	
	word write	vào LED xanh		
	GREEN LEDs byte	Ghi dữ liệu byte vào	PASS	
	write	LED xanh		
7-Segment	HEX3-0 word write	Ghi word vào HEX3-0	PASS	
Displays				

	HEX1-0 half-word	Ghi half-word vào	PASS
	write	HEX1-0	
	HEX3-2 half-word	Ghi half-word vào	PASS
	write	HEX3-2	
	HEX0 byte write	Ghi byte vào HEX0	PASS
	HEX7-4 word write	Ghi word vào HEX7-4	PASS
	HEX5-4 half-word	Ghi half-word vào	PASS
	write	HEX5-4	
	HEX7-6 half-word	Ghi half-word vào	PASS
	write	HEX7-6	
	HEX4 byte write	Ghi byte vào HEX4	PASS
LCD Control	LCD word write	Ghi dữ liệu word vào LCD	PASS
	LCD half-word write	Ghi half-word vào LCD	PASS
Memory	Word R/W	Đọc/ghi word	PASS
Operations			
	Signed half-word	Đọc/ghi half-word có	PASS
	R/W	dấu	
	Unsigned half-word	Đọc/ghi half-word	PASS
	R/W	không dấu	
	Signed byte R/W	Đọc/ghi byte có dấu	PASS

	Unsigned byte R/W	Đọc/ghi byte không dấu	PASS	
Switch Inputs	Switch input	Đọc trạng thái công tắc	PASS	
	Signed byte load	Đọc byte có dấu từ công tắc	PASS	
	Unsigned byte load	Đọc byte không dấu từ công tắc	PASS	



# 3.5. Singlecycle RiscV

Nhóm Lệnh	Lệnh	Kết Quả	Ghi chú

Số học	add	PASS	Kiểm tra cộng 2 số nguyên.	
	addi	PASS	Kiểm tra cộng với hằng số.	
	sub	PASS	Kiểm tra trừ 2 số nguyên.	
	and/andi	PASS	Kiểm tra phép AND.	
	or/ori	PASS	Kiểm tra phép OR.	
	xor/xori	PASS	Kiểm tra phép XOR.	
So sánh	slt/slti	PASS	Kiểm tra so sánh nhỏ hơn (có dấu).	
	sltu/sltiu	PASS	Kiểm tra so sánh nhỏ hơn (không dấu).	
Dịch bit	sll/slli	PASS	Kiểm tra dịch trái logic.	
	srl/srli	PASS	Kiểm tra dịch phải logic.	
	sra/srai	PASS	Kiểm tra dịch phải số học.	
Truy cập bộ nhớ	lw	PASS	Kiểm tra đọc từ bộ nhớ (word).	
	lh/lb	PASS	Kiểm tra đọc half-word/byte.	
	sw	PASS	Kiểm tra ghi vào bộ nhớ.	
Nhảy/Branch	beq/bne	PASS	Kiểm tra nhảy có điều kiện.	
	blt/bltu	PASS	Kiểm tra nhảy nếu nhỏ hơn.	
	bge/bgeu	PASS	Kiểm tra nhảy nếu lớn hơn hoặc bằng.	
	jal/jalr	PASS	Kiểm tra nhảy không điều kiện và liên kết.	
Khác	auipc	PASS	Kiểm tra tính địa chỉ tương đối PC.	
	lui	PASS	Kiểm tra tải hằng số vào thanh ghi.	
	malgn	ERROR	Lỗi căn chỉnh bộ nhớ (Optional)	

```
Terminal - ca104@blue:/home/cpa/submission/ca104/sc-test/11_xm
                                                                         ^ _ D X
File Edit View Terminal Tabs Help
add.....PASS
addi....PASS
sub.....PASS
and.....PASS
andi....PASS
or.....PASS
ori.....PASS
xor.....PASS
xori.....PASS
slt.....PASS
slti.....PASS
sltu....PASS
sltiu....PASS
sll.....PASS
slli.....PASS
srl.....PASS
srli.....PASS
sra.....PASS
srai....PASS
lw.....PASS
1h....PASS
1hu.....PASS
1b.....PASS
sw.....PASS
sh.....PASS
sb.....PASS
auipc....PASS
lui.....PASS
beq.....PASS
bne.....PASS
blt.....PASS
bltu....PASS
bge.....PASS
bgeu....PASS
jal.....PASS
jalr....PASS
malgn....ERROR
iosw....PASS
```

#### 4. Evaluation

### Ưu điểm

Đơn giản và dễ hiểu: Thiết kế single-cycle sử dụng một chu kỳ đồng hồ duy
 nhất để thực thi mọi lệnh, giúp logic điều khiển đơn giản, không cần xử lý

- pipeline hay phát hiện hazard phức tạp. Điều này phù hợp cho mục đích giáo dục, giúp người học nắm bắt nguyên lý hoạt động cơ bản của bộ xử lý.
- **Tính nguyên bản của RISC-V**: Kiến trúc RISC-V với độ dài lệnh cố định (32-bit) và tập lệnh đơn giản (load-store architecture) tương thích tốt với mô hình single-cycle, giảm thiểu độ phức tạp khi triển khai.
- Phù hợp cho ứng dụng tốc độ thấp: Thiết kế này có thể ứng dụng trong các hệ
  thống yêu cầu tiết kiệm năng lượng hoặc xử lý tác vụ đơn giản, không đòi hỏi
  hiệu năng cao.

### Nhược điểm

- Hiệu năng thấp: Chu kỳ đồng hồ bị giới hạn bởi lệnh có thời gian thực thi lâu nhất (ví dụ: lệnh load phải trải qua fetch, decode, execute, memory access, writeback). Điều này dẫn đến tốc độ xung nhịp thấp, không tận dụng được hiệu quả của các lệnh đơn giản (như add, sub).
- Lãng phí tài nguyên: Các thành phần như ALU, bộ nhớ chỉ được dùng một lần mỗi chu kỳ, trong khi thiết kế pipeline có thể tái sử dụng chúng qua các giai đoạn.
- Khó mở rộng: Việc thêm các lệnh phức tạp (nhân/chia, xử lý số thực) làm tăng độ trễ tổng, khiến thiết kế kém linh hoạt và không phù hợp với ứng dụng hiện đai.

### Kết luận


Thiết kế single-cycle RISC-V phù hợp làm công cụ giảng dạy hoặc triển khai trong hệ thống nhúng đơn giản nhờ ưu điểm về độ đơn giản. Tuy nhiên, hạn chế về hiệu năng

và khả năng mở rộng khiến nó không thực tế trong các bài toán yêu cầu xử lý tốc độ cao. Đây là nền tảng quan trọng để chuyển tiếp sang thiết kế pipeline hoặc kiến trúc đa chu kỳ tối ưu hơn.

## 5. Result

# 5.1. Quartus

Logic Utilization/Total logic elements	19073	xxx%
Total combinational functions	15490	
Total registers	9861	
Total pins	219	



#### References

- **Patterson, D. A., & Hennessy, J. L.** (2017). Computer Organization and Design: The Hardware/Software Interface, RISC-V Edition. Morgan Kaufmann.
- Waterman, A., & Asanović, K. (Eds.). (2019). The RISC-V Reader: An Open Architecture Atlas. Strawberry Canyon LLC.
- Harris, S. L., & Harris, D. M. (2021). Digital Design and Computer Architecture: RISC-V Edition. Morgan Kaufmann.
- **RISC-V Foundation.** (2023). *RISC-V Specifications: Volume I User-Level ISA*. Truy cập từ <a href="https://riscv.org/technical/specifications/">https://riscv.org/technical/specifications/</a>
- Hennessy, J. L., & Patterson, D. A. (2019). A New Golden Age for Computer Architecture:

  Domain-Specific Hardware/Software Co-Design. Communications of the ACM, 62(2),
  48–60.
- MIT OpenCourseWare. (2016). 6.004: Computation Structures Lecture Notes. Truy cập từ https://ocw.mit.edu/courses/6-004-computation-structures-spring-2017/
- Weste, N. H. E., & Harris, D. M. (2015). CMOS VLSI Design: A Circuits and Systems Perspective. Pearson.