

MẠCH ĐIỆN TỬ & KĨ THUẬT SỐ BÀI TẬP VỀ NHÀ SỐ 5

1)Thiết kế mạch mã hóa 8 ngõ vào 3 ngõ ra bằng cổng logic




b)Thiết kế mạch mã hóa ưu tiên 8 ngõ vào tích cực thấp 3 ngõ ra tích cực cao

	16)	Th	iel !	é p	nach	ma	- he	a u	u tien	8-	73	1 200	09	a L	
									77)						
they phan	I _o	Is	Ta	T ₃	I	In	T.6	17	C	В	A				
0	0	X	X	χ.	X	X	X	X	0	0	0				
1	1		X	X	X	X	X	X	0	0	1				-
2		1		-	X	X	X	X	0	1	0				
3	1		1				X	1111	0	1	L				
4		1		1			X	X	1	0	0				
9	1			1	1 1	0	X	×	1	0	1				
7	1	1						X 0	1	1	0 1				10
	6 A	= 5							-	7/1	-	1.1			
			I. I		100				10		4	3 4 1	5		
	*		100			9			q (j	75	+1,1	2)			
25/15															15
	.[2	To	11	2 +	7.7	Ta.	P3 :	+1,24	To Tab	T ₂ T	57, t	7071	12737	TI
	2	10	Il	72	4	IJA) -	BI	Ist	4	(I ₅	T6+	1517)	
200	- 0	- 4	4	ıt a		0.7	7.7	91	14	4.5	2.0	1			1
	Lo	7	04	12/3	14	101	H21	1-4-g	7	(T)	了3年	15 to	10 11	J3T, T	67
		0+1	213	4	+5.		-6	LLZ	+3+4	(+5	+6	+51	4		
	= 9	- T ₁	Calz	2-13	19 T5) -	I C	1-12	731	0 (Pg	7, +	75I	10 11	2+3-4-5	567



Câu 2) Thực hiện bộ giải mã tích cực cao từ 3 ra 8

Cay.	2:	Th	uc 1	rien	pa (Jieu	ma	tic	h c	H Co	20 T	43	Ka	8
	-	Xo												
0	0	0	0	0			0	0	0	1				
0	0	1	Ö	0	0	0	0	0	1	0				
0	1	0	0	0	0	0	0	1	0	U				
0	1	1	0	0		6				0				
1	0	0	0	0	0	1	0	0	0	0				
11	0	1	0	0	1	0	0	0	0	0				
1	1	0	0	1	0	0	0	0	0	0				
11	1	1	1	0	0	0	0	0	0	0				-
		a XI		= m				1/4		X2 X				
1/2	2	X2)	XI Ko	2	m ₂			13		X2 X				
1 ×	4 =	×2	XI -	X ₀ =	m4			/ V	5	Xa				
1 >	Z	Xex	LXD	1/4-	m-	()	= 0,	1	1 =	X2,			7	
=	Ng	VA	let =	11 -	Jul					- X	-1)		




Câu 3) a.thiết kế mạch đa hợp 8 ra 1 bằng cổng logic

b. Thiết kế mạch giải đa hợp 1 ra 8 bằng cổng logic

Cau	39)		Thie	i ke	m	ach	tan	hop	8-	711	bong confloque -
Sa	81	So	У	y	=	Se Si	Sot	Po+5,	Sis	DL	+ 52 51500
0	0	0	Po								S2 S S0 D5
0	0	1	01		8251						
0	1	0	Da								1_
0	1	1	13				1				
1	0	0	D4								
1	0	1	10								
1	L 1		02								
Cew				ke -	mad	h gi	ai da	ho	p 1	ha	8 bang Org logie
82	Sı	So	Y ₇	Y ₆	1/5	Y ₄	X3	Y ₂	Yı	Yo	
0	0	0	0	0	0	0	0	0	0	0	1/2 - 5x 5/50 D
0	0	1	0	0	0	0	0	0	D	0	Y1 = 5, 5, 80
0	1	0	0	0	0	0	0	P	0	0	1/2 = \$ 5/50 P
0	1	1	0	0	Ô	0	_0_	O	0	0	1/3 = S2 S1 SDD
1	0	0	0	0	0	D	0	0	0	0	X4 = Sa. Si So D
1			0	0	0	0	0,	0	0	0	1/5 = S2 SL SOD
1	1	1	0	0	0	0	0	0	0	0	Y6 = S2SLS0D YJ = S2SLS00

Mạch đa hợp 8 ra 1 bằng cổng logic



Mạch đa hợp 1 ra 8 bằng cổng logic

