

HỆ VI XỬ LÝ ON-CHIP

VI ĐIỀU KHIỂN 8051


Các kiến trúc vi điều khiển



Các kiến trúc vi điều khiển



Các kiến trúc vi điều khiển



■ 8051 là vi điều khiển đầu tiên của họ vi điều khiển MCS51 được Intel sản xuất vào năm 1980. Họ MCS51 là họ 8-bit có khả năng định địa chỉ 64KB bộ nhớ chương trình và 64KB bộ nhớ dữ liêu.

Bảng 3.1 So sánh các vi điều khiển trong họ 8051.

Có ROM	Có EPROM	Không có ROM	ROM (bytes)	RAM (bytes)	Các cổng I/O	Các mạch định thì/ Bộ	UART
trong	trong	trong			8 bit	đếm 16 bit	
80C51	87C51	80C31	4K	128	4	2	có
80C52	87C52	80C32	8K	256	4	3	có

Chú ý: - Loạt 80C3X không có ROM/EPROM trong chip.


- Loạt 80C5X có từ 2KB đến 8KB ROM/EPROM trong chip.
- Loạt 89XX có bộ nhớ chương trình bên trong là "Flash EPROM".
- Loạt 80CX1 có 128 byte RAM nội.
- Loạt 80CX2 có 256 byte RAM nội.
- Về công nghệ chế tạo: loạt 8XXXX với công nghệ NMOS, loạt 8XCXX với công nghệ CMOS.

So sánh các dòng MCS-51


Part Number	On-Chip Code Memory	On-Chip Data Memory	Timers
8051	4K ROM	128 bytes	2
8031	0K	128 bytes	2
8751	4K EPROM	128 bytes	2
8052	8K ROM	256 bytes	3
8032	0K	256 bytes	3
8752	8K EPROM	256 bytes	3

Kiến trúc phần cứng 8051

Sơ đồ khối 8051/8031



Sơ đồ khối 8051/8031



Ý nghĩa các chân trên MCU 8051

□ Port 0 (Cổng 0)

Port 0 là một port hai chức năng trên các chân 32–39. Trong các thiết kế cỡ nhỏ (không dùng bộ nhớ mở rộng) nó có chức năng như các đường I/O. Đối với các thiết kế lớn với bộ nhớ mở rộng, nó được dồn kênh giữa bus địa chỉ và bus dữ liệu.

□ Port 1 (Cổng 1)

Port 1 là cổng dành riêng cho nhập/xuất trên các chân 1–8. Các chân được ký hiệu P1.0, P1.1, P1.2, ... có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị ngoài.

□ Port 2 (Cổng 2)

Port 2 là một cổng công dụng kép trên các chân 21–28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết kế dùng bộ nhớ mở rộng.


□ Port 3 (Cổng 3)

Port 3 cũng là một cổng công dụng kép trên các chân 10–17. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8051/8031


Các chức năng chuyển đổi ở Port 3

Bit	Tên	Địa chỉ bit	Chức năng chuyển đổi
P3.0	RXD	B0H	Dữ liệu nhận cho port nối tiếp.
P3.1	TXD	B1H	Dữ liệu phát cho port nối tiếp.
P3.2	$\overline{\text{INT0}}$	B2H	Ngắt 0 bên ngoài.
P3.3	$\overline{\text{INT1}}$	взн	Ngắt 1 bên ngoài.
P3.4	T0	B4H	Ngõ vào của timer/counter 0.
P3.5	T1	B5H	Ngõ vào của timer/counter 1.
P3.6	$\overline{\mathrm{WR}}$	B6H	Xung ghi bộ nhớ dữ liệu ngoài.
P3.7	$\overline{\mathrm{RD}}$	B7 H	Xung đọc bộ nhớ dữ liệu ngoài.

Các chức năng chuyển đổi ở Port 3



Hình 3.3 Dao động trên chip (C1=C2= 30pF ± 10pF với thạch anh [crystal] và C1=C2= 30pF ± 10pF với bộ cộng huởng gốm [ceramic resonator])



- a) 8051 loại NMOS hoặc CMOS.
- b) chỉ cho loại NMOS.
- c) chỉ cho loại CMOS.


Hình 3.4 Sử dụng xung nhịp từ bên ngoài.

Cấu trúc cổng I/O


- Khả năng lái là 4 tải TTL loại LS (Low Power Schottky) với các cổng P1, P2, và P3; và 8 tải TTL loại LS với cổng P0.
- Chú ý là điện trở kéo lên bên trong không có trong Port 0

(ngoại trừ lúc làm việc như bus dữ liệu / địa chỉ bên ngoài). Điện trở kéo lên có thể được sử dụng với P0 tùy theo đặc tính vào của thiết bị mà nó lái.

Cấu trúc cổng I/O




Hình 3.5 Mạch tóm tắt các cổng I/O.




Hình 3.6 Các mạch chốt cổng và các bộ đệm I/O.


Pin of Port 1




Writing "1" to Output Pin P1.X




Writing "0" to Output Pin P1.X



Reading "High" at Input Pin




Reading "Low" at Input Pin




Other Pins

- P1, P2, and P3 have internal pull-up resisters.
 - P1, P2, and P3 are not open drain.
- P0 has no internal pull-up resistors and does not connects to Vcc inside the 8051.
 - P0 is open drain.
 - Compare the figures of P1.X and P0.X.
- However, for a programmer, it is the same to program P0, P1, P2 and P3.
- All the ports upon RESET are configured as output.

Pin of Port 0



Port 0 with Pull-Up Resistors




Port 3 Alternate Functions

P3 Bit	Function	Pin
•		
P3.0	RxD	10
P3.1	TxD	11
P3.2	ĪNT0	12
P3.3	ĪNT1	13
P3.4	T0	14
P3.5	T1	15
P3.6	WR	16
P3.7	$\overline{\mathrm{RD}}$	17


Định thời CPU

Chu kỳ lệnh, chu kỳ máy và trạng thái





Định thời CPU


Chu kỳ lệnh, chu kỳ máy và trạng thái





Dồn kênh bus địa chỉ (byte thấp) và bus dữ liệu














Cấu trúc bộ nhớ 8051




Tóm tắt bộ nhớ dữ liệu trên chip



Bộ nhớ dữ liệu 8051



Lower 128 Bytes of Internal RAM



20H-2FH: 128 Bit-addressable bits occupying bit address 00H-7FH. 30H-7FH: General purpose RAM (can be accessed through direct or indirect addressing)

Upper 128 Bytes of Internal RAM

FFH

No bit-addressable spaces


Available as stack space in devices with 256 bytes RAM

Not implemented in 8051

80H

Available only in 8052. Can be accessed by indirect addressing only (via @R0 or @R1). Can be used as stack area by setting SP to FFH.

Vùng nhớ 8032/8052




Tóm tắt thanh ghi PSW

Bit	Ký hiệu	Địa chỉ bit	Mô tả bit
PSW.7	CY	D7H	Cờ nhớ (Carry flag).
PSW.6	AC	D6H	Cờ nhớ phụ (Auxiliary carry flag).
PSW.5	F0	D5H	Cờ 0.
PSW.4	RS1	D4H	Chọn bằng thanh ghi, bit 1.
PSW.3	RS0	DзH	Chọn bảng thanh ghi, bit 0.
			00 = bank 0; địa chỉ 00H-07H
			01 = bank 1; địa chỉ 08H-0FH
			10 = bank 2; địa chỉ 10H-17H
			11 = bank 3; địa chỉ 18H-1FH
PSW.2	OV	D2H	Cờ báo tràn (Overflow flag).
PSW.1	_	D1H	Dự trữ.
PSW.0	P	DoH	Cờ kiểm tra chẳn (Even parity flag).


Tóm tắt thanh ghi PCON

Bit	Ký hiệu	Mô tả bit
7	SMOD	Bit tăng gấp đôi tốc độ baud; khi được đặt lên 1 thì tốc độ baud
		được tặng gấp đôi trong các chế độ cổng nối tiếp 1, 2, hoặc 3.
6	-	Không được định nghĩa.
5	_	Không được định nghĩa.
4	-	Không được định nghĩa.
3	GF1	Cờ đa dụng (General Purpose Flag), bit 1.
2	GF0	Cò da dung, bit 0.
1	PD	Tắt nguồn (power down); được đặt lên 1 để kích hoạt chế độ
		tất nguồn; chỉ thoát khi bị xóa về 0.
0	IDL	chế độ nghỉ; được đặt lên 1 để kích hoạt chế độ nghỉ; chỉ thoát
		khi có ngất hoặt reset hệ thống.

Truy cập bộ nhớ chương trình bên ngoài




Định thì đọc bộ nhớ chương trình bên ngoài (PCH byte của PC và PCL là byte thấp của PC)




/PSEN ở mức thấp trong thời gian lấy lệnh


Truy cập bộ nhớ dữ liệu bên ngoài




Truy cập bộ nhớ dữ liệu bên ngoài




Giản đồ định thì cho lệnh MOVX




Mạch giải mã địa chỉ các EPROM 8KB và RAM 8KB với hệ 8051





Phủ lấp vùng nhớ dữ liệu và chương trình bên ngoài



Mạch reset hệ thống







b) Reset khi mở nguồn cấp điện

Các giá trị thanh ghi sau khi reset hệ thống

Thanh ghi	Nội dung
Bộ đếm chương trình PC	0000H
Thanh ghi tích lũy ACC	00H
Thanh ghi B	00H
PSW	00H
SP	0'7H
DPTR	0000H
Ports 0-3	FFH
IP (8031/8051)	XXX00000B
IP (8032/8052)	XX000000B
IE (8031/8051)	0XX00000B
IE (8032/8052)	0X000000B
Các thanh ghi Timer	00H
SCON	00H
SBUF	00H
PCON (HMOS)	0XXXXXXXB
PCON (CMOS)	0XXX0000B