

Contents

1	Jerarquia de Memoria	2
1.1	Review Caches	2
1.2	Perfomance de Cache	3
1.3	Categorias de organizacion de Cache	4
1.4	¿Como se ubica un bloque en la Cache?	7
1.5	¿Que bloque debe ser replazado ante un Cache Miss?	7
1.6	¿Que pasa ante una escritura?	8
1.7	Anomalia de Belady	8
1.8	Un ejemplo: Alpha 21264 Data Cache	9
1.9	Cache Perfomance	9
2	Herramientas de modelado y analisis	11
2.1	Modelo 3C	11
2.2	Modelo D3C: Deterministic 3C model	13
2.3	Reducción de tasa de misses	14
2.4	Reducción de tiempo de hit	14
3	Memoria Virtual	15
3.1	Cuatro preguntas sobre Jerarquia de Memoria	18
3.1.1	¿Donde puede ubicarse los bloques en la memoria principal?	18
3.1.2	¿Como es encontrado un bloque si este esta en memoria principal?	18
3.1.3	¿Que bloque debe ser reemplazado ante un miss de memoria virtual?	19
3.1.4	¿Que pasa ante una escritura?	19
3.2	Técnicas para una rapida traducción de direcciones	20
3.3	Cache direccionada fisicamente	21
3.4	Cache virtualmente indexada y fisicamente tagueada	22
4	Pipeline	24
4.1	Monociclo	24
4.1.1	Diseño de Instrucciones	24
4.1.2	Caminos de datos por tipo instrucción	25
4.2	Multiciclo	29
4.3	Camino de datos MIPS simplificado	29
4.4	Version Pipeline del Camino de datos MIPS	30
4.4.1	Pipeline control	32
4.4.2	Señales de control generadas y transportadas	33
4.4.3	Datapath completo con registros extendidos	34
4.5	Riesgos	35
4.5.1	Branch Target Buffer	35
5	Arquitectura paralelas	37
5.1	Taxonomia de arquitecturas paralelas	37
5.2	Arquitectura multihilo	39
5.3	Superar riesgos de datos con administración dinamica(Dynamic Scheduling)	40
5.3.1	Renombre de registros	40
5.3.2	MIPS usando Tomasulo	41
6	Un viaje de Arquitectura de conjunto de instrucciones (ISA)	43
6.1	E	43

1 Jerarquia de Memoria

La Jerarquia de Memoria, toma las ventajas del principio de localidad y el costo de performance de las memorias. El principio de localidad dice que los programas no acceden al todo el codigo o datos uniformemente.

Tipico nivel de Jerarquia:




Figure 5.1 The levels in a typical memory hierarchy in embedded, desktop, and server computers. As we move farther away from the CPU, the memory in the level below becomes slower and larger. Note that the time units change by factors of 10—from picoseconds to milliseconds—and that the size units change by factors of 1000—from bytes to terabytes. Figure 5.3 shows more parameters for desktops and small servers.

Como la memorias rapidas son caras, la Jerarquia de Memoria esta organizada en distitos niveles.

El objetivo es proveer un sistema de memoria con costos tan bajos como el nivel de memoria mas barato y velocidad casi tan tapidos como el nivel mas veloz.

1.1 Review Caches

A continuación algunos terminos utilizados:

Cache: Es el primer nivel de la Jerarquia.

1. Se utiliza cuando sea necesario un buffer para reusar items que ocurren comunmente.

Cache Hit: Cuando la CPU requiere un dato y lo cuenta como item en la cache.

Cache Miss: Cuando la CPU requiere un dato y NO lo cuenta como item en la cache.

1. El tiempo requerido depende de la latencia y el ancho de banda de la memoria.
2. Es manejado por el hardware.

Bloque: Una coleccion de datos con tamaño fijo que contiene la palabra requerida, es recuperada de memoria y situada en la cache.

Localidad temporal: Nos dice que podemos probablemente vamos a necesitar el mismo datos en un futuro cercano. Entonces es util dejarlo en la cache para utilizarlo rapidamente.

Localidad espacial: Nos dice que hay altas posibilidades de utilizar pronto otro dato del mismo bloque.

Paginas: Espacios de memoria separados en bloques de tamaño fijo.

1. Una pagina puede recibir tanto en memoria como en disco.
2. Cuando el CPU hace referencia a un item dentro de una pagina que no esta presente (not present) en la cache, or memoria principal, se produce un PAGE FAULT, y la pagina entera es movida del disco a memoria principal.
3. Como los page fault toman mucho tiempo, estos se manejan por software y la CPU no se detiene(STALLED)
4. La cache y la memoria principal tienen la misma relacion en memoria y en disco.

1.2 Perfomance de Cache

Para evaluar la perfomance de la cache expandiremos el uso de la ecuación de CPU Excecution Time.

Memory Stall Cycles: Número de ciclos que necesita esperar la CPU para acceder a la memoria.

$$CPUexe = (CPUclockcycles + MemoryStallcycles) * Clockcycletime. \quad (1)$$

Memory Stall cycles depende de la cantidad de misses y el costo por miss.

$$MemoryStallcycles = NumberofMisses * MissPenalty \quad (2)$$

$$MemoryStallcycles = IC * \frac{Misses}{Instruction} * MissPenalty \quad (3)$$

$$MemoryStallcycles = IC * \frac{MemoryAccess}{Instruction} * MissRate * MissPenalty \quad (4)$$

Donde IC es Instruction Count.

En la ultima formula los componentes se pueden medir facilmente. La cantidad de instrucciones (**IC**) se puede medir Para medir las referencias a memoria (**MemoryAccess**), cada instrucción requiere un acceso a memoria (Instruction Access) y dependiendo de la instrucción se cuentan los accesos a datos en memoria (Data Access).

Calculamos el **MissPenalty** como un promedio.

El componente **MissRate** es simplemente la fraccion entre los accesos a cache que resultaron en misses dividido el numero de accesos totales

El calculo de **MemoryStallCycle** puede definirse en terminos de número de accesos a memoria por instrucción, *miss penalty* para lectura y escritura, y el *miss rate* para lectura y escritura:

$$MemoryStallclockcycles = IC * Instr.delectura * MissRateLectura * MissPenaltyLectura + IC * Instr.deEscritura * MissRateEscritura * MissPenaltyEscritura$$


Para simplificar la formula, combinamos las lecturas y escrituras y buscamos un promedio para el miss rate y el miss penalty de escritura y lectura.

$$MemoryStallcycles = IC * \frac{MemoryAccess}{Instruction} * MissRate * MissPenalty \quad (5)$$

El miss rate es una de las medidas mas importantes de diseño de cache.

1.3 Categorías de organizacion de Cache

En la imagen de abajo se muestra las restricciones cuando se quiere situar un bloque en cache.



- Si cada bloque tiene solo un lugar donde situarse en la cache, se dice que la cache es *Direct Mapped*.
- Si cada bloque puede situarse en cualquier lugar de la cache, se dice que la cache es *Fully Associative*.
- Si cada bloque puede situarse solo en algunos lugares restringidos de la cache, se dice que la cache es *Set Associative*. Si hay N bloques en un conjunto se dice que la cache es *N-Way Set Associative*.




Figure 2. A direct-mapped cache. The access logic (hit, not miss logic) for a direct-mapped cache using bit selection to select the set (block frame) of the reference has three components. The first component, the data memory, holds all cached data and instructions. The second component, tag memory, holds the state bits and address tag associated with a cached block. The last component, the match logic, produces a single bit indicating whether the referenced block is present.





Figure 3. A set-associative cache. Cache access (hit) logic for an n -way set-associative cache of c blocks consists of n banks and the logic to combine bank results. Each bank can be thought of as a direct-mapped cache of c/n blocks and can be implemented using the logic in the dashed box of Figure 2.

1.4 ¿Como se ubica un bloque en la Cache?

La cache tiene un tag de direcciones (*address tag*) en cada bloque de frame que te da la direccion del bloque (*block address*). El tag de cada bloque de cache debe tener toda la informacion necesario para validar si este coincide con la direccion del bloque provisto por la CPU. Como regla todos los tags deben ser buscados en paralelo.



Para saber si el bloque de cache no tiene información valida se utiliza un bit de validez junto al tag para saber si o no contiene una dirección valida.

Exploremos la relación entra la dirección de la CPU (*CPU Adress*) y la cache. La direccion se divide entre *block address* y *block offset*. A su vez el el block address se puede dividir en *tag field* y *index field*. El block offset seleccionar el dato deseado dentro del bloque, el campo indice selecciona el conjunto, y el campo tag field es comparado con la porcion que corresponde de la dirección para buscar un hit.

El indice es usado para seleccionar el conjunto. Para el caso de una cache full asociativa, *no tiene indice*.

1.5 ¿Que bloque debe ser replazado ante un Cache Miss?

Cuando un ocurre un cache miss, el controlador de la cache debe seleccionar un bloque para ser replazado con el dato deseado. Para una cache *direct map* el hardware requerido para la decision se simplifica ya que no requiere elección. Con las caches *full associative* y *set associative* hay muchos bloques para elegir frente a un cache miss. Hay varias estrategias para seleccionar que bloque reemplazar:

- *Random* - El bloque candidato es seleccionado aleatoriamente
- *Least-recently used (LRU)* - Si el bloque recientemente usado es el mas probable para ser usado de nuevo, entonces un buen candidato para ser desechado es el bloque menos recientemente usado (*the least-recently used block*).
- *First in, first out(FIFO)* - Se remplaza por el bloque mas viejo. Es una aproximación a LRU ya que es complicado de implementar.
- *Distancia LRU(DRLU)* - Se define distancia de pila DLRU para una referencia dada como el número de referencias al bloques de memoria distintos que hubo desde la ultima referencia al bloque dado.
 - Conociendo la distancia de Pila LRU d para la instancia i de la referencia a un bloque de memoria b , tenemos la información de como ha resultado la localidad temporal para la instancia $i - 1$ de la referencia al bloque dado b . Bajo la hipotesis de comportamiento repetitivo se puede predecir en que momento el bloque de memoria b volvera a ser referenciado: Se espera que la instancia $i + 1$ de refencia al bloque b sea dentro de d referencias a bloques de memoria distintos.
 - Se asume que los bloques de memoria seran referenciado luego de d referencias a bloques de memoria distintos, luego ante un fallo el candidato a ser reemplazado sera el bloque de cache que le falten mas referencias a bloques de memoria distintos o sea el bloque de cache a ser referenciado mas lejos en el futuro.

1.6 ¿Que pasa ante una escritura?

Las lecturas dominan los accesos a cache del procesador. Todos los accesos son lecturas y muchas instrucciones no escriben en memoria. Haciendo que los casos comunes sean rapidos, estamos optimizando las caches para lecturas, especialmente cuando los procesadores tradicionales esperan para completar una lectura pero no necesitan esperar por escrituras.

Los bloques pueden ser leidos de la cache al mismo tiempo que es leido el *tag* y comparado. Entonces la parte solicitada del bloque es pasado al CPU inmediatamente. Si la lectura es un miss, no hay un beneficio en este paralelismo.

Esta optimización no se puede realizar con escrituras. No se puede modificar un bloque hasta que se haya validado el tag para ver si la direccion es un hit. El chequeo del tag no puede hacerse en paralelo, ya que las escrituras normalmente llevan mas tiempo que las lecturas. Otra complicación es que el procesador tambien especifica el tamaño del dato a escribir, usualmente entre 1 y 8 bytes; solo esa porción del bloque puede ser modificado. Al contrario que las lecturas, estas pueden acceder a mas bytes de los que son necesario.

Las politicas de escritura a menudo distinguen dos diseños de cache.

- *Write through* - La información es escrita en ambos bloques, en la cache y en el bloque de la memoria mas baja (*lower-level memory*).
- *Write back* - La información es escrita solo en el bloque de la cache. *El bloque de cache modificado es escrito en memoria solo cuando esta es remplazada.*

Para reducir la frecuencia de remplazo de bloques con politica write back, se utiliza una marca de limpieza (**dirty bit**). El estado de este bit indica si el bloque esta *dirty* (bloque modificado mientras estuvo en cache) o *clean* (no fue modificado). Si esta marca esta en clean, no es necesario escribir el bloque en memoria ante un miss, porque la información contenida en el cache es identica al bloque encontrado en los niveles mas bajos.

Tanto write back y write through tienen sus *ventajas*. Con write back las escrituras ocurren a la misma velocidad que la memoria cache, y si hay multiples escrituras dentro del bloque requerido, solo se requiere una escritura en el nivel mas bajo de memoria. Write back usa menos ancho de banda ya que no todas las escrituras van a memoria. Y tambien se ahorra energía al usar en menor medida el resto de la jerarquia de memoria y menos buses de memoria.

Write through es facil de implementar que write back. La cache siempre esta clean. Ademas tiene la ventaja de que el siguiente nivel de memoria mas bajo se tiene la copia del dato mas actualizado, lo cual se simplifica la coherencia de datos.

Dado que a veces el dato no es necesario en una escritura, hay dos opciones durante un *write miss*

- *Write allocate* - El bloque es alocado ante un write miss, seguido de un write hit por ensima. En este caso, *el write miss actua como un read miss.*
- *No-write allocate* - Ante un write miss, este no afecta la cache. El bloque es modificado solo en la memoria de nivel mas bajo.

Normalmente write back caches usa write allocate, suponiendo que el subsiguiente write al bloque sea capturado por la cache. Write through cache se usa con no-write allocate y la razón es que si hay subsecuentes writes al bloque, los writes van a ir a la memoria de mas bajo nivel, y no hay ganancia al tenerlos cache.

1.7 Anomalia de Belady

Dada una serie corta de referencias a memoria que ha sido definida utilizando una cache FIFO totalmente asociativa, la misma produce un mayor numero de desaciertos cuando el tamaño de cache dado es aumentado. Este fenómeno es conocido como la anomalia de Belady.

1.8 Un ejemplo: Alpha 21264 Data Cache

La cache contiene 64 Kbytes de datos y 64 bytes por bloque.




Figure 5.7 The organization of the data cache in the Alpha 21264 microprocessor. The 64 KB cache is two-way set associative with 64-byte blocks. The 9-bit index selects among 512 sets. The four steps of a read hit, shown as circled numbers in order of occurrence, label this organization. Three bits of the block offset join the index to supply the RAM address to select the proper 8 bytes. Thus, the cache holds two groups of 4096 64-bit words, with each group containing half of the 512 sets. Although not exercised in this example, the line from lower-level memory to the cache is used on a miss to load the cache. The size of address leaving the CPU is 44 bits because it is a physical address and not a virtual address. Figure 5.36 on page 466 explains how the Alpha maps from virtual to physical for a cache access.

1.9 Cache Performance

Para tener una medición en una jerarquía de memoria se usa el *average memory access time*:

$$\text{Average memory access time} = \text{Hit time} + \text{Miss rate} * \text{Miss Penalty} \quad (6)$$

1. Hit time: El tiempo que toma un hit en la cache.

La medida de *average memory access* es aún una medición indirecta de la performance.

Esta formula nos puede ayudar a decidir entre una cache dividida ó unificada.

El comportamiento de la cache puede tener un enorme impacto en la performances.

Aunque minimizar el *average memory access* es un objetivo razonable, el objetivo final es reducir el tiempo de ejecución de la CPU.

Resumen de formulas:

$$2^{\text{index}} = \frac{\text{Cache size}}{\text{Block size} \times \text{Set associativity}}$$

$$\text{CPU execution time} = (\text{CPU clock cycles} + \text{Memory stall cycles}) \times \text{Clock cycle time}$$

$$\text{Memory stall cycles} = \text{Number of misses} \times \text{Miss penalty}$$

$$\text{Memory stall cycles} = \text{IC} \times \frac{\text{Misses}}{\text{Instruction}} \times \text{Miss penalty}$$

$$\frac{\text{Misses}}{\text{Instruction}} = \text{Miss rate} \times \frac{\text{Memory accesses}}{\text{Instruction}}$$

$$\text{Average memory access time} = \text{Hit time} + \text{Miss rate} \times \text{Miss penalty}$$

$$\text{CPU execution time} = \text{IC} \times \left(\text{CPI}_{\text{execution}} + \frac{\text{Memory stall clock cycles}}{\text{Instruction}} \right) \times \text{Clock cycle time}$$

$$\text{CPU execution time} = \text{IC} \times \left(\text{CPI}_{\text{execution}} + \frac{\text{Misses}}{\text{Instruction}} \times \text{Miss penalty} \right) \times \text{Clock cycle time}$$

$$\text{CPU execution time} = \text{IC} \times \left(\text{CPI}_{\text{execution}} + \text{Miss rate} \times \frac{\text{Memory accesses}}{\text{Instruction}} \times \text{Miss penalty} \right) \times \text{Clock cycle time}$$

$$\frac{\text{Memory stall cycles}}{\text{Instruction}} = \frac{\text{Misses}}{\text{Instruction}} \times (\text{Total miss latency} - \text{Overlapped miss latency})$$

$$\text{Average memory access time} = \text{Hit time}_{L1} + \text{Miss rate}_{L1} \times (\text{Hit time}_{L2} + \text{Miss rate}_{L2} \times \text{Miss penalty}_{L2})$$

$$\frac{\text{Memory stall cycles}}{\text{Instruction}} = \frac{\text{Misses}_{L1}}{\text{Instruction}} \times \text{Hit time}_{L2} + \frac{\text{Misses}_{L2}}{\text{Instruction}} \times \text{Miss penalty}_{L2}$$

Figure 5.9 Summary of performance equations in this chapter. The first equation calculates the cache index size, and the rest help evaluate performance. The final two equations deal with multilevel caches, which are explained early in the next section. They are included here to help make the figure a useful reference.

2 Herramientas de modelado y analisis

2.1 Modelo 3C

Es un modelo que permite buscar las fuentes de fallos en una jerarquia de memoria y ver como los cambios en la jerarquia repercuten en la tasa de fallos. Este modelo clasifica los cache misses en tres tipos:

- *Fallos inevitables (Compulsory misses)* - Estos son los fallos de cache causados por el primer acceso a un bloque que nunca ha estado en la cache. Tambien se llaman fallos de arranque en frio (cold start misses). Es el miss rate de una cache LRU de tamaño infinito.
- *Fallos de capacidad (Capacity misses)* - Estos son fallos cuando la cache no puede alojar todos los bloques necesarios para la ejecución de un programa. Los fallos de capacidad ocurren porque los bloques reemplazados son accedidos mas tarde. Es el miss rate de una cache LRU full associative con el mismo tamaño que la cache bajo analisis *menos* el miss rate de una cache LRU full associative de tamaño infinito.
- *Fallos de conflicto (Conflict misses)* - Estos ocurren en cache asociativas o de mapeo directo, cuando multiples bloques compiten por una misma ubicación. Los fallos de conflictos son eliminados por una cache totalmente asociativa del mismo tamaño. Tambien se llaman fallos por colisión. Es el miss rate de la cache bajo estudio *menos* el miss rate de una cache LRU full associative del mismo tamaño.




Fig. 1. Representation by sets of the hits and misses in a cache memory.

Donde U es el conjunto de todas las referencias a memoria hechas por el programa, B es el conjunto de referencias a memoria que dieron miss en la cache bajo analisis, A es el conjunto de referencias que dieron miss en una cache full associative del mismo tamaño que la cache bajo analisis y usando una politica de reemplazo LRU y C es el conjunto que corresponde a las referencias a memoria en una cache de tamaño infinito.

$$Compulsory = \#C$$

$$Capacity = \#A - \#C$$

$$Conflict = \#B - \#A$$

Donde $\#C$, $\#A$ y $\#B$ es el numero de elementos en los conjuntos C , A y B respectivamente. Es sabido que en algunos casos es posible obtener valores negativos de miss rate de conflicto. Estos casos aparecen cuando una cache set associative tiene un miss rate mas chico que una cache full associative $\#A > \#B$.

El caracter estatico de este modelo no permite la clasificación individuales de los misses de memoria.

2.2 Modelo D3C: Deterministic 3C model

Se presenta una nueva definición para los tipos de misses. Para la correspondiente definición operacional se utiliza un politica de reemplazo LRU basado en distancias.


- *Fallos inevitables (Compulsory misses)* - Un miss compulsivo es una referencia a memoria que da misses en la cache bajo analisis y tambien da misses en una cache LRU full associative de tamaño infinito.
- *Fallos de capacidad (Capacity misses)* - Un miss de capacidad es una referencia a memoria que no da misses compulsivos en la cache bajos analisis y que tambien produce misses en una cache LRU full associative del mismo tamaño.
- *Fallos de conflicto (Conflict misses)* - El resto de los misses no compulsivos son definidos como misses de conflicto.

$$Compulsory = C$$

$$Capacity = (A \cap B) - C$$

$$Conflict = B - A$$

Las operaciones son realizadas mediante conjuntos y por lo tanto los misses son clasificados de forma individual.



2.3 Reducción de tasa de misses

- Cache mas grandes y asociativas. Las organizaciones de correspondencia directa sufren trashing. *El esquema asocitivo por conjunto los reduce o elimina.*
- Bloques mas grandes.
- Reducción de ciclos de stall via paralelismo. Utilizando caches no bloqueantes, hardware de prefetching, software de prefetching.
- Optimizaciones del software
 1. Lectura adelantada(prefetching): Especula los accesos futuros a datos e instrucciones. Desenrollar el bloque para no ejecutar el prefetching en todas las iteraciones.
 2. Reemplazo de elementos de arreglos: Reemplazar el elemento de un arreglo por una variable temporal, para que pueda mantenerse en un registro.
 3. Intercambio de bucles: Según el lenguaje, un arreglo multidimensional podria almacenarse en memoria ordenado por filas o columnas.
 4. Operación el bloques: En una multiplicación de matrices hay una elevada cantidad de deshaciertos. La solución es operar en bloques mas peques para que puedan ser mantenidos en cache.
 5. Rellenado de registros(padding): Se cambia la forma en que los arreglos son almacenados en memoria para que puedan ubicarse en filas distintas de la cache. Reduce los accesos conflictivos. Disminuye el trashing y por ende la cantidad de deshaciertos.

2.4 Reducción de tiempo de hit

- Caches mas pequeñas y mas simples
- Evitar traducción de páginas
- Cache pipeline
- Trace cache
- Mejorar el ancho de banda de la memoria principal
 1. One-word-wide memory organization
 2. Wide memory organization
 3. Interleaved memory organization: intercalando
 4. Tecnologia DRAM: Dinamic Random Access Memory
 - (a) DRAM Convencional
 - (b) Fast Page Mode DRAM (FPM DRAM)
 - (c) Extended Data Out DRAM (EDO RAM)
 - (d) Synchronous DRAM (SDRAM)
 5. Evolución DRAM sincronica

3 Memoria Virtual

En una computadora para un instante de tiempo pueden ejecutarse multiples procesos, cada uno con su propio espacio de memoria. Muchos procesos usan solo una pequeña parte de su espacio de direcciones. La memoria virtual, divide la memoria fisica en bloques y los aloca para diferentes procesos. Intrincadamente se puede intepretar como un esquema de proteccion para que un proceso este restringido solo a sus bloques alocados. Tambien reduce el tiempo de arranque de los programas, desde que no se necesita que todo el código y datos esten en la memoria fisica.

La memoria virtual maneja de manera automatica los dos niveles de jeraquia de memoria representados por la memoria principal y los dispositivos de almacenamiento secundarios.




Figure 5.31 The logical program in its contiguous virtual address space is shown on the left. It consists of four pages A, B, C, and D. The actual location of three of the blocks is in physical main memory and the other is located on the disk.

La memoria virtual implementa la traducción del espacio de direcciones de un programa a direcciones físicas. Este proceso de traducción protege el espacio de direcciones de un programa para que no sea accedido por otro. Además permite que un simple programa de usuario exceda el tamaño de la memoria principal.

Además de proveer protección para la memoria compartida y el manejo automático de la jerarquía de memoria, también simplifica la carga de programas para su ejecución. Llamamos *relocación* al mecanismo que permite que el mismo programa se ejecute en cualquier locación de la memoria física.

Varias ideas extraídas de la jerarquía de memorias con caches se pueden aplicar análogamente a memorias virtuales, aunque los términos sean diferentes. Las páginas (*pages*) o segmentos (*segment*) serían los bloques, y los *page fault* o *address fault* actuarían como un miss. Con memoria virtual, la CPU produce *direcciones virtuales*, las cuales son traducidas mediante una combinación de hardware y software a *direcciones físicas*. Este proceso se llama *memory mapping* o *address translation*.

Hay más diferencias entre caches y la memoria virtual:

1. El reemplazo ante un cache miss es controlado principalmente por hardware, mientras que la memoria virtual el reemplazo es controlado principalmente mediante el sistema operativo.




FIGURE 7.20 Mapping from a virtual to a physical address. The page size is $2^{12} = 4$ KB. The number of physical pages allowed in memory is 2^{18} , since the physical page number has 18 bits in it. Thus, main memory can have at most 1 GB, while the virtual address space is 4 GB.

2. El tamaño de direcciones del procesador determina el tamaño de la memoria virtual, pero el tamaño de la cache es independiente del tamaño de direcciones del procesador.

Parameter	First-level cache	Virtual memory
Block (page) size	16–128 bytes	4096–65,536 bytes
Hit time	1–3 clock cycles	50–150 clock cycles
Miss penalty	8–150 clock cycles	1,000,000–10,000,000 clock cycles
(access time)	(6–130 clock cycles)	(800,000–8,000,000 clock cycles)
(transfer time)	(2–20 clock cycles)	(200,000–2,000,000 clock cycles)
Miss rate	0.1–10%	0.00001–0.001%
Address mapping	25–45 bit physical address to 14–20 bit cache address	32–64 bit virtual address to 25–45 bit physical address

Figure 5.32 Typical ranges of parameters for caches and virtual memory. Virtual memory parameters represent increases of 10–1,000,000 times over cache parameters. Normally first-level caches contain at most 1 MB of data, while physical memory contains 32 MB to 1 TB.

Existen dos categorías de memoria virtual. Bloques de tamaño fijo llamados *paginas* ó *pages* y Bloques de tamaños variable llamados *segmentos* o *segment*




Figure 5.33 Example of how paging and segmentation divide a program.

	Page	Segment
Words per address	One	Two (segment and offset)
Programmer visible?	Invisible to application programmer	May be visible to application programmer
Replacing a block	Trivial (all blocks are the same size)	Hard (must find contiguous, variable-size, unused portion of main memory)
Memory use inefficiency	Internal fragmentation (unused portion of page)	External fragmentation (unused pieces of main memory)
Efficient disk traffic	Yes (adjust page size to balance access time and transfer time)	Not always (small segments may transfer just a few bytes)

Figure 5.34 Paging versus segmentation. Both can waste memory, depending on the block size and how well the segments fit together in main memory. Programming languages with unrestricted pointers require both the segment and the address to be passed. A hybrid approach, called *paged segments*, shoots for the best of both worlds: Segments are composed of pages, so replacing a block is easy, yet a segment may be treated as a logical unit.

3.1 Cuatro preguntas sobre Jerarquía de Memoria

3.1.1 ¿Donde puede ubicarse los bloques en la memoria principal?

El sistema operativo permite que los bloques puedan ser situados en cualquier lugar en la memoria principal.

3.1.2 ¿Como es encontrado un bloque si este esta en memoria principal?

En ambos casos, paginado o segmentacion, se confía en la estructura de datos que esta indexada por la *page number* o *segment number*. Esta estructura de datos contiene la *dirección física del bloque*. En segmentacion, el offset es adicionado a la dirección física del segmento para obtener la dirección física final. En el caso del paginado, el offset es concatenado a la dirección de la pagina física (*physical page address* o *physical page number - PPN*).




Figure 5.35 The mapping of a virtual address to a physical address via a page table.

La estructura de datos contiene el *physical page address* que se obtiene de la *page table*. Indexada por la *virtual page number* o *VPN* el tamaño de la tabla es el numero de paginas en el espacio de memoria virtual.

Para reducir el tiempo de traducción, las computadores utilizan un cache dedicada para la traducción de direcciones, llamada *translation lookaside buffer* o *TLB*.

3.1.3 ¿Que bloque debe ser reemplazado ante un miss de memoria virtual?

Casi todos los sistemas operativos tratan de reemplazar el bloque menos recientemente usado (LRU). Para estimar el LRU muchos procesadores proveen un *bit de uso* o *bit de referencia*, el cual se setea logicamente cuando una pagina es accedida. El sistema operativo limpia de forma periodica el bit de uso que luego son escritos mas tarde, y entonces con esto se pueden determinar cuales paginas fueron accedidas durante un periodo de tiempo particular. De esta forma, el sistema operativo puede seleccionar una pagina de entre los menos recientemente usados(LRU).

3.1.4 ¿Que pasa ante una escritura?

La estrategia de escritura es simple Write Back. La memoria virtual incluye un *dirty bit*. Este bit permite que los bloques sean escritos a disco solo si estos tuvieron cambios desde que fueron leidos desde disco.

3.2 Técnicas para una rapida traducción de direcciones

Las tablas de paginas usualmente son tan largas que son guardadas en memoria principal y hasta incluso son paginas por ellas mismas. Pagar significa que cada acceso a memoria se hace dos veces, con un acceso a memoria se obtiene la dirección física y con un segundo acceso se obtiene el dato.

Solución, recordar la ultima traducción y de esta forma evitar el proceso de traducción si la dirección que se quiere referencias es la misma pagina que se accedio como la última.

Si se mantiene al direccion traducida en una cache especial, un acceso a memoria rara vez requerira un segundo acceso a memoria para traducir el dato. Esta cache especial es la *TLB* o *translation lookaside buffer*.

Una entrada en la TLB es muy parecida a una entrada de cache. El Tag es una porcion de la memoria virtual y la porcion de data que mantiene es la *physical page number*, *protection field*, *valid bit*, y tambien un *use bit* y *dirty bit*.

Notar que *bit de dirty* corresponde a que la pagina esta sucia o dirty, no coorresponde a la traducción en entrada en la TLB.





Figure 5.36 Operation of the Alpha 21264 data TLB during address translation. The four steps of a TLB hit are shown as circled numbers. The address space number (ASN) is used like a PID for virtual caches, in that the TLB is not flushed on a context switch, but only when ASNs are recycled. The next fields of an entry are protection permissions (Prot) and the valid bit (V). Note that there is no specific reference, use bit, or dirty bit. Hence, a page replacement algorithm such as LRU must rely on disabling reads and writes occasionally to record reads and writes to pages to measure usage and whether or not pages are dirty. The advantage of these omissions is that the TLB need not be written during normal memory accesses nor during a TLB miss. Alpha 21264 has an option of either 44-bit or 41-bit physical addresses. This TLB has 128 entries.

Para reducir los TLB Misses debido al *context switch* cada entrada tiene 8 bits para el *address space number* o *ASN*. Si el context switching retorna al proceso con el mismo ASN, este aun puede machear con la TLB. Asi el proceso ASN y la page table entry deberían tambien machear con un tag valido.

No es necesario incluir los 13 bit del page offset. El page offset luego es combinado con el *physical page frame* para formar la dirección física entera.

3.3 Cache direccionada fisicamente

La cache esta fisicamente indexada y fisicamente tagueada. Todas las direcciones de memoria deben ser traducidas a direcciones fisica antes de acceder a la cache. Se asume un tamaño de pagina de 4 KB, pero en realidad es de 16 KB.



3.4 Cache virtualmente indexada y físicamente tagueada

Ejemplo de traducción una dirección virtual de 64 bits a una dirección física de 41 bits con dos niveles de cache. Mientras que la TLB es full asociativa, la cache es de mapeo directo. Para implementar un TLB full asociativa, se requiere que todos los TLB Tag sea comprado con el *virtual page number* dado que puede estar en cualquier lugar de la TLB. Si el bit de validez de la entrada que macheo, el acceso a la TLB es un hit y los bit de la PPN (*physical page number*) junto con los bits del *page offset* forman el índice para acceder a la cache.




Figure 5.37 The overall picture of a hypothetical memory hierarchy going from virtual address to L2 cache access. The page size is 8 KB. The TLB is direct mapped with 256 entries. The L1 cache is a direct-mapped 8 KB, and the L2 cache is a direct-mapped 4 MB. Both use 64-byte blocks. The virtual address is 64 bits and the physical address is 41 bits. The primary difference between this simple figure and a real cache, as in Figure 5.43, is replication of pieces of this figure.

La cache L1 está virtualmente indexada y físicamente tagueada desde que ambos tamaños de cache y tamaño de páginas son de 8 KB. La cache L2 es de 4 MB. Ambas caches usan bloques de 64 bytes (512 bits).

La dirección virtual se divide lógicamente entre una *Virtual Page Number* y *Page Offset*. El primero es enviado a la TLB para ser traducida en una *dirección física* y la segunda parte es enviada a la cache L1 para ser utilizada como un índice. Si la TLB machea con un hit, la *physical page number* es enviada a la cache L1 para comparar si coincide con el *L1 cache tag*. Si coincide, se produce un hit en la cache L1. El *block offset* es enviado para seleccionar la palabra (*word*) en la CPU.

Si el resultado de chequear el tag en cache L1 es un miss, la dirección física es usada en la cache

L2. La parte el medio de la dirección física se utiliza como índice y la parte superior es comparado con tag de cache L2 seleccionado con el índice. Si coincide con el tag, entonces se produce un L2 cache hit, y el L2 data es enviado a la CPU, que junto con el offset se selecciona la palabra deseada. Ante un cache miss en L2, la dirección física es utilizada para obtener el bloque de memoria.

4 Pipeline

4.1 Monociclo

4.1.1 Diseño de Instrucciones

Field	0	rs	rt	rd	shamt	funct
Bit positions	31:26	25:21	20:16	15:11	10:6	5:0

a. R-type instruction

Field	35 or 43	rs	rt	address
Bit positions	31:26	25:21	20:16	15:0

b. Load or store instruction

Field	4	rs	rt	address
Bit positions	31:26	25:21	20:16	15:0

c. Branch instruction

FIGURE 5.14 The three instruction classes (R-type, load and store, and branch) use two different instruction formats. The jump instructions use another format, which we will discuss shortly. (a) Instruction format for R-format instructions, which all have an opcode of 0. These instructions have three register operands: rs, rt, and rd. Fields rs and rt are sources, and rd is the destination. The ALU function is in the funct field and is decoded by the ALU control design in the previous section. The R-type instructions that we implement are add, sub, and, or, and slt. The shamt field is used only for shifts; we will ignore it in this chapter. (b) Instruction format for load (opcode = 35_{ten}) and store (opcode = 43_{ten}) instructions. The register rs is the base register that is added to the 16-bit address field to form the memory address. For loads, rt is the destination register for the loaded value. For stores, rt is the source register whose value should be stored into memory. (c) Instruction format for branch equal (opcode = 4). The registers rs and rt are the source registers that are compared for equality. The 16-bit address field is sign-extended, shifted, and added to the PC to compute the branch target address.

Field	000010	address
Bit positions	31:26	25:0

FIGURE 5.23 Instruction format for the jump instruction (opcode = 2). The destination address for a jump instruction is formed by concatenating the upper 4 bits of the current PC + 4 to the 26-bit address field in the jump instruction and adding 00 as the 2 low-order bits.

4.1.2 Caminos de datos por tipo instrucción




FIGURE 5.19 The datapath in operation for an R-type instruction such as `add $t1, $t2, $t3`. The control lines, datapath units, and connections that are active are highlighted.




FIGURE 5.20 The datapath in operation for a load instruction. The control lines, datapath units, and connections that are active are highlighted. A store instruction would operate very similarly. The main difference would be that the memory control would indicate a write rather than a read, the second register value read would be used for the data to store, and the operation of writing the data memory value to the register file would not occur.




FIGURE 5.21 The datapath in operation for a branch equal instruction. The control lines, datapath units, and connections that are active are highlighted. After using the register file and ALU to perform the compare, the Zero output is used to select the next program counter from between the two candidates.





FIGURE 5.24 The simple control and datapath are extended to handle the jump instruction. An additional multiplexor (at the upper right) is used to choose between the jump target and either the branch target or the sequential instruction following this one. This multiplexor is controlled by the jump control signal. The jump target address is obtained by shifting the lower 26 bits of the jump instruction left 2 bits, effectively adding 00 as the low-order bits, and then concatenating the upper 4 bits of PC + 4 as the high-order bits, thus yielding a 32-bit address.

4.2 Multiciclo



4.3 Camino de datos MIPS simplificado

Cada instrucción se divide en 5 etapas, lo que significa un pipeline de 5 etapas.

1. IF: Búsqueda de instrucción.
2. ID: Decodificación y lectura de registros.
3. EX: Ejecución ó Calculo de salto.
4. MEM: Acceso a memoria.
5. WR: Escritura en registro.




FIGURE 6.9 The single-cycle datapath from Chapter 5 (similar to Figure 5.17 on page 307). Each step of the instruction can be mapped onto the datapath from left to right. The only exceptions are the update of the PC and the write-back step, shown in color, which sends either the ALU result or the data from memory to the left to be written into the register file. (Normally we use color lines for control, but these are data lines.)

4.4 Version Pipeline del Camino de datos MIPS




FIGURE 6.11 The pipelined version of the datapath in Figure 6.9. The pipeline registers, in color, separate each pipeline stage. They are labeled by the stages that they separate; for example, the first is labeled *IF/ID* because it separates the instruction fetch and instruction decode stages. The registers must be wide enough to store all the data corresponding to the lines that go through them. For example, the *IF/ID* register must be 64 bits wide because it must hold both the 32-bit instruction fetched from memory and the incremented 32-bit PC address. We will expand these registers over the course of this chapter, but for now the other three pipeline registers contain 128, 97, and 64 bits, respectively.

- Camino de una instrucción load

1. IF: La instrucción es leída de memoria utilizando el PC y lo guarda en registro del pipeline IF/ID. Se incrementa la dirección del PC de 4 y también se guarda en el registro IF/ID.
 2. ID: Del registro IF/ID se toman los 16 bits immediate para aplicar la extensión de signo, y los números de registros para leer los datos de los registros. Estos tres valores son guardados en el registro ID/EX junto con el $PC + 4$.
 3. MEM: Se lee el dato de memoria utilizando la dirección calculada en el registro EX/MEM, y se carga en el registro MEM/WB del pipeline.
 4. WB: Se lee el dato cargado de MEM/WB y se escribe en el *register file*.
- Camino de una instrucción **store**
 1. IF: La instrucción es leída de memoria utilizando el PC y lo guarda en registro del pipeline IF/ID. Se incrementa la dirección del PC de 4 y también se guarda en el registro IF/ID.
 2. ID: Del registro IF/ID se toman los 16 bits immediate para aplicar la extensión de signo, y los números de registros para leer los datos de los registros. Estos tres valores son guardados en el registro ID/EX junto con el $PC + 4$.
 3. EX: Utilizando la ALU, se suman el contenido del registro 1 y el valor del immediate con signo extendido. La suma se guarda en el registro EX/MEM.
 4. MEM: Notar que el registro que contiene el dato a guardar se recuperó en etapas previas y se guardó en ID/EX. Se debe pasar este dato al registro EX/MEM en la etapa EX, como se hizo con la dirección de memoria destino que está en el EX/MEM.
 5. WB: No hace nada y no hay forma de acelerar el paso aquí porque la siguiente instrucción ya está en progreso.
 - Cada unidad funcional solo puede usarse una vez en cada etapa simple del pipeline. De otra forma, habrían *riesgos estructurales*.
 - Se necesita preservar el registro destino en la instrucción *load*. Análogamente a la instrucción *store*, el número de registro destino debe pasar desde ID/EX, pasando por EX/MEM al registro del pipeline MEM/WB para ser usado en la etapa WB.





FIGURE 6.17 The corrected pipelined datapath to properly handle the load instruction. The write register number now comes from the MEM/WB pipeline register along with the data. The register number is passed from the ID pipe stage until it reaches the MEM/WB pipeline register, adding 5 more bits to the last three pipeline registers. This new path is shown in color.

4.4.1 Pipeline control

Se puede dividir las líneas de control en 5 etapas.

1. IF: Las líneas de control para leer la instrucción de memoria y para escribir el PC siempre están activas(asserted).
2. ID: No hay líneas de control opcionales para setear.
3. EX: Las señales para setear son RegDst, ALUOp, y ALUSrc. La señal para seleccionar el *Result register*, el *ALU operation* y ambos *Read Data 2* ó *sign extended immediate* para la ALU.
4. MEM: Las líneas de control para setear son Branch, MemRead, y MemWrite. Estas señales son seteadas por las instrucciones *branch equal*, *load* y *store*. Emite la señal PCSrc seleccionando la siguiente dirección secuencial a menos que la línea de control Branch se active y el ALU result sea zero.
5. WB: Las dos líneas de control son MemtoReg, el cual decide entre enviar el resultado de la ALU o el resultado de la memoria al *register file*, y la señal RegWrite el cual escribe el valor elegido.



4.4.2 Señales de control generadas y transportadas

Se extiende los registros del pipeline para incluir información de control:




FIGURE 6.26 The control lines for the final three stages. Note that four of the nine control lines are used in the EX phase, with the remaining five control lines passed on to the EX/MEM pipeline register extended to hold the control lines; three are used during the MEM stage, and the last two are passed to MEM/WB for use in the WB stage.

4.4.3 Datapath completo con registros extendidos




Figure 2.22 A branch-target buffer. The PC of the instruction being fetched is matched against a set of instruction addresses stored in the first column; these represent the addresses of known branches. If the PC matches one of these entries, then the instruction being fetched is a taken branch, and the second field, predicted PC, contains the prediction for the next PC after the branch. Fetching begins immediately at that address. The third field, which is optional, may be used for extra prediction state bits.

Podemos ver que no existe ningun delay si se encuentra una entrada que coincida con el BTB y la predicci3n es correcta. De otro modo, habria una penalidad de 2 ciclos.




Figure 2.23 The steps involved in handling an instruction with a branch-target buffer.

5 Arquitectura paralelas

5.1 Taxonomía de arquitecturas paralelas

Un modelo simple para categorizar todas las computadoras.

1. Single instruction stream, single data stream (SISD) - Un único procesador.
2. Single instruction stream, multiple data stream (SIMD) - La misma instrucción es ejecutada por múltiples procesadores usando diferentes flujos de datos. Las computadoras SIMD explotan el paralelismo a nivel de datos (*data-level-parallelism*) aplicando las mismas operaciones en múltiples ítems de datos en paralelo. Cada procesador tiene su propia memoria de datos, hay una única memoria de instrucciones y control de procesador, el cual recupera y envía las instrucciones.

Las instrucciones multimedia son una forma de paralelismo SIMD. Las arquitecturas vectoriales son de clase SIMD.

3. Multiple instruction stream, Simple data stream (MISD) - No se comercializan estos procesadores hasta la fecha.
4. Multiple instruction stream, multiple data stream (MIMD) - Cada procesador recupera sus propias instrucciones y opera con sus propios datos. Los computadores explotan el paralelismo a nivel de hilos (*thread-level parallelism*).

Existen dos clases de multiprocesadores MIMD, que dependiendo del número de procesadores involucrados, que se diseñan la organización de memoria y la estrategia de interconexión.

1. Memoria compartida (Centralized shared-memory architecture). Fuertemente acoplado.




Figure 4.1 Basic structure of a centralized shared-memory multiprocessor. Multiple processor-cache subsystems share the same physical memory, typically connected by one or more buses or a switch. The key architectural property is the uniform access time to all of memory from all the processors.

2. Memoria distribuida (Distributed memory architecture). Debilmente acoplado.




FIGURE 9.4.1 The organization of a network-connected multiprocessor. Note that, in contrast to Figure 9.3.1 on page 9-12, the multiprocessor connection is no longer between memory and the processor.

5.2 Arquitectura multihilo

Multithreading permite que multiples hilos compartan las unidades funcionales de un procesador simple de forma solapada. Para que puedan compartirse, el procesador debe duplicar el estado de cada hilo. Por ejemplo, una copia separada del register file, un PC separado, y una tabla de paginas separada para cada hilo. La memoria puede ser compartida mediante el mecanismo de la memoria virtual, el cual ya soporta multiprogramación. Además, el hardware debe poder tener la habilidad de poder cambiar a un hilo diferente relativamente rapido. Un thread switch debe ser mas rapido que un context switch de un procesador.

Hay dos aproximaciones de multihilos, *Fine-grained Multithreading(FMT)* cambia entre hilos en cada instrucción, intercalando así la ejecución de multiples hilos. Para intercarlar hilos se utiliza round-robin, saltando los hilos que esten en stall. Para que sea practico, el CPU debe poder cambiar de hilo en cada ciclo de reloj. Una **ventaja** es que se puede ocultar la perdida throughput de tanto stall largos como cortos, ejecutando instrucciones de otro hilo mientras un hilo este en stall. La principal **desventaja** es que se demora la ejecución de hilos individuales, debido a que si un hilo que no esta en stall, debe esperar a que se terminen de ejecutar intrucciones de otros hilos.

Coarse-grained Multithreading(CMT) Solo cambia de hilo cuando un stall es muy costoso. Esta limitado su capacidad de obtener bajo throughput, especialmente en stall cortos.

Simultaneous multithreading (SMT)

5.3 Superar riesgos de datos con administración dinamica(Dynamic Scheduling)

En la administración dinamica, el hardware reordena la ejecución de instrucciones para reducir el stall mientras se mantiene el flujo de datos y el comportamiento de las excepciones. La administración dinamica ofrece las siguientes ventajas:

1. Maneja dependencias que no pueden ser conocidas en tiempo de compilación y simplifica la compilación.
2. Permite al procesador tolerar demoras que son impredecibles como los cache misses.
3. Permite que código que fue compilado pensando para un pipeline pueda ejecutarse en diferentes pipelines.

Con un pipeline que utiliza **out-of-order execution** queremos que una instrucción sea ejecuta tan pronto este disponible los datos de los operando.

5.3.1 Renombre de registros

Los riesgos WAW y WAR, son eliminados mediante el renombre de registros. El **renombre de registros** elimina estos riesgos renombrando todos los registros destinos, incluyendo aquellos con escrituras o lecturas pendientes en instrucciones previas, por eso las escrituras out-of-order no afecta ningun instrucción que dependa de un valor previo de un operando.

Register Renaming Example

- names: **r1,r2,r3**, locations: **11,12,13,14,15,16,17**
- original mapping: **r1→11, r2→12, r3→13** (14-17 “free”)

raw instructions	map table			free locations	renamed instructions
	r1	r2	r3		
	11	12	13	14,15,16,17	
add r1 ,r2,r3	14	12	13	15,16,17	add 14,12,13
sub r3 ,r2,r1	14	12	15	16,17	sub 15,12,14
mul r1 ,r2,r3	16	12	15	17	mul 16,12,15
div r2 ,r1,r3	16	17	15		div 17,16,15

- renaming removes **WAW/WAR**, leaves **RAW** intact!!
 - Tomasulo's algorithm (next) implements this concept “in principle”

5.3.2 MIPS usando Tomasulo

Es una organización particular del camino de datos de un superescalar. Realiza un seguimiento de las dependencias entre instrucciones para minimizar los riesgos RAW permitiendo ejecutar instrucciones tan pronto estén disponibles sus operandos. Además introduce renombramiento de registros para eliminar los riesgos WAR y WAW. Los riesgos RAW se evitan ejecutando una instrucción solo cuando los operandos estén disponibles.

Etapas:

1. Etapa IF: Busca y guarda en la cola de instrucciones.
2. Etapa ID: Instruction Decode separada en dos etapas.
 - (a) issue: Decodificación y chequeo de riesgos estructuras: Obtiene la instrucción. Si hay ER(Estación de reserva) despacha instrucción. Los operandos son: el valor del registro o bien el tag de la ER que lo produce. Así, se renombran los registros evitando WAR y WAW.
 - (b) Read operands: Espera has que no haya riesgos de datos, luego lee los operando.
3. Etapa EX:
 - (a) Las intrucciones pueden tomar distintos ciclos de acuerdo a las unidades funcionales.
 - (b) Múltiples instrucciones en ejecución a la vez, ejecutándose fuera de orden.
4. Etapa Write Result:




Figure 2.9 The basic structure of a MIPS floating-point unit using Tomasulo's algorithm. Instructions are sent from the instruction unit into the instruction queue from which they are issued in FIFO order. The reservation stations include the operation and the actual operands, as well as information used for detecting and resolving hazards. Load buffers have three functions: hold the components of the effective address until it is computed, track outstanding loads that are waiting on the memory, and hold the results of completed loads that are waiting for the CDB. Similarly, store buffers have three functions: hold the components of the effective address until it is computed, hold the destination memory addresses of outstanding stores that are waiting for the data value to store, and hold the address and value to store until the memory unit is available. All results from either the FP units or the load unit are put on the CDB, which goes to the FP register file as well as to the reservation stations and store buffers. The FP adders implement addition and subtraction, and the FP multipliers do multiplication and division.

Especificación de arquitectura de tomasulo

- Campos de cada estación de reserva
 - Op: Operación
 - Q_j, Q_k : Etiqueta de los operandos j y k . Si esta vacío el operando esta disponible.
 - V_j, V_k : Valores de los operando.
 - Busy: Indica que la estación de reserva esta en uso(Ocupado).

- Buffer de Load
 - Dirección: Para el acceso a memoria.
 - Busy: Indica si el bufer esta ocupado.
- Buffer de Store
 - Dirección: Para el acceso a memoria.
 - Busy: Indica si el bufer esta ocupado.
- File Register de FP. Tendra la estructura:
 - Q_i : Numero de la estacion de RS cuya operacion producira el valor a almacenar en el registro. Si el valor de Q_i es blanco (ó 0), no hay una instrucción activa que este computando el resultado destino para este registro, lo que significa que el valor es simplemente el contenido del registro.

Scoreboarding es otra técnica que permite que las instrucciones se ejecuten fuera de orden cuando hayan suficientes recursos y no haya dependencia de datos.

6 Un viaje de Arquitectura de conjunto de instrucciones (ISA)

6.1 E

s un producto de diferentes grupos que se involucraron en la arquitectura durante 20 años.

1. 1985 - El 80386 extiende la arquitectura de 80286 a 32 bits. Ademas de agregar una arquitectura de 32 bits con registros de 32bits y un espacio de direcciones de 32 bits, agrega nuevos modos de direccionamiento y operaciones adicionales.