

Morphe

Plataforma de Processamento Digital de Sinais em FPGA
Manual do sistema: funcionamento e estrutura

Estrutura para aprovação — rascunho

Antonio Nicassio Santos Lima
Estágio no LabPS/UEFS — supervisão: Prof. Armando S. Sanca

23 de setembro de 2026

Resumo

Conteúdo previsto. *Uma página: o que é o Morphe (operações de PDS executadas na FPGA de uma DE1-SoC e comparadas com a referência em software), a quem o manual se destina (professor, monitor e aluno que vai estender o sistema), o que foi herdado do TCC de Carlos Valadão e o que o estágio acrescentou. Os números que resumem a plataforma: cinco operações em hardware, sinais de qualquer tamanho por blocos, até ~ 92 dB de SNR na FFT, seis clientes simultâneos por placa sem perda de resposta.*

Sumário

1	Introdução	3
2	Arquitetura em três camadas	4
3	O hardware	6
3.1	A placa DE1-SoC	6
3.2	Pontes e mapa de memória	6
3.3	Os aceleradores	7
3.4	Periféricos ainda não usados: ADC e codec	7
4	O servidor na placa	9
5	O protocolo Morphe-TCP	10
6	Representação numérica	11
7	O aplicativo cliente	12
7.1	Janelas e módulos	12
7.2	Sinais maiores que o hardware: processamento em blocos	12
8	Várias placas, vários alunos	14
9	Preparação e operação do laboratório	15
10	Desenvolvimento e verificação	16
11	Limitações e trabalho futuro	17
A	Estrutura do repositório	18
B	Referência rápida	19

Lista de Figuras

1.1	Visão geral: os computadores do laboratório falam com as placas pela rede (TCP, porta 5000); a estação programa a FPGA pelo USB-Blaster e sobe o servidor por SSH.	3
2.1	As três camadas e os módulos de cada uma.	4
2.2	O caminho de uma operação, do clique na janela ao gráfico.	5
3.1	Mapa de memória visto pelo servidor: memórias de dados atrás da ponte HPS→FPGA e registradores de controle atrás da ponte leve.	6
3.2	O que há dentro da FPGA: quatro aceleradores, cada um com as suas memórias e os seus registradores de controle.	7
3.3	O bloco IIR: cascata de seções de segunda ordem (acima) e a seção em forma direta I (abaixo). Um só multiplicador-acumulador atende todas as seções, dois ciclos por seção.	8
3.4	O ADC da placa: o que existe (linha cheia) e o que falta para capturar sinais a uma taxa fixa (tracejado).	8
5.1	Os cabeçalhos de requisição e de resposta, em bytes.	10
6.1	Os dois formatos de ponto fixo, bit a bit.	11
7.1	<i>Overlap-add</i> : cada bloco de L amostras é convoluído na placa; as caudas de $M - 1$ amostras se somam.	12
7.2	FFT de $N = M \cdot 1024$ pontos pelo algoritmo de quatro passos: M FFTs de 1024 na placa, fatores de giro e DFTs de M pontos no PC.	13
7.3	IIR por blocos: cada bloco começa algumas amostras antes (<i>aquecimento</i>) e essa parte da saída é descartada.	13
8.1	Escolha da placa: o cliente sonda todas em paralelo e fica com a que responder primeiro. Uma placa ocupada só responde ao fim da operação em curso.	14
9.1	O que o <code>morphe-up.sh</code> faz, em ordem.	15

Capítulo 1

Introdução

Conteúdo previsto. O problema que o Morphe resolve no ensino de PDS: ver a mesma operação feita em ponto flutuante no computador e em ponto fixo no hardware, e medir a diferença. A visão geral da Figura 1.1, que é a figura de referência do manual inteiro. Como o manual está organizado e como ler: quem só vai usar lê os capítulos 7 e 9; quem vai mexer no hardware lê tudo. Convenções tipográficas. Histórico curto: TCC original, o que foi corrigido (remete a docs/RESSALVAS.md), o que o estágio acrescentou.




Figura 1.1: Visão geral: os computadores do laboratório falam com as placas pela rede (TCP, porta 5000); a estação programa a FPGA pelo USB-Blaster e sobe o servidor por SSH.

Capítulo 2

Arquitetura em três camadas

Conteúdo previsto. As três camadas (cliente em Python no PC, servidor em C no processador ARM da placa, aceleradores em Verilog na FPGA) e a responsabilidade de cada uma: quem codifica em ponto fixo, quem copia para a memória, quem calcula. A regra de que o cliente é o único lugar com estado do usuário e o servidor não guarda nada entre requisições. O percurso completo de uma operação, passo a passo, sobre a Figura 2.2, com os tempos medidos (convolução de 1024 pontos ≈ 214 ms; FFT de 1024 ≈ 21 ms).




Figura 2.1: As três camadas e os módulos de cada uma.




Figura 2.2: O caminho de uma operação, do clique na janela ao gráfico.

Capítulo 3

O hardware

3.1 A placa DE1-SoC

Conteúdo previsto. *O Cyclone V SoC: HPS (dois ARM Cortex-A9 com Linux) e FPGA no mesmo chip, ligados por pontes AXI. O que o Morphe usa de cada lado. Recursos ocupados hoje: 35 % das ALMs, 34 % dos blocos DSP, 42 % da RAM (165 de 397 M10K). O relógio de 50 MHz e a folga de tempo (Fmax 60,99 MHz).*

3.2 Pontes e mapa de memória

Conteúdo previsto. *Como o HPS enxerga a FPGA: a ponte HPS→FPGA em 0xC0000000 para as memórias de dados e a ponte leve em 0xFF200000 para os registradores de controle (PIOs de start, done, erro). O hps_0.h gerado do Platform Designer e o gen_hps_header.py -check que impede o servidor de usar endereços velhos.*




Figura 3.1: Mapa de memória visto pelo servidor: memórias de dados atrás da ponte HPS→FPGA e registradores de controle atrás da ponte leve.

3.3 Os aceleradores

Conteúdo previsto. O protocolo comum a todos (escreve entradas, pulsa start, espera done, lê a saída) e cada acelerador: *conv1d* (máquina de estados MAC em Q15.16, duas instâncias — convolução e FIR usam o mesmo RTL); FFT (IP FFT II da Intel, Buffered Burst, $N=1024$, com o *fft_wrapper* e o expoente de bloco); IIR (cascata de até 16 seções de segunda ordem com um único MAC compartilhado). Por que só a FFT usa IP licenciada e por que, mesmo assim, o bitstream inteiro depende do tether.




Figura 3.2: O que há dentro da FPGA: quatro aceleradores, cada um com as suas memórias e os seus registradores de controle.

3.4 Periféricos ainda não usados: ADC e codec

Conteúdo previsto. O LTC2308 (8 canais, 12 bits, entrada unipolar 0–4,095 V) e o controlador do University Program que está no projeto com a instância comentada; por que ele não serve para amostrar a uma taxa fixa. O codec de áudio WM8731, roteado ao FPGA e nunca usado. Este capítulo descreve o estado de **hoje**; quando a aquisição for implementada, a seção ganha a parte tracejada da figura. Resume docs/ADC.md.




Figura 3.3: O bloco IIR: cascata de seções de segunda ordem (acima) e a seção em forma direta I (abaixo). Um só multiplicador-acumulador atende todas as seções, dois ciclos por seção.




Figura 3.4: O ADC da placa: o que existe (linha cheia) e o que falta para capturar sinais a uma taxa fixa (tracejado).

Capítulo 4

O servidor na placa

Conteúdo previsto. O `morphe_server.c`: mapeamento de `/dev/mem`, laço `accept-atende-fecha`, um cliente por vez, fila do sistema operacional (`listen(4)`). Validação do cabeçalho, tempo-limite de 5 s por operação. A marca `/var/run/morphe-fpga-preparada` e por que o servidor recusa operar sem ela (o travamento do barramento com o bitstream de fábrica, 21/09). Compilação na própria placa e autostart. Tabela dos códigos de status.

Capítulo 5

O protocolo Morphe-TCP

Conteúdo previsto. Uma conexão por operação. Cabeçalhos de 20 bytes em big-endian (Figura 5.1), tabela de opcodes (*CONV*, *FFT*, *PING*, *FIR*, *IFFT*, *IIR*) com o formato do payload de cada um, tabela de status. Como acrescentar um opcode: os quatro lugares que mudam juntos (`morphe_protocol.h`, `morphe_server.c`, `morphe_protocol.py`, `morphe_config.*`).




Figura 5.1: Os cabeçalhos de requisição e de resposta, em bytes.

Capítulo 6

Representação numérica

Conteúdo previsto. Os dois formatos de ponto fixo (Figura 6.1): $Q15.8$ na FFT e na IFFT, $Q15.16$ na convolução, no FIR e no IIR. A regra dos 6,02 dB por bit, a normalização da entrada e o ponto fixo em bloco do IP da FFT; por que o teto é ~ 92 dB. A IFFT sem o fator $1/N$. Tabela dos erros medidos e regras práticas. Resume docs/PRECISAO-NUMERICA.md.




Figura 6.1: Os dois formatos de ponto fixo, bit a bit.

Capítulo 7

O aplicativo cliente

7.1 Janelas e módulos

Conteúdo previsto. O `morphe_app.py` e as janelas (gerador de sinais, convolução, FFT, IFFT, FIR com projetista, IIR com projetista, comparador), com uma captura de tela de cada — as únicas figuras que não são desenhadas em $\text{L}^{\text{A}}\text{T}_{\text{E}}\text{X}$. De onde vem o sinal: gerador, digitado ou arquivo (`.csv`, `.txt`, `.npy`, `.wav`). Os módulos por trás das janelas (`dsp_core`, `blocos`, `fir_design`, `iir_design`, `morphe_export`). O pacote `.mrph` e o comparador.

7.2 Sinais maiores que o hardware: processamento em blocos

Conteúdo previsto. O hardware processa 1024 amostras por vez; o cliente divide e recompõe. Três técnicas, uma por tipo de operação, cada uma com a sua figura e o seu argumento de exatidão: overlap-add para convolução e FIR; algoritmo de quatro passos para FFT e IFFT (a mesma DFT, não uma aproximação); blocos com aquecimento para o IIR (bit a bit igual ao modelo nos mesmos blocos).





Figura 7.1: *Overlap-add*: cada bloco de L amostras é convoluído na placa; as caudas de $M - 1$ amostras se somam.



Não é aproximação: é a DFT de N pontos com a conta dividida (Cooley–Tukey com $N_1 = M$, $N_2 = 1024$). A IFFT longa usa a mesma decomposição, com os fatores conjugados e $1/N = 1/1024 \cdot 1/M$.

Figura 7.2: FFT de $N = M \cdot 1024$ pontos pelo algoritmo de quatro passos: M FFTs de 1024 na placa, fatores de giro e DFTs de M pontos no PC.




Figura 7.3: IIR por blocos: cada bloco começa algumas amostras antes (*aquecimento*) e essa parte da saída é descartada.

Capítulo 8

Várias placas, vários alunos

Conteúdo previsto. *Descoberta (lista em `.morphe-estado/placas`, varredura como último recurso), escolha pela sonda mais rápida (Figura 8.1), a fila do servidor e o que ela faz com a latência. Tabela das medições de 22/09 (6 clientes, 90/90 respostas conferidas). O que não existe: alocação de placas, concorrência no servidor, descoberta sem varredura. Resume docs/GERENCIAMENTO-PLACAS.md.*




Figura 8.1: Escolha da placa: o cliente sonda todas em paralelo e fica com a que responder primeiro. Uma placa ocupada só responde ao fim da operação em curso.

Capítulo 9

Preparação e operação do laboratório

Conteúdo previsto. O `morphe-up.sh` passo a passo (Figura 9.1) e as suas opções (`-board`, `-skip-fpga`, `-down`, `-setup-ssh`); o tether da licença, um por cabo e por conta. A instalação de turma em `/opt/morphe` (conta do coordenador e conta dos alunos). O `instala-quartus.sh` e o Quartus 20.1 em todos os PCs. Incorporar uma placa nova (`docs/NOVA-PLACA.md`). Tabela sintoma → causa → o que fazer.




Figura 9.1: O que o `morphe-up.sh` faz, em ordem.

Capítulo 10

Desenvolvimento e verificação

Conteúdo previsto. *Para quem vai estender o sistema. Recompilar o bitstream (Platform Designer, Quartus, relatório de tempo; resume docs/COMPILAR-IIR.md). Testbenches em Icarus Verilog com vetores gerados em Python. Os testes contra a placa (testa_iir_hw, testa_blocos, testa_concorrencia, testa_ift_roundtrip, testa_bit_inverse). A PROVENIENCIA.sha256: como provar que o que está na placa saiu do repositório. Fluxo de trabalho com o git (push do Windows, pull na estação).*

Capítulo 11

Limitações e trabalho futuro

Conteúdo previsto. *O que o sistema não faz hoje, cada item com o motivo: alocação de placas; aquisição pelo ADC (as etapas planejadas); saída de áudio pelo codec; licença de avaliação da FFT (o tether); tamanho fixo de 1024 no hardware.*

Apêndice A

Estrutura do repositório

Conteúdo previsto. A árvore abaixo, com uma linha por arquivo importante. A regra de que os `iir_*.v` não saem de Quartus/.

```
morphe/
├── README.md ..... ponto de entrada
├── morphe-up.sh ..... prepara a placa: FPGA, servidor, marca
├── instala-quartus.sh ..... Quartus 20.1 para todas as contas de um PC
├── deploy.sh, gera_proveniencia.sh, PROVENIENCIA.sha256
├── Python/ ..... o aplicativo
│   ├── morphe_app.py ..... janela principal
│   ├── *_window.py ..... uma janela por operação
│   ├── morphe_protocol.py ..... cliente TCP
│   ├── dsp_core.py, blocos.py ..... ponto fixo, referência, sinais longos
│   ├── fir_design.py, iir_design.py ..... projetistas de filtros
│   └── ferramentas/ ..... testes contra a placa, figuras, vetores
├── C/ ..... o servidor da placa
│   ├── morphe_server.c, morphe_protocol.h, morphe_config.h
│   ├── hps_0.h ..... gerado do Platform Designer
│   └── autostart/
├── Quartus/ ..... o hardware
│   ├── ghrd_top.v ..... topo: instancia os aceleradores
│   ├── conv1d.v, fft_wrapper.v, iir_*.v ..... os aceleradores
│   ├── soc_system.qsys, soc_system.qsf
│   ├── tb_iir_*.v, roda_tb_iir.sh ..... testbenches
│   └── output_files/ ..... o bitstream
├── exemplos/ ..... pacotes .mrph e sinais de exemplo
├── docs/ ..... documentação técnica e diário
└── legado/ ..... do projeto original, fora do produto
```

Apêndice B

Referência rápida

Conteúdo previsto. *Os comandos do dia a dia numa página: preparar a placa, abrir o aplicativo, conferir um clone, rodar os testes, desligar a plataforma.*