

Como criar um módulo no Quartus e ligá-lo ao Morphe


Roteiro prático — exemplo: a soma de dois sinais

Antonio Nicassio Santos Lima Estágio LabPS/UEFS — supervisão: Prof. Armando S. Sanca


outubro de 2026

Este roteiro cria, do zero, um bloco de hardware para a FPGA da DE1-SoC e o põe para trabalhar no Morphe. O exemplo é $y[n] = a[n] + b[n]$: a conta é trivial de propósito, para a atenção ficar no **caminho**, que é o mesmo para qualquer acelerador. Ele tem duas partes:

Parte A — criar o módulo e testá-lo sozinho



Parte B — integrar ao Morphe



- **Parte A:** você escreve o módulo no Quartus e o testa **sozinho**, um par de números por vez, digitando os valores pela serial da placa. Nada de servidor nem de aplicativo: se o resultado estiver errado, o erro só pode estar no módulo.
- **Parte B:** o mesmo módulo passa a processar sinais inteiros (1024 amostras) e ganha um botão no aplicativo do Morphe. O código desta parte está pronto no gabarito; o roteiro explica o que cada peça faz e por que existe, para você saber o que mudar no seu próprio módulo.

Antes de começar

O código

Na estação ou num computador do laboratório, num terminal. Digite **bash** primeiro: alguns terminais abrem em **ksh**, e nele os comandos do Quartus não são encontrados.

Faça

Um clone **seu**, na sua pasta pessoal, a partir da branch principal. Um comando por vez:

```
cd ~
```

```
git clone -b estagio/v1.1-1024pontos https://github.com/nicassiosantos/morphe.git meu-modulo
```

```
cd meu-modulo
```

```
git switch -c modulo-soma-teste
```

O que é e por quê

O `/opt/morphe` é a cópia que os alunos usam: mexer nela muda o Morphe de quem estiver na sala. O clone na sua pasta é só seu. A branch nova (`git switch -c`) guarda as suas mudanças separadas da principal.

Já existe: reaproveite

O **gabarito** (a soma pronta) veio junto, na branch `origin/estagio/modulo-soma`. Para ver o que ela muda num arquivo, ou trazer um arquivo pronto:

```
git diff estagio/v1.1-1024pontos origin/estagio/modulo-soma -- Quartus/ghrd_top.v
```

```
git show origin/estagio/modulo-soma:Quartus/soma_core.v > Quartus/soma_core.v
```

As pastas e os arquivos

```
meu-modulo/
├── Quartus/ ..... FPGA — abrir no Quartus 20.1
│   ├── soc_system.qpf ..... o projeto: é este que se abre
│   ├── soma_core.v ..... NOVO A2 — a conta
│   ├── soma.v ..... NOVO B2 — a conta sobre 1024 amostras
│   ├── soc_system.qsys ..... MUDAR A3 e B3 (pelo Platform Designer)
│   ├── ghrd_top.v ..... MUDAR A4 e B4
│   ├── soc_system.qsf ..... MUDAR A2 e B2 (lista de arquivos)
│   ├── soc_system/, soc_system.sopcinfo ..... GERADO (não editar) A5
│   ├── output_files/soc_system.sof ..... GERADO (não editar) A5 (o bitstream)
│   ├── gen_hps_header.py ..... script que gera o hps_0.h
│   └── testbench/tb_soma_core.v ..... simulação do núcleo (opcional)
├── C/ ..... servidor que roda no ARM da placa
│   ├── hps_0.h ..... GERADO (não editar) A5 — endereços de tudo
│   ├── morphe_server.c e outros 3 ..... MUDAR B5
├── Python/ ..... aplicativo do aluno
│   ├── soma_window.py ..... NOVO B6
│   ├── morphe_protocol.py e outros 2 ..... MUDAR B6
└── morphe-up.sh ..... grava a placa e atualiza o servidor
```

O que está marcado **GERADO (não editar)** sai das ferramentas: se for editado à mão, a próxima geração apaga — ou pior, a placa e o servidor deixam de concordar.


Abrir o projeto no Quartus

Cuidado


Sempre o Quartus 20.1: no menu de aplicativos, **Quartus Prime Lite 20.1**; ou, no terminal, `quartus &`. Os prints deste roteiro são do Quartus 23.1 no Windows: os menus e as janelas são os mesmos, muda a moldura. Se aparecer a faixa amarela *IP upgrade recommended* ou avisos *Used ... 23.1 (instead of 20.1)*, você abriu a versão errada: feche **sem salvar**.

Faça

File → **Open Project...** → `~/meu-modulo/Quartus/soc_system.qpf`. Depois, no alto do *Project Navigator*, troque **Hierarchy** por **Files**: aparece a lista de arquivos do projeto.



File → Open Project...



Files: os arquivos do projeto

Parte A — criar o módulo e testá-lo sozinho

A1 Entender a conta


O que é e por quê

A FPGA não tem ponto flutuante: ela soma **inteiros**. O Morphe guarda cada número real como um inteiro de 32 bits em **Q15.16**: 16 bits depois da vírgula. O inteiro guardado é o valor vezes $2^{16} = 65536$:

$$1,5 \rightarrow 1,5 \times 65536 = 98304 = 0x00018000$$

Negativos usam complemento de dois, como todo inteiro com sinal. A menor fração que cabe é $1/65536 \approx 0,000015$, e a faixa vai de -32768 a $+32767,99998$.

Somar dois Q15.16 dá outro Q15.16: a vírgula não sai do lugar, então $y = a + b$ é uma soma de inteiros comum. O único cuidado é o **estouro**:



Por isso o módulo faz a conta em 33 bits (ali não estoura) e depois **satura**: se passou do máximo, devolve o máximo; se passou do mínimo, o mínimo. Num sinal de áudio, saturar soa como um corte; dar a volta soaria como um estalo.


A2 Escrever o `soma_core.v`

O que é e por quê

O `soma_core.v` é o **módulo de verdade**: só a conta, um par de números por vez, sem memória nem relógio. Tudo o que vem depois (PIOs, memórias, servidor) só leva números até ele e traz o resultado de volta. Mantê-lo separado é o que permite testá-lo sozinho na A6.

Faça

1. **File** → **New...** → ① **Verilog HDL File** → ② **OK**. Abre um editor vazio.
2. Digite o módulo abaixo.
3. **File** → **Save As...**: nome `soma_core.v`, na pasta `Quartus/` (a mesma do `soc_system.qpf`). Deixe marcada a opção *Add file to current project*: é ela que põe o arquivo no projeto.



File → New...

```
module soma_core #(
    parameter DATA_WIDTH = 32
) (
    input wire [DATA_WIDTH-1:0] a,    // Q15.16
    input wire [DATA_WIDTH-1:0] b,    // Q15.16
    output wire [DATA_WIDTH-1:0] y    // Q15.16, saturado
);
    // os limites de 32 bits com sinal, escritos em 33 bits
    localparam signed [DATA_WIDTH:0] MAXV = {2'b00, {(DATA_WIDTH-1){1'b1}}}; // 2^31 - 1
    localparam signed [DATA_WIDTH:0] MINV = {2'b11, {(DATA_WIDTH-1){1'b0}}}; // -2^31

    // estende o sinal para 33 bits e soma: aqui nao ha estouro
    wire signed [DATA_WIDTH:0] soma_larga =
        $signed({a[DATA_WIDTH-1], a}) + $signed({b[DATA_WIDTH-1], b});

    // volta para 32 bits, saturando
    assign y = (soma_larga > MAXV) ? MAXV[DATA_WIDTH-1:0] :
        (soma_larga < MINV) ? MINV[DATA_WIDTH-1:0] :
        soma_larga[DATA_WIDTH-1:0];
endmodule
```

- `{a[31], a}` repete o bit de sinal à esquerda: é assim que um número com sinal ganha um bit sem mudar de valor.
- `assign` sem relógio: `y` muda junto com `a` e `b`. Um módulo assim se chama *combinacional*.

```

soma_core.v X
267
268


1 // =====
2 // soma_core.v -- o nucleo da soma: y = a + b, um par de numeros por vez.
3 //
4 // E so a conta, sem memoria e sem controle. Por isso da para testar sozinho
5 // (roteiro, Parte A: tres PIOs ligados direto nele, lidos e escritos pela
6 // serial da placa) antes de entrar no soma.v, que o usa amostra a amostra.
7 //
8 // Formato: Q15.16 com sinal, como todo o Morphe (valor = inteiro / 65536).
9 // Somar dois Q15.16 da outro Q15.16 -- a virgula nao muda --, mas a soma pode
10 // passar de 32 bits. Em vez de deixar dar a volta (um positivo grande virar
11 // negativo), satura: a conta e feita em 33 bits e o resultado e limitado a
12 // faixa de 32 (de -32768 a +32767,99998).
13 //
14 // Combinacional: y muda junto com a e b, sem relógio.
15 // =====
16
17 `timescale 1 ns / 1 ps
18
19 module soma_core #(
20     parameter DATA_WIDTH = 32
21 )
22     input wire [DATA_WIDTH-1:0] a,
23     input wire [DATA_WIDTH-1:0] b,
24     output wire [DATA_WIDTH-1:0] y
25 );
26
27 // os limites de 32 bits com sinal, escritos em 33 bits
28 localparam signed [DATA_WIDTH-0] MAXV = {2'b00, {(DATA_WIDTH-1){1'b1}}}; // 2A31 - 1

```

o soma_core.v no editor do Quartus (o do gabarito tem um cabeçalho de comentários)

Confira

Project → Add/Remove Files in Project. . . : o soma_core.v está na lista **3**. Se não estiver, **1** . . . para escolhê-lo, **2** Add e **4** OK.



os arquivos do projeto (esta é a lista do gabarito, que já tem também o soma.v da Parte B)

Já existe: reaproveite

Opcional, se o computador tiver o Icarus Verilog: simular antes de compilar. Em um segundo você vê os casos da A6 passarem, contra 15 minutos de compilação. De dentro de **Quartus**/, traga o testbench do gabarito e rode:

```
git show origin/estagio/modulo-soma:Quartus/testbench/tb_soma_core.v > testbench/tb_soma_core.v
```

```
iverilog -o /tmp/tb.vvp testbench/tb_soma_core.v soma_core.v
```

```
vvp /tmp/tb.vvp
```


A última linha deve ser TUDO OK.

A3 Três PIOs para conversar com o módulo

O que é e por quê

A placa tem dois mundos: o **HPS** (o processador ARM, com Linux, onde você vai digitar pela serial) e a **FPGA** (onde fica o seu **soma_core**). Eles se falam por **pontes**: endereços de memória do ARM que, na verdade, são registradores dentro da FPGA.

Um **PIO** (*Parallel I/O*) é o registrador mais simples que se põe numa ponte: o ARM escreve num endereço e o valor aparece em fios da FPGA (*Output*), ou a FPGA põe um valor em fios e o ARM lê num endereço (*Input*). Para testar a soma bastam três: *a* e *b* saindo do ARM, e *y* voltando.




ponte leve (h2f_lw_axi_master), que começa em 0xFF200000


Abrir o sistema

Faça

Com o projeto aberto: **Tools** → **Platform Designer**, e escolha **soc_system.qsys** (não o **fft_core.qsys**, que é a FFT).



Tools → Platform Designer



escolha o soc_system.qsys

O que é e por quê


O Platform Designer desenha o **sistema** da placa: o HPS, as pontes e todos os componentes pendurados nelas (as memórias da convolução, da FFT, os PIOs de cada bloco...). Ele gera o Verilog que liga tudo isso e o arquivo `.sopcinfo`, de onde sai o endereço de cada componente.

Acrescentar os três PIOs


Faça

Para cada PIO:

1. no **IP Catalog**, à esquerda: **1** digite `pio`, **2** escolha *PIO (Parallel I/O) Intel FPGA IP* e **3** clique em **+ Add...**;
2. na janela de parâmetros: *Width* **32** e a direção — *Output* para `soma_teste_a` e `soma_teste_b`, *Input* para `soma_teste_y` —, e **Finish**;
3. o PIO entra no fim da lista com um nome como `pio_0`: botão direito nele → **Rename** e dê o nome certo.



IP Catalog



1 2 `soma_teste_a` (e `_b`): 32 bits, *Output*; **3 4** `soma_teste_y`: 32 bits, *Input*

Ligar, exportar e dar endereço


Cada PIO tem duas pontas, e as duas precisam ser ligadas:

Ponta	O que fazer	Por quê
clk, reset	clk_0 na coluna Clock ; reset em clk_0.clk_reset	todo registrador precisa de relógio e de um estado inicial
s1 ❶	ligar ao hps_0.h2f_lw_axi_master	é o lado do ARM: sem isso, o PIO não tem endereço e o ARM não o enxerga
external_connection ❷	exportar	é o lado dos fios: exportar faz os fios saírem do sistema, para você ligá-los ao soma_core na A4
Base ❸	0x150, 0x160, 0x170, e travar o cadeado	é o endereço do PIO dentro da ponte; travado, ele não muda sozinho

Faça

Tudo na aba **System Contents**:

- ❶ na coluna **Connections**, as linhas verticais são os mestres (passe o mouse sobre uma para ver o nome). Clique na bolinha onde a linha s1 do PIO cruza o h2f_lw_axi_master: bolinha **cheia** = ligado;
- ❷ na coluna **Export**, duplo clique em *Double-click to export* na linha external_connection; deixe o nome proposto;
- ❸ na coluna **Base**, duplo clique, digite o endereço, Enter, e clique no cadeado;
- File** → **Save** (Ctrl+S).



os três PIOs prontos: ❶ ligado ao HPS, ❷ exportado, ❸ endereço travado

Confira


A barra de baixo diz *0 Errors*, e na aba **Address Map** os três aparecem na coluna h2f_lw_axi_master, nos endereços escolhidos:

	fpga_only_master.master	hps_0.h2f_axi_master	hps_0.h2f_lw_axi_master
soma_start.s1			0x0000_0130 - 0x0000_013f
soma_done.s1			0x0000_0140 - 0x0000_014f
soma_teste_a.s1			0x0000_0150 - 0x0000_015f
soma_teste_b.s1			0x0000_0160 - 0x0000_016f
soma_teste_y.s1			0x0000_0170 - 0x0000_017f

Address Map

Cuidado

Nunca use **System** → **Assign Base Addresses** nem **Upgrade IP Cores**. O primeiro muda o endereço de *todos* os componentes — e o servidor da placa, que conhece os endereços antigos, passa a escrever no lugar errado. O segundo troca a versão dos IPs. Os endereços novos se escolhem à mão, nos buracos livres (veja o **Address Map**).




os dois itens que **não** se usam

Gerar

Faça

Generate → **Generate HDL...** → ① *Verilog*, pasta de saída como está, ② **Generate**. Espere *Generate Completed* e feche com **Finish**.



Generate HDL


O que é e por quê

Gerar escreve o Verilog do sistema (`soc_system/synthesis/soc_system.v`) e o `soc_system.sopcinfo`. É nesse Verilog que os PIOs exportados viram **portas**: `soma_teste_a_export`, `soma_teste_b_export` e `soma_teste_y_export`.

A4 Ligar o módulo no topo: `ghrd_top.v`

O que é e por quê

O `ghrd_top.v` é o arquivo de cima do projeto: é ele que vira o chip. Lá dentro há uma instância do sistema do Platform Designer, chamada `u0`. Os PIOs exportados são portas de `u0`; o seu `soma_core` é outra instância. Faltam só os **fios** entre eles.



Faça

Abra o `ghrd_top.v` (duplo clique nele em **Files**). Três acréscimos — use Ctrl+F para achar os lugares:

1. **os fios:** junto dos outros `wire`, por exemplo depois da linha que tem `adc_contador`;

```
// --- teste isolado do nucleo (roteiro, Parte A): tres PIOs de 32 bits ---
wire [31:0] soma_teste_a;    // HPS -> FPGA
wire [31:0] soma_teste_b;    // HPS -> FPGA
wire [31:0] soma_teste_y;    // FPGA -> HPS
```

2. **as portas de u0:** dentro de `soc_system u0` (, junto dos outros `_export` (procure `.adc_contador_export`). Atenção à vírgula no fim de cada linha:

```
.soma_teste_a_export    (soma_teste_a),
.soma_teste_b_export    (soma_teste_b),
.soma_teste_y_export    (soma_teste_y),
```

3. **o módulo:** antes do `endmodule` do fim do arquivo:

```
soma_core #(
    .DATA_WIDTH (32)
) soma_core_teste (
    .a (soma_teste_a),
    .b (soma_teste_b),
    .y (soma_teste_y)
);
```

Salve (Ctrl+S).

O que é e por quê

`.soma_teste_a_export (soma_teste_a)` quer dizer “a porta `soma_teste_a_export` de `u0` fica ligada ao fio `soma_teste_a`”. O mesmo fio aparece em `.a (soma_teste_a)` do seu módulo: é assim que os dois ficam conectados. O nome da porta tem de ser **exatamente** o que o Platform Designer gerou; confira com `grep -n soma_teste soc_system/synthesis/soc_system.v`.

A5 Compilar, gerar o `hps_0.h` e gravar a placa


Faça

1. No Quartus: **Processing** → **Start Compilation** (Ctrl+L). Leva de 10 a 15 minutos.
2. No terminal, de dentro de `~/meu-modulo/Quartus/`:

```
python3 gen_hps_header.py
```

3. Na **estação** (é onde estão os cabos das placas), de dentro de `~/meu-modulo`, fora do horário de aula:

```
./morphe-up.sh --cable 'DE-SoC [1-2]' --deploy
```



Processing → Start Compilation

O que é e por quê

- **Compilar** transforma o projeto no arquivo `output_files/soc_system.sof`, a configuração da FPGA (o *bitstream*).
- O `gen_hps_header.py` lê o `.sopcinfo` e escreve o `C/hps_0.h`: a lista de endereços de todos os componentes. O servidor da placa é compilado com ele; por isso o servidor e o *bitstream* sempre andam juntos.
- O `morphe-up.sh` grava o `.sof` na FPGA pelo cabo, mantém a licença do Quartus ativa (sem ela, a placa para depois de uma hora) e, com `-deploy`, recompila o servidor da placa com o `hps_0.h` novo.

Confira

- o Quartus diz *Full Compilation was successful*;
- `grep SOMA_TESTE ../C/hps_0.h` mostra `0x150`, `0x160` e `0x170`;
- o `morphe-up.sh` termina com os testes 4/4.

Table of Contents	
Flow Summary	
Flow Settings	
Flow Non-Default Global Settings	
Flow Elapsed Time	
Flow OS Summary	
Flow Log	
Analysis & Synthesis	
Fitter	
Flow Messages	
Flow Suppressed Messages	
Assembler	
Timing Analyzer	

Flow Summary	
<<Filter>>	
1 Flow Status	Successful - Mon Oct 5 16:07:11 2026
Quartus Prime Version	23.1std.0 Build 991 11/28/2023 SC Lite Edition
Revision Name	soc_system
Top-level Entity Name	ghrd_top
Family	Cyclone V
Device	5CSEMA5F31C6
Timing Models	Final
2 Logic utilization (in ALMs)	14,440 / 32,070 (45 %)
Total registers	22167
Total pins	382 / 457 (84 %)
Total virtual pins	0
Total block memory bits	2,318,646 / 4,065,280 (57 %)
Total DSP Blocks	30 / 87 (34 %)
Total HSSI RX PCSs	0
Total HSSI PMA RX Deserializers	0
Total HSSI TX PCSs	0
Total HSSI PMA TX Serializers	0
Total PLLs	0 / 6 (0 %)
Total DLLs	1 / 4 (25 %)

Processing → Compilation Report (Ctrl+R), Flow Summary: ① *Successful*; ② o projeto inteiro, com a soma, usa 45% da lógica. O *Timing Analyzer* em vermelho é só aviso (*design not fully constrained*); o que importa é *Slack* positivo no `clock_50_1`.

Print a tirar na estação

A saída do `morphe-up.sh` terminando em 4/4.

A6 Testar pela serial

O que é e por quê

A placa tem duas USB: a do USB-Blaster, que grava a FPGA, e a marcada **UART**, que é a **serial** do ARM. Por ela você entra no Linux da placa, sem rede. Lá dentro, o `devmem` lê e escreve um endereço físico — exatamente o que o ARM faz para falar com os PIOs. É o teste mais direto possível: você escreve a e b , lê y , e não há nenhum programa do Morphe no meio.

O Linux das placas não traz o `devmem` de costume; o Morphe tem o seu (`C/devmem.c`, mesma sintaxe), que o `--deploy` da A5 compilou na pasta `~/morphe` da placa.

Faça

No computador ligado à USB da placa:

```
sudo screen /dev/ttyUSB0 115200
```

Dê Enter. No `login:`, `root` e a senha da placa. Para sair do `screen`: `Ctrl+A`, depois `K`, depois `y`.

Faça

Dentro da placa, entre na pasta do Morphe:

```
cd ~/morphe
```

Para cada linha da tabela: escreva a , escreva b , leia y . O primeiro caso, $1,5 + 2,25$:

```
./devmem 0xFF200150 32 0x00018000
```

```
./devmem 0xFF200160 32 0x00024000
```

```
./devmem 0xFF200170
```

A placa responde `0x0003C000`, que é $3,75$.

a	b	a em hex	b em hex	y esperado	y
1,5	2,25	0x00018000	0x00024000	0x0003C000	3,75
-1	0,5	0xFFFF0000	0x00008000	0xFFFF8000	-0,5
100	-100	0x00640000	0xFF9C0000	0x00000000	0
30000	30000	0x75300000	0x75300000	0x7FFFFFFF	32767,99998 (saturou)
-30000	-30000	0x8AD00000	0x8AD00000	0x80000000	-32768 (saturou)

Já existe: reaproveite

Para converter outros valores, no computador (não na placa):

```
python3 -c "print(hex(round(1.5 * 65536) & 0xFFFFFFFF))"
```

```
python3 -c "v = 0xFFFF8000; print((v - 2**32 if v >> 31 else v) / 65536)"
```

Confira

Os cinco casos batem. Os dois últimos são os que importam: um estouro que **não** satura daria um número de sinal trocado. Se algum caso falhar, o erro está no `soma_core.v` ou nas ligações da A3/A4 — não há mais nada no caminho.

Cuidado

- Só use o `devmem` nesses endereços **depois** de gravar a placa com o seu `.sof` (A5). Ler ou escrever um endereço da ponte onde não há componente **trava a placa**: ela some da rede até ser desligada e ligada de novo.
- Se a serial não mostrar nada nem com Enter, essa placa está sem login na serial; entre pela rede (`ssh root@IP da placa`) e use os mesmos comandos.
- Se `./devmem` não existir, compile-o na placa: `cd ~/morphe && make devmem`.

Confira


Assim ficou o teste na placa 2, pela serial (5/10/2026):

```
root@de1soc-02:~/morphe# ./devmem 0xFF200150 32 0x00018000
root@de1soc-02:~/morphe# ./devmem 0xFF200160 32 0x00024000
root@de1soc-02:~/morphe# ./devmem 0xFF200170
0x0003C000
root@de1soc-02:~/morphe# ./devmem 0xFF200150 32 0xFFFF0000; ./devmem 0xFF200160 32 0x00080000;
./devmem 0xFF200170
0xFFFF8000
root@de1soc-02:~/morphe# ./devmem 0xFF200150 32 0x00640000; ./devmem 0xFF200160 32 0xFF9C0000;
./devmem 0xFF200170
0x00000000
root@de1soc-02:~/morphe# ./devmem 0xFF200150 32 0x75300000; ./devmem 0xFF200160 32 0x75300000;
./devmem 0xFF200170
0x7FFFFFFF
root@de1soc-02:~/morphe# ./devmem 0xFF200150 32 0x8AD00000; ./devmem 0xFF200160 32 0x8AD00000;
./devmem 0xFF200170
0x80000000
```

Parte B — integrar ao Morphe

B1 Por que integrar, e o que muda


O `soma_core` funciona. Mas, do jeito da Parte A, cada amostra custa três comandos digitados — um sinal de 1024 amostras seriam mais de 3000. Integrar ao Morphe é fazer o caminho que todos os blocos dele (convolução, FIR, FFT, IIR) já fazem:



O que entra	Por quê
3 memórias (<i>a</i> , <i>b</i> , <i>y</i>), 1024 palavras cada	o ARM escreve o sinal inteiro de uma vez, pela ponte larga, em vez de 1024 PIOs
PIOs <code>start</code> e <code>done</code>	o ARM avisa “pode começar” e o circuito avisa “terminei”: sem isso, o ARM leria <i>y</i> antes de ficar pronto
<code>soma.v</code>	a máquina de estados que percorre as 1024 amostras, usando o <code>soma_core</code> da Parte A
um opcode no servidor	o servidor recebe pedidos pela rede; cada operação tem um número (a soma é o 9)
uma janela no aplicativo	para o aluno gerar sinais e ver o resultado sem digitar nada

Os números que precisam concordar em todas as camadas:

O quê	Valor	Onde aparece
opcode	9	<code>morphe_protocol.h</code> e <code>morphe_protocol.py</code>
amostras	1024	<code>morphe_config.h</code> , <code>morphe_config.py</code> , <code>N_SAMPLES</code> do Verilog
memórias <i>a</i> , <i>b</i> , <i>y</i>	4 KiB cada	0x40000, 0x41000, 0x42000 (ponte larga)
PIOs <code>start</code> , <code>done</code>	1 bit cada	0x130, 0x140 (ponte leve)



O que é e por quê

Duas pontes porque são dois tipos de tráfego: a **larga** (128 bits, mais rápida) para mover blocos de dados, a **leve** (32 bits) para registradores de controle. O endereço do Platform Designer é sempre um **deslocamento** dentro da ponte: `soma_a` está em `0xC0000000 + 0x40000`.

B2 O circuito: soma.v

O que é e por quê

O `soma.v` não faz conta nenhuma: ele **envolve** o `soma_core`. Espera o `start`, e para $n = 0, 1, \dots, 1023$ lê $a[n]$ e $b[n]$ das memórias, passa pelo núcleo e grava $y[n]$. No fim, liga o `done`. Esse “envelope” é o mesmo para qualquer módulo amostra a amostra: troque o `soma_core` por outra conta e o resto fica.

Faça


Traga do gabarito e ponha no projeto (como na A2, **Project** → **Add/Remove Files**):

```
git show origin/estagio/modulo-soma:Quartus/soma.v > Quartus/soma.v
```

As portas do `soma.v`, e para que serve cada uma:

Porta	Sentido	Para quê
<code>clk, reset_n</code>	entra	relógio de 50 MHz e o reset (ativo em 0) do sistema
<code>start</code>	entra	vem do PIO <code>soma_start</code> : a borda de subida dispara a rodada
<code>done</code>	sai	vai ao PIO <code>soma_done</code> : fica em 1 até o ARM baixar o <code>start</code>
<code>a_sram_address [9:0]</code>	sai	qual palavra de a ler: 10 bits porque $2^{10} = 1024$
<code>a_sram_readdata [31:0]</code>	entra	a palavra lida, um ciclo depois
<code>a_sram_chipselect, _clken</code>	sai	“estou usando a memória” — sem eles, ela não responde
<code>a_sram_write</code>	sai	sempre 0: a só é lida
<code>b_sram_...</code>		o mesmo, para b
<code>y_sram_address, _wdata</code>	sai	onde gravar e o quê
<code>y_sram_write</code>	sai	1 no ciclo em que grava

Por dentro, uma máquina de seis estados:



O núcleo da Parte A entra assim, sem mudar uma linha:

```
wire [DATA_WIDTH-1:0] soma_sat;


soma_core #(.DATA_WIDTH(DATA_WIDTH)) u_conta (
    .a (a_data),      // a[n], vindo da memória
    .b (b_data),      // b[n], vindo da memória
    .y (soma_sat)     // vai para a memória de y
);
```

Já existe: reaproveite

Ler e escrever as memórias já está feito: `memory_read_controller.v` e `memory_write_controller.v`, os mesmos do `conv1d.v` e do `iir_cascade.v`. Dá-se o endereço e um pulso em `start_read`; o dado volta em `data_out` com um pulso em `read_done`. A soma usa dois de leitura (a e b em paralelo) e um de escrita (y): 1024 amostras em 12 289 ciclos, cerca de 0,25 ms.


B3 Platform Designer: as memórias e o start/done

Cada memória tem **duas portas**: uma para o ARM, outra para o circuito. Os dois usam a mesma memória ao mesmo tempo, sem disputa.




Faça

1. **3 memórias** (soma_a, soma_b, soma_y): no **IP Catalog**, **1** on-chip memory, **2** *On-Chip Memory (RAM or ROM) Intel FPGA IP*, **3** **Add**; parâmetros como no print; renomeie.
2. **2 PIOs** de 1 bit: soma_start (*Output*) e soma_done (*Input*), como na A3.
3. **Ligar**: s2 das memórias ao h2f_axi_master; s1 dos PIOs ao h2f_lw_axi_master; relógios em clk_0 e resets em clk_0.clk_reset.
4. **Exportar**: s1 das memórias e external_connection dos PIOs.
5. **Endereços** da tabela da B1, travados. Salvar e gerar.



a memória no IP Catalog



1 RAM, **2** dual-port, **3** M10K, **4** 32 bits, **5** 4096 bytes, **6** Finish

O que é e por quê

- **4096 bytes**: 1024 amostras $\times$ 4 bytes (32 bits).
- **Dual-port**: cria a segunda porta (s2), a do ARM. Com uma porta só, o ARM e o circuito disputariam a mesma entrada.
- **M10K**: os blocos de memória de 10 kbits do Cyclone V. A FPGA tem 397 deles; o Morphe usa pouco mais da metade.
- **Ligar o s2 e exportar o s1**: o s2 fica dentro do sistema, com endereço na ponte larga; o s1 sai como portas (soma_a_address, soma_a_readdata...) para o soma.v.

Use	Connections	Name	Description	Export	Clock	Base	End
☒		soma_a	On-Chip Memory (RAM or ROM)...	Double-click to export	clk_0	#	
		clk1	Clock Input	Double-click to export	[clk1]		
		s1	Avalon Memory Mapped Slave	Double-click to export	[clk1]		
		reset1	Reset Input	Double-click to export	[clk2]		
		s2	Avalon Memory Mapped Slave	Double-click to export	clk_0	0x0004_0000	0x0004_0fff
		clk2	Clock Input	Double-click to export	[clk2]		
		reset2	Reset Input	Double-click to export	[clk2]		
☒		soma_b	On-Chip Memory (RAM or ROM)...	Double-click to export	clk_0		
		clk1	Clock Input	Double-click to export	[clk1]		
		s1	Avalon Memory Mapped Slave	Double-click to export	[clk1]		
		reset1	Reset Input	Double-click to export	[clk2]		
		s2	Avalon Memory Mapped Slave	Double-click to export	clk_0	0x0004_1000	0x0004_1fff
		clk2	Clock Input	Double-click to export	[clk2]		
		reset2	Reset Input	Double-click to export	[clk2]		
☒		soma_y	On-Chip Memory (RAM or ROM)...	Double-click to export	clk_0		
		clk1	Clock Input	Double-click to export	[clk1]		
		s1	Avalon Memory Mapped Slave	Double-click to export	[clk1]		
		reset1	Reset Input	Double-click to export	[clk2]		
		s2	Avalon Memory Mapped Slave	Double-click to export	clk_0	0x0004_2000	0x0004_2fff
		clk2	Clock Input	Double-click to export	[clk2]		
		reset2	Reset Input	Double-click to export	[clk2]		
☒		soma_start	PIO (Parallel I/O) Intel FPGA IP	Double-click to export	clk_0		
		clk	Clock Input	Double-click to export	[clk]		
		reset	Reset Input	Double-click to export	[clk]		
		s1	Avalon Memory Mapped Slave	Double-click to export	clk_0	0x0000_0130	0x0000_013f
		external_connection	Conduit	Double-click to export	[clk]		
☒		soma_done	PIO (Parallel I/O) Intel FPGA IP	Double-click to export	clk_0		
		clk	Clock Input	Double-click to export	[clk]		
		reset	Reset Input	Double-click to export	[clk]		
		s1	Avalon Memory Mapped Slave	Double-click to export	clk_0	0x0000_0140	0x0000_014f
		external_connection	Conduit	Double-click to export	[clk]		

os cinco componentes prontos: 1 s2 ligado ao ARM, 2 s1 exportado, 3 endereço da memória, 4 PIO exportado, 5 endereço do PIO

Confira

0 Errors na barra de baixo; no **Address Map**, memórias em h2f_axi_master e PIOs em h2f_lw_axi_master:


	fpga_only_master.master	hps_0.h2f_axi_master	hps_0.h2f_lw_axi_master
adc_buf.s1			
adc_buf.s2			
adc_start.s1		0x0002 0000 - 0x0003 ffff	
adc_done.s1			0x0000 00d0 - 0x0000 00df
adc_config.s1			0x0000 00e0 - 0x0000 00ef
adc_divisor.s1			0x0000 00f0 - 0x0000 00ff
adc_namostres.s1			0x0000 0100 - 0x0000 010f
adc_contador.s1			0x0000 0110 - 0x0000 011f
soma_a.s1			0x0000 0120 - 0x0000 012f
soma_a.s2		0x0004 0000 - 0x0004 0fff	
soma_b.s1			
soma_b.s2		0x0004 1000 - 0x0004 1fff	
soma_y.s1			
soma_y.s2		0x0004 2000 - 0x0004 2fff	
soma_start.s1			0x0000 0130 - 0x0000 013f
soma_done.s1			0x0000 0140 - 0x0000 014f

Address Map

B4 O topo e a compilação

O que é e por quê


Igual à A4, com mais fios: cada memória exportada vira 7 portas em u0 (endereço, dado lido, dado escrito, *chipselect*, *clken*, *write*, *byteenable*), mais as 2 dos PIOs. São 23 fios, cada um ligando uma porta de u0 a uma porta do soma.v.



... um fio por sinal: 2 dos PIOs + 7 por memória

Faça

1. No `ghrd_top.v`, quatro acréscimos (o gabarito tem todos; veja com `git diff` da página 2): os localparam `SOMA_...`; os `wire`; as portas novas em `u0`; a instância `soma_inst`.
2. Compilar, `python3 gen_hps_header.py` e `./morphe-up.sh --cable 'DE-SoC [1-2]' --deploy`, como na A5.



a instância `soma_inst` no `ghrd_top.v`

```
// em u0 (soc_system):
.soma_start_export  (soma_start),
.soma_done_export   (soma_done),
.soma_a_address     (soma_a_address),
.soma_a_readdata    (soma_a_readdata),
// ... clken, chipselect, write, writedata, byteenable, e o mesmo para b e y
```


Confira

`grep SOMA_ ../C/hps_0.h` mostra `SOMA_A_BASE 0x40000` e os outros endereços da B1.

B5 O servidor C, na placa

O que é e por quê

O servidor (`C/morphe_server.c`) é um programa que roda no ARM da placa o tempo todo. Ele espera pedidos pela rede; cada pedido traz um **opcode** que diz qual operação, e os dados. O servidor escreve os dados nas memórias da FPGA, dispara o bloco, espera o `done` e devolve o resultado. Para a soma, ele precisa saber: o opcode novo, onde ficam as memórias e os PIOs (do `hps_0.h`) e o que fazer com o pedido.



Faça

Traga os quatro arquivos prontos do gabarito (de ~/meu-modulo):

```
git checkout origin/estagio/modulo-soma -- C/morphe_server.c C/morphe_protocol.h
```

```
git checkout origin/estagio/modulo-soma -- C/morphe_config.h C/address_map_arm.h
```

Só esses quatro: o C/hps_0.h **não** vem do gabarito, ele é o que você gerou.

O que mudou em cada um, e por quê:

Arquivo	O que muda	Por quê
morphe_protocol.h	MORPHE_OP_SOMA 9	o número da operação; o aplicativo usa o mesmo
morphe_config.h	MORPHE_SOMA_N_MAX 1024	o tamanho máximo aceito, igual ao das memórias
address_map_arm.h	FPGA_ONCHIP_SPAN: 0x3FFFF → 0x4FFFF	o servidor só enxerga a parte da ponte larga que ma- peia; as memórias novas ficam depois de 0x40000
morphe_server.c	MORPHE_TEM_SOMA 5 ponteiros em fpga_init() handle_soma() case MORPHE_OP_SOMA	a soma só é compilada se o hps_0.h tem os endereços dela “endereço da ponte + deslocamento do hps_0.h” para cada memória e PIO o fluxograma acima; o molde foi a handle_fir() o despacho: opcode 9 chama a handle_soma()

Acessar a FPGA, em C, é usar um ponteiro — o mesmo que o devmem fazia na A6:

```

g_soma_a      = (int32_t *)((char *)g_fpga_virt + SOMA_A_BASE);          /* ponte larga */
g_pio_soma_start = (volatile uint32_t *)((char *)g_lw_virt + SOMA_START_BASE); /* ponte leve */

g_soma_a[i] = valor;              /* escreve a palavra i da memoria */
*g_pio_soma_start = 1;            /* liga o start */

```


Cuidado

A conferência do *bitstream* (*sysid*) no topo do fluxograma não é enfeite: se a placa estiver com um .sof sem a soma, escrever em 0x40000 trava a placa, como o devmem da A6. O servidor não precisa ser compilado à mão: o --deploy do morphe-up.sh envia e recompila.

B6 O aplicativo, e o teste final

O que é e por quê

O aplicativo (Python/morphe_app.py) é o que o aluno abre. Para a soma, ele precisa: montar o pedido com o opcode 9 e as amostras, entender a resposta, e uma janela para gerar a e b e mostrar y . O pedido tem o mesmo formato da convolução, que também manda dois sinais:



Faça

Traga os quatro arquivos prontos do gabarito:

```
git checkout origin/estagio/modulo-soma -- Python/morphe_protocol.py Python/morphe_config.py
```

```
git checkout origin/estagio/modulo-soma -- Python/soma_window.py Python/morphe_app.py
```

Arquivo	O que muda	Por quê
morphe_config.py	SOMA_N_MAX = 1024	o mesmo limite do servidor
morphe_protocol.py	OP_SOMA = 9, build_soma_request(), decode_soma_response()	monta os bytes do pedido e confere a resposta
soma_window.py	a janela (novo)	dois painéis de sinal, o botão Somar na FPGA e os gráficos; confere y com a mesma conta feita no NumPy
morphe_app.py	um import, uma linha no menu, _open_soma()	o botão que abre a janela

Já existe: reaproveite

A janela é curta porque quase tudo já existe: o painel de sinal (SignalPanel), o gráfico da convolução (_stem_signal), a conversão para Q15.16 (float_to_q1516, em dsp_core.py) e o cliente já apontado para a placa escolhida (self.master.tcp_panel.make_client()).

Faça

O teste final. De ~/meu-modulo, num computador do laboratório:

```
python3 Python/morphe_app.py
```

No menu, **Soma ($a + b \rightarrow$ FPGA, exemplo do roteiro)**; gere os dois sinais e clique em **Somar na FPGA**.



o que você deve ver: a barra de baixo diz *iguais, bit a bit* (placa 2, 5/10/2026)

Confira

- a barra de baixo diz que as amostras são **iguais, bit a bit** à conta feita no NumPy;
- $a = b = 30\,000$ dá 32 767,99998 (saturou), como na A6;
- as outras janelas (convolução, FFT, IIR) continuam funcionando;
- numa placa com um `.sof` antigo, a soma é **recusada** com mensagem — e a placa não trava.

Faça

Devolver a placa à turma, sempre, ao terminar. Na estação, de `~/meu-modulo`:

```
./morphe-up.sh --down
```

e de `/opt/morphe`:

```
cd /opt/morphe
```

```
./morphe-up.sh --cable 'DE-SoC [1-2]'
```

Para o seu próprio módulo

Se o seu módulo...

faz outra conta amostra a amostra, com 1 ou 2 entradas

tem parâmetros (um ganho, coeficientes)

precisa de mais de 1024 amostras

tem latência de vários ciclos

O que muda em relação à soma

só o núcleo (`soma_core.v`); copie o resto trocando o nome

mais um PIO (poucos valores) ou mais uma memória (muitos)

o tamanho das memórias, o `N_SAMPLES`, os `_N_MAX` e os endereços (veja os buracos livres no **Address Map**)

o `soma.v` espera um sinal de “pronto” do núcleo antes de gravar

Erros comuns

Sintoma	Causa e solução
faixa amarela <i>IP upgrade recommended</i> , ou <i>Used ... 23.1 (instead of 20.1)</i>	abriu com outro Quartus; feche sem salvar e abra o 20.1
<i>Errors</i> na barra de baixo do Platform Designer	porta sem relógio ou reset, ou dois componentes no mesmo endereço (veja o Address Map)
<i>can't find port ... _export</i> ao compilar	o nome no <code>ghrd_top.v</code> não é o gerado; confira no <code>soc_system/synthesis/soc_system.v</code>
o Quartus não acha o módulo	<code>.v</code> fora de Quartus/ ou fora da lista do projeto
<code>devmem</code> lê sempre 0	o <code>external_connection</code> não foi exportado, ou o fio não chega ao módulo no <code>ghrd_top.v</code>
a placa some da rede	acesso a endereço sem componente: <code>devmem</code> antes de gravar, ou <code>hps_0.h</code> diferente do <code>.sof</code>
operações antigas param de funcionar	usou <i>Assign Base Addresses</i> : os endereços mudaram
<code>_Static_assert</code> falha ao compilar o servidor	faltou o <code>FPGA_ONCHIP_SPAN</code>
a placa para depois de cerca de uma hora	sem a licença ativa; use o <code>morphe-up.sh</code> , sem <code>sudo</code>
<code>qsys-generate</code> ou <code>quartus_sh</code> : <i>not found</i>	terminal em <code>ksh</code> ; digite <code>bash</code>