(gm)

9장 면티플러서, 디코너, 프로그라머블 논리소가 → 聰 唯 때 本此時

→ 확을 만들 때 저수 쓰이는 기능들 미기 만들어 효료를 만들 때 쉽게 사용값 수 있도록 참

9.1 748

소규모 집적회로 : NAND, NOR, AND, OR, 인버터

♥ 중규모 집적한로 : 덧셈기, 멀티플렉서, 디코더, 레NI스터, 카운터


대규모 집적회로 : 메모리, 마이크로프로세너

9.2 멀티플레너 (MVX)

멀티플레서 = 데이터 선택기 = MVX

→ 여러개의 입력 중 하나를 선택하는 기능을 함

1) 2 to 1 MUX (= 2×1 MVX)



그림설명

그개의 일적 Io, I, 중 하나를 선택하여 출적으로 보내는데 선택선 A가 이 이면 Io을 출격 선택선 A가 1 이면 I,을 출격한다.

.. A가 이이냐 1 이냐에 따라 출격 존가 결정됨


진리표 A Z 0 I. 1 I.

논리식 본 = A'Io + AI,

tb_elec_engineer@naver.com

(gm)

: 일격 47H, 즐겁 17H인 MUX



Io, I, I2, I3 의 입력 4개 중 A, B의 제어난에 따라 출력 모가 결정된다.

A=0, B=0 이번 Io이 홀려 A=0, B=1 이번 Ii 홀려 A=1, B=0 이번 Iz 콜려 A=1, B=1 이번 I3 콜려

진리표

논리식


왕의사용 의사하면

8 to 1 MUX 도 이라함이 작용하여 만들수 있다

③ 위내왕 앨란하기

2" to 1 MVX

→ 2ⁿ 개의 입격 과 n기위의 제에선(선택선)을 가지는 멀티플레너




① X.Y의 두 개의 입력을 갖는 MVX 설계하기


tb_elec_engineer@naver.com

201 X,Y 7 411E

(gm)



到 到村 王对部门



 $A=0 \rightarrow Z=X$ $A=1 \rightarrow Z=Y$

9.3 3-45EH HIH (= 3-state Buffer)

3- 상태 버퍼는 들어만 신호를 증폭시키기 위해 사용한다


tb_elec_engineer@naver.com

(gm)


A 신호가 들어올 때 제에서 B가 이 이냐 1 이냐에 따라 할려 C가 결정된다.

B=0 이면 연결된 상태소 A 일적이 C로 전면 B=0 이면 개방]로 상태가 되어 A 합적이 전략되지 않는다. (High Impedance / 개방]로 상태라고 하는)

문제) 2개 이상의 게이트 아 다른 소자들의 활력이 작전 면결되면 정상상태에서 논기회로가 동작하지 않고 게이트나 손상될 수 있음



문제해결) 3-상태 버퍼를 사용하여 2개 이상의 게이트 아 다른 소자들의 활겨운 연결



田 3상 버퍼를 이용하여 MVX 福起 수 %음

tb_elec_engineer@naver.com

(gm)

B=1 이면 아래버터가 돌자능

.. C=D

A=0

> 矮川 凯州 語

B=0 이면 위 버파가 동작가능

* (원배 젊이 웨너 수 있는 상함이지만

∴ A=D

C=0

3상 버퍼를 이용하여 중절이 망이나지 않았다)

: 두개의 활려를 면결해할 때 3상 버퍼를 이용


이 나 디코더와 인코더

다코더란? ① 코드 변환기: (제) 2전수 코드 입각하에 해야하는 10전수를 결각

② 최소항 생성기 : n개의 합격 변수에 대해 2ⁿ개의 최소항을 생성 → 진리포에서 한 형만 1이 되고 나서지는 0 이 되는 참 ⇒ 디코더 언제 AND 게이트가 있음을 알수 있음

3 to 8 line Decoder

: 37H 일격과 23 기위 최소하을 갖는 디코터



❸ 대로더 응용

Sum = ∑ m (1,2,4,7) → 별해 터하면 됨

apc	Уо	Уı	Yz	y ₃	Уц	75	76	УT
000	1	0	0	0	0	0	0	0
001	0	1	0	0	0	0	0	0
010.	0	0	1	0	0	0	0	0
011	0	0	0	1	0	0	0	0
100	0	0	0	0	1	0	0	0
101	0	0	0	0	0	1	0	0
110	0	0	0	0	0	0	1	0
111	. 0	0	0	0	0	0	0	1

❸ 기·은 000 일때 결력된 입력값의 각 조합에 대해 활력선 중 하나만 1 이 된다

(gm)

: 4개의 입격과 24개의 최대항을 갖는 디코더

A B C D	→ → →	4 to 10 line Decoder		m'o m'i m'2 m'3 m'4 m'5 m'6 m'q m'g
------------------	-------------	----------------------------	--	-------------------------------------

BCD 일격				10%	45	至2	=				
ABCD	0	1	2	3	4	5	6	П	8	9	
0000	0	1	1	١	١	١	l	1	١	1	7
0001	1	0	- 1	1	l	1	1	1	I	١	
00 10	entition	1	0	1	1	l	1	1	1	1	-
:					;						
1001	1	1	1	1	1	1	1	l	1	0	J
10,10	1	1	1	ı	1	١	1	1	1	١	1
. >						1.	/				
1111	1)	1	1	1	١	l	1	1	1	_1

4개의 합격을 기위는데 활약은 10개? BCD 하득기로 디코더가 여름을 함 BCD는 0~9 개기 가능

BCD 코드는 10시5개시는 생기지 않는다


위 대로대를 사용하여 원하는 학수를 구현하고 수 있다.

ex)
$$f_1(a_1b_1c_1d) = m_1+m_2+m_4$$

$$f_2(a_1b_1c_1d) = m_4+m_1+m_q$$
 $\stackrel{?}{=}$ NAND HOLE ABSTOR ABSTOR

$$\Rightarrow f_1 = m_1 + m_2 + m_4 = (m'_1 m'_2 m'_4)'$$

$$f_2 = m_4 + m_1 + m_9 = (m'_1 m'_1 m'_1)'$$




인코더란? 디코더의 반대

नेभिर । ए धवना पानेन २०१ केंड्रे डेट्न

→ 됬에 하나 이상의 입적이 1이던 제일 약쪽에 있는 1에 대해 결력을 결정

8 to 3 위선 순위 인코더



y.	4,	Yz	Yz	Y4	1/5	1/6	Yn	abc	d
0	0	0	0	0	0	0	0	000	0
1	0	0	0	0	0	0	0	000	1
X	1	0	0	0	0	0	0	001	1
X	X	1	0	0	0	0	0	010	l
X	×	×	1	0	0	0	0	011	l
Χ	X	×	X	1	0	0	0	100	١
×	X	X	X	X	1	0	0	101	- 1
X	X	X	×	X	X	1	0	110	1
X	×		×				1	111	1
L	y .		-v-			1			

() 상 모든 함께 이 일 경우 이 아니면 그 값을 가장


하나 이상의 이렇이 1 일 경우 제일 1은쪽의 1메 대한 값을 흘려하기 때문에 Yo~Yb은 이 이는 1 이트 상산없이 무만하거리함

9.5 일기전용 메모2 (ROM)

ROM = Read-Only-Memories 0127?

저장된 데이터를 바뀔 수 없고 데이터를 저장하게 그 데이터를 잊어내는 일계기능만 가능한 회로

8 SE X 4 HE ROM




ROM에 저장되어 있는 철적들을 취드 (word) 각고 함 각 워드는 나비트 건이를 가져 " 87대 워드 X 나비트 ROM" 이건고 함 기내의 입격들은 2ⁿ기내의 워드 중 하나를 선택하기 위한 주소 여러운 함

전 Fo 만 과하내 사용하면 Fo 의 전시표를 기자는 원리 도를 실현한 수 있음


GW _

tb_elec_engineer@naver.com



- → 2" 대로더 줄2寸 중 하나가 1 (최소항 엉덩)
- → 이 디코더 활격년이 메모기 배명의 한워드선택
- → 이 워드에 저장된 베트 패턴이 메모리 콜려선으로 전송

ROM의 내부리로 구조



P. 미의 진리표로 부터 ROM을 표현한 것이다.
진리표 콜레이 0이면 ROM의 메모리 배열에 스위칭 소사가 띠고
진리표 콜레이 1이면 스위칭 소사가 면결되 해당 최소하이 콜레된다.
디코더를 통해 최소하들이 생성되고 스위칭 소사가 면결되면
콜레이 되는데 세요같은 OR 게이트가 생각되어 있는것이라고 생각하면 된다.

:.
$$F_0 = \sum m (0,1,4,6) = A'B' + AC'$$
 $F_1 = \sum m (2,3,4,6,7) = B + AC'$
 $F_2 = \sum m (0,1,2,6) = A'B' + BC'$
 $F_3 = \sum m (2,3,5,6,7) = AC+B$

9.6 프로그래머빌 논리소자

(gm)

→ 다양한 논기하片를 제공하도록 프로그램이 가능한 디지털 장석회소

좋슦 ① 프로그 래머빌 로직어게이 (PLA)


② 프로그래머블 어레이오직 (PAL) : 특별한 형태의 PLA

① 프로그래머블 로젝터레이 (PLA)

ROM 과 동일한 기보기능 수행 : 저장된 데이터를 읽어내는 일기 기능만 가능한 되오 mil 일격과 mank의 결격을 가장 2ⁿ워드 X mulie Rom 이라고 표시

POM의 내부조직과는 다음 → AND -OR HING로 이루어져 있는데 입격분수 중 필요한 습하만 실현시켜 OR HING로 만듦

PLA 의 배부조직



Fo = A'B' + AC'

Fi = B+ Ac'


F2 = A'.B' + BC'

F3 = AC+B

→ 미울킨하되 판매라 급하들 민중이 없는 항들은 다른 항수에 이미 포하되어 있어 안들 때 벌에서 사용하면 된다

tb_elec_engineer@naver.com

W PLA 실현



가로는 AND 게이트가 AI오는 OR 게이트가 연결되어있다고 생각!

11

PLA I

मुख्य पंजि	Ž		
Product	Inputs	outputs	
Term	ABC	Fo F1 F2 F3	
A'B'	00-	1010	Fo = A'B' +AC'
Ac'	1-0	1100	- 10110
В	-1-	0101	Fi = Ac+B
BC'	-10	0010	$F_2 = A'B' + BC'$
AC	1-1	0010	F3 = B+AC
	11	1V	

V


해당급하이 존재: 0:산의병

地下:1

// 圣재X:0

一: 弘品

(커게)
$$f_1 = a'bd + abd + ab'c' + b'c$$
 \rightarrow 필요한 급하를 맡을 표시 $f_2 = a'bd + c$ $f_3 = abd + ab'c' + bc$




② 프로그래머블 허레이로직 (PAL)

AND HIGH 프로그램이 기능하지만 OF HIGH 고정되어 있는 특별한 형태의 PLA 구조는 PLA 라 같다

AND 버릇의 면원 X 로포시

(gm)



이 : 연결한 수 있음을 나타내는 표시 즉, 프로그램을 하지 않은 상태이다

I, I'z + I', Iz 하다를 구현하기 의

대제) PAL을 이용하며 건덧네기 전체하기

TUTALITY Sum =
$$X'Y'C'$$
in + $XY'C'$ in +

