Chapter 8. उद्ये डेट दिना री हिसागीत

(gm)

- ⊕ 조합회로 총 정리 (메모리 X , 촬려 = f (입력)) 기억자 면널하면 3차회회가 됨
- 지민 다음기 → 카노맵 , 퀸-맥클거스키 방법 등을 이용해 간략화된 대수식 연들기 기본 변수가 많고 항의 수가 저으면 문제 설명에서 대수적 식을 작업표현 → 대수적으로 간략화하기
 - → 간략화된 대수식은 게이트의 유형에 따라 적절한 식으로 조작
- 윾현① → 인수화 또는 곱을 이용하며 게이트의 수 또는 게이트 입력 수 감소시키기
- (2건) 회로가 2개 이상의 콜려을 가질 때, 카노앱을 이용하며 공통창을 찾아 게이트 우/게이트 입력 수 좋아기 (2건) 회로가 3개 이상의 단을 가질 때, 항수를 개별적으로 최소라하고 공통창을 않는 수 있는 방법으로 인수화 *** 하실 과 작업 변환이 가능한 최로 (NAND 게이트로 바꾸기)
 - [전] 각 클릭어 OR 게이트를 가지고, AND 게이트 (또는 OR HIOLE) 塾릭이 같은 게이트에 여명되지 않는 길로는 모든 AND 와 OR 게이트를 NAND 게이트로 교체하고

 → 첫 번째, 세번째, 다녔번째, … 단으로 압력되는 문사들을 보유라

 하면 NAND 게이트가 됨
 - (조건) AND -OR 회오가 같은 유형의 게이트에 면결된 AND 게이트 (또는 야 게이트) 황력을 가시면, 위 과정에 인배터가 필요

유형③ -> 직접 변환이 가능한 최조 (NOR 게이트로 바꾸기)

- (2건) 각 콜럼에 이온 게이트를 가지고, AND 게이트 (또는 OP 게이트) 환격이 같은 유형의 게이트에 연결되지 않는 최오는 환경함수의 보수에 대한 최소 논리곱의 함 표현으로 바꾸기
 - → AND 와 OP THOLE 화를 기기면

NOR 케이트가 됨

(3건) AND -OR 화가 같은 유형의 게이트에 현결된 AND 게이트 (또는 OP 게이트) 출격을 가지면, 위 과정에 인버타가 필요

8.2 한정된 게이트 팬-인을 가는 회3의 성계

tb_elec_engineer@naver.com

팬-인 (Fan-in) : 개이트 입력수

펜-아웃 (Fan - out) : 711이트 철적 수

♡ 회오는 항된 팬인과 팬-아웃을 1점

데세 1) 3입력 NOR 게이트를 이용해 f (a,b,c,d) = ∑m (0,3,4,5,8,9,10,14,15) 을 1현하라 전 ① fan -Tn = 3

② NOR THOSE OF

→ NOR THOLES 閱話 법) 0号 (問語 최소 본曜의 記字 至記 → 野計刊

f' = a'b'c'd + ab'cd + abc' + a'bc + a'cd'


게이트 입력 수를 3으로 즿이기 위해 연수화하기.

바라하기 (5모2간 법칙 객용)

$$\Rightarrow f = \left[b'd \left(a'c' + ac \right) \right]' \left[a'c \left(b + d' \right) \right]' \left[abc' \right]'$$

$$= \left[b + d' + \left(a + c \right) \left(a' + c' \right) \right] \left[a + c' + b'd \right] \left[a' + b' + c \right]$$

결과 > 3개의 입격을 갖는 NOR 21101트



여제 2) 오직 2 일적 NAND 제이트와 인버터만을 이용하여 주어진 하수를 되시하고.


$$f_1 = \sum m (0,2,3,4,5)$$

tb_elec_engineer@naver.com


(gm)

- ② NAND至 亚
- ③ 인버터만 이용


$$f_1 = \sum m (0,2,3,4,5)$$



$$f_i = b'c' + ab' + a'b$$



$$f_2 = b'c' + bc + a'b$$




$$f_3 = a'b'c + ab + bc'$$

2입력의 OR HINTER 바꾸게 위해 인단화 하기

$$f_2 = b'c' + cc' + bc + bb' + a'b = (b' + c)(b + c') + a'b$$

$$f_3 = \alpha'(b'c) + b(a+c') = \alpha'(b+c')' + b(a+c')$$

班社税




型码 HINETH OP

→ NAND THOIES HE HERTI

결과 > 인버터 만을 이용하며 2개의 압격을 기는 NAND 게이트로 변환하기

tb_elec_engineer@naver.com


(gm)



8.3 게이트 지면 (=건파지면) 과 타이밍도 (= 시간 다이어그램)

논가베이트에 일찍이 변형 때 , 좡약 바로 변하지 않고 "게이트 지면"이 있다





인버터를 지나면 */은 0* 으로 0은 1 로 바뀌는데

된 라 원 의 시간지면 후 바뀐다.


到外包告 禮任, 暗在 Xt.

예제 2) 두 게이트를 갖는 희로의 Ekol识도 살펴보기 각 게이트가 20ns 의 전파지연을 2낮다고 가정

(gm)


(설정) 입력 A는 t=40 ns 에서 1로 변화하고 t=100 ns 에서 0으로 다시 돌아름입력 B=1 입력 C=0

G1 과 G2 게이트의 콜렉 타이밍도 살펴보기



⇒ G₁ HIDE: AP B Th AND HIDE로 연결됨
 ∴ 둘다 1 일 때 G₁ HIDE의
 할릭이 1 이다

G2 게이트 : G1과 C가 NOR 게이트로 연결될 ∴ 둘다 O 일 때 G2 게이트의 클력이 1 이다



박 개0년가 20ns의 전파지면을 가지므로 A와 4교하여 Gi은 20ns의 전파지면을 G2 는 40ns의 전파지면을 가는다.

8. 4 조합논리의 해저도

해저는간? 조합회로의 일격이 변합 때, 임격으로부터 충격까지 다른 경로가 다른 전화시면을 가져 일어나는 원치않는 스위치 과도형상


데게 I) 1-해서드를 갖는 경우

(설정) 주어진 회로에 대해

A=C=1

B는 20ns 에서 1→0 바뀜

각게이트는 10ns의 전파기면을 가짐




F= AB'+BC

501) A=C=1 612 F=B'+B=1

: 철적 F는 상수 1로 유지해야 한다

회로의 타이밍도 살펴보기



B = 1 - D F

D: 인버터와 AND HIDTER 20NS의 전파지면을 가짐 A=1로 고정되어 있어 B'의 변화가 D'HID트 활격이 됨

E: AND 게이트로 10ms 전파게션을 가짐 C=1로 고정되어 있어 B의 변화가 단게이트 출격이됨

F: OR HIDES 10MS 전파지면 가짐
OR THOLESES DA E 중 하나가 1이면 1

tb_elec_engineer@naver.com

(gm)

 今 30 ns ~ 40 ns 러 D와 E가

 모두 0

 F7ト 10 ns의 단파(변경 가져 40 ns ~ 50 n s 러)


" |- 해서도 변생 "

निस्मान यमार्

tb_elec_engineer@naver.com


MMIA > F= AB'+BC

(gm)



: 해서드가 제거된 회로

F = AB'+BC+ AC



메게 2) 0- 해저드를 갖는 경우


tb_elec_engineer@naver.com

(설정) 주어진 최오에 대해

A=0, B=1, D=0


CT 5nsoild 0→1 邮品


인버터는 3ns , AND /OR HIOLE 는 5ns의 전파시면을 가짐



F= (A+c)(A'+D') (B'+c'+D)

SO() 설정된 내용에 근거하여 회로 분석하기






→ 10 ns ~ | 3 ns all H
 ₩ 와 Υ 가 모두 1
 조가 5 ns 의 전파지어를 가져
 15 ns ~ 18 ns all H

" O - 하시스 바ば "

(gm)

예제 2식 \rightarrow F=(A+c)(A'+D)(B'+c'+D)



해저드가 제거된 최도

F = (A+C)(A'+D')(B'+C'+D)(C+D')(A+B'+D)(A'+B'+C')