- c) Modos de direccionamiento de operandos
- d) Codificación de los modos de direccionamiento
- e) Tipos de instrucciones en el repertorio
- f) Tipos de datos, codificación de los mismos y forma de designación del tipo
- g) Formas de especificar el destino del salto y la condición de salto
- 3. (2,5 puntos) Suponed una arquitectura no segmentada que funciona a 2.5 GHz y que necesita 5 ciclos para finalizar la ejecución de una instrucción. Se quiere segmentar la máquina con 5 etapas. Para ello considerad un procesador segmentado con un cauce de 5 etapas. El recuento de instrucciones dinámicas por tipo como un porcentaje del total es el siguiente:

10% almacenamientos 20% cargas 20% saltos 50% instrucciones ALU

- a) ¿Cuál es la ganancia ideal debido a la segmentación para este procesador?
- b) Suponed inicialmente que se ignora el incremento potencial del ciclo de reloj debido a la segmentación. En este caso las paradas por dependencia de datos ocurren en dos situaciones. Una parada de un ciclo tiene lugar cuando a una instrucción de carga le sigue una instrucción ALU que utiliza el resultado de la load. Esta situación ocurre en el 40% de las instrucciones de carga. Una parada de 2 ciclos de reloj ocurre cuando a una instrucción de salto le precede una operación ALU cuyo resultado lo utiliza la condición de salto. Esta situación ocurre en el 50% de las instrucciones de salto. ¿Cuál es el porcentaje de reducción de la ganancia respecto a la ideal debido a las dependencias de datos?
- c) Realmente al segmentar la máquina se modifica e incrementa el hardware de manera que se fuerza a correr la máquina a 2 GHz. Suponed que además de las detenciones por dependencias de datos anteriores, se consideran las paradas causadas por las instrucciones de acceso a memoria que provocan una parada de 2 ciclos. Esto ocurre en el 10% de las instrucciones de memoria. ¿Cuál es la ganancia de velocidad en este caso debido a la segmentación?
- d) Muestra el diagrama de temporización en el pipeline de 5 etapas anterior para la ejecución del código siguiente, muestra solo hasta la segunda vez que se haga la búsqueda de la instrucción lw. El primer salto es no efectivo (no se toma) pero el último salto condicional si es efectivo (se toma). El adelantamiento se realiza siempre.

LOOP:
| lw r1, 0(r2) |
| andi r3, r1, #4 |
| beqz r3, LINE1 |
| add r4, r4, r1 |
| j LINE2 |
| LINE1: add r5, r5, r1 |
| LINE2: sw 4(r2), r1 |
| addi r2, r2, #8 |
| bneq r2, LOOP |
| xor r5, r6, r7

- 4. (1,5 puntos) La memoria principal del procesador Intel ATOM es de 4GB con un bus de direcciones de 32 bits y palabras de 32 bits. El procesador dispone de una cache de 2MB y dispone de bloques de 64 KB para transferir información entre memoria principal y caché. Indica para cada dirección qué bits corresponden a cada uno de los campos en los que puede dividirse la dirección para:
 - a) Correspondencia directa
 - b) Correspondencia asociativa
 - c) Correspondencia asociativa por conjuntos de 2 vias

Arquitectura de los Computadores. Junio 2012

1. (3,5 puntos) La extensión del repertorio Pentium III, incorporando instrucciones SSE y el correspondiente hardware de procesamiento SSE permite acelerar los tiempos de cálculo, en lo que a tareas multimedia en punto flotante (TMPF) se refiere, en un factor de 20. Utilizando como conjunto de benchmarks para análisis del rendimiento multimedia en punto flotante CFP2006 (SPEC CPU2006), cuyos programas realizan tanto tarea multimedia en punto flotante (TMPF) como no multimedia en punto flotante (TNMPF), se observó que los tiempos de ejecución de los programas del conjunto de benchmarks son los que aparecen en la tabla tanto compilados utilizando SSE como sin utilizar SSE.

CFP2006 (Floating Point Component of SPEC CPU2006)	Tiempo ejecución sin SSE Pentium III	Tiempo ejecución con SSE Pentium III
410.bwaves	140 s	60 s
416.gamess	127 s	54 s
433.milc	132 s	58 s
434.zeusmp	114 s	53 s
435.gromacs	154 s	61 s
436.cactusADM	124 s	52 s
437.leslie3d	143 s	59 s
444.namd	154 s	62 s
447.dealII	127 s	55 s
450.soplex	148 s	62 s
453.povray	165 s	68 s
454.calculix	125 s	54 s
459.GemsFDTD	142 s	61 s
465.tonto	144 s	63 s
470.lbm	167 s	70 s
481.wrf	142 s	62 s
482.sphinx3	186 s	72 s
Media geométrica	1425	605

Utilizando la media geométrica para representar el rendimiento de las dos opciones (Tiempo ejecución sin SSE Pentium III; Tiempo ejecución con SSE Pentium III) calcula:

- a) El porcentaje medio del tiempo de ejecución de los programas compilados sin SSE que se utiliza para realizar tareas multimedia en punto flotante (TMPF).
- El tiempo de ejecución medio que los programas compilados sin SSE consumen en realizar tareas multimedia en punto flotante (TMPF).
- c) El tiempo de ejecución medio que los programas compilados con SSE consumen en realizar tareas multimedia en punto flotante (TMPF).
- d) El tiempo de ejecución medio que los programas consumen en realizar tareas no multimedia en punto flotante (TNMPF).
- e) Tras estudiar los niveles de utilización de instrucciones SSE en los benchmarks, se estableció que una medida realista de la fracción mejorada es 61%. El departamento de diseño hardware establece la posibilidad de mejorar la unidad SSE duplicando la aceleración mejorada (40). ¿Que incremento en la fracción mejorada sobre el 61% debería conseguir el departamento de diseño de compiladores, para igualar la mejora en la aceleración global conseguida por el departamento de diseño hardware?
- 2. (2,5 puntos) Google está rediseñando su smartphone Nexus con el objetivo de aumentar el rendimiento del teléfono y permita realizar tareas que normalmente estaban en el ámbito de los computadores personales. Para ello, desea rehacer la arquitectura del procesador comenzando por un nuevo diseño del repertorio de instrucciones sabiendo que:
 - i. El coste total del procesador debe ser medio.
 - ii. Los programas que se ejecuten en el procesador se desarrollarán con lenguajes de alto nivel.
 - iii. Tienen pensado una organización del computador con 4 nucleos de procesamiento superescales.

Indica que decisiones de manera justificada debería tomar Intel, valorando las diferentes alternativas, en las siguientes componentes de la arquitectura:

- a) Tipo de almacenamiento interno a la CPU
- b) Número de operandos que se pueden direccionar en memoria en instrucciones ALU