

INTEGRANTES





Nicolas C. Caldeira Engenharia de Computação

Ingressante na Engenharia de Computação em 2021, tem interesse em trabalhar com Desenvolvimento Web



Matheus dos S. Inês Engenharia de Computação

Transferido da Engenharia de Materiais (021), tem interesse em trabalhar com Produção Musical e Cinematográfica



Mateus Goes
Engenharia de Computação

Transferido da Engenharia de Materiais (021), tem interesse em trabalhar com Mercado Financeiro



Bárbara F. Madera Engenharia de Computação

Ingressante na Engenharia
de Computação em 2020, tem
interesse em trabalhar com
a aplicação da computação
em robótica de
reabilitação





PARTE 1



Processador em SystemVerilog












- Primeiro contato com Verilog em Sistemas Digitais (SEL0628)
- Adquirir novos conhecimentos e Agregar e aplicar conceitos da graduação
- Máquina de estado:Possibilidade de visualizar diretamente (FPGA)














Visualização em pequena escala de algo muito complexo










Arquitetura do Processador

- 0 8 bits
- 4 instruções
- 0 2 formatos
- Arquitetura Von Neumann





Organização de memória

- Organização de memória em 128 endereços
- 16 variáveis possíveis
- A parte vazia pode ser usada para armazenar vídeo ou acoplar gráfico no processador no kit FPGA

Endereço						Palavras	
) (0	0	0	0	0	0	247 120
) 1	1	1	1	1	1	1	2^7=128

Endereço	Palavras
11110000	204 16
11111111	2^4=16

Endereco	Palavras	
1110000	2^7 - 2^4=112	
. 1 1 1 1 1 1 1		

Conjunto de instruções - 8 bits - 4 instruções - 2 formatos


Tipo 1


Endereço: 0x1111_endereçoX

Tipo 2

Endereço:0x0_endereçoY

0	0	0	0	endereço X	não usada
0	0	0	1	endereço X	não usada
0	0	1	0	endereço X	não usada
0	0	1	1	endereço X	STORE
0	1	0	0	endereço X	LOAD
0	1	0	1	endereço X	ADD
0	1	1	0	endereço X	não usada
0	1	1	1	endereço X	não usada







Explicação






Código


```
module cpu(
     input clock, reset,
     inout [7:0] mbr.
     output logic we.
     output logic [7:0] mar, pc, ir):
     typedef enum logic [1:0] {FETCH, DECODE, EXECUTE} statetype;
     statetype state, nextstate;
10
     logic [7:0] acc;
11
12
     always @(posedge clock or posedge reset)
13
     begin
14
      if (reset) begin
15
        pc = 'b0;
16
         state <= FETCH;
17
       end
       else begin
18
19
         case(state)
20
          FETCH: begin
21
           we <= 0: //ciclo de busca (não escreve na memória)
             pc <= pc + 1: //incrementa o pc (program counter)
22
23
             mar <= pc: //coloca o endereco como sendo o PC pra acessar a memória - feitas ao mesmo tempo
24
         end
25
         DECODE: begin
26
          ir = mbr; //traz o dado da memoria
27
           mar <= {4'b1111, ir[3:0]}; //ao acessar a memória eu pego os 4 bits finais e preencho com 1111
28
         end
29
         EXECUTE: begin
30
          if (ir[7] == 1'b1)
                                        // JUMP: Se o bit que está mais a esquerda for 1
             pc <= {1'b0, ir[6:0]}; //pega o PC e salto pros 7 bits da instrução concatenado com 1 zero
31
           else if (ir[7:4] == 4'b0100) // LOAD : pega o dado da memória e coloca no acumulador
32
33
             acc <= mbr:
           else if (ir[7:4] == 4'b0101) // ADD: recebe ele mesmo + valor da memória
34
35
             acc <= acc + mbr;
36
           else if (ir[7:4] == 4'b0111) // SUB: recebe ele mesmo - valor da memória
37
             acc <= acc - mbr;
           else if (ir[7:4] == 4'b0011) // STORE: Habilita o 1 no writte enabble
38
39
             we <= 1'b1; //habilito a escrita na memoria
40
         end
41
         endcase
         state <= nextstate:
42
43
       end
     end
```



Resultados











- Fornece informações técnicas muitas vezes relevantes
- Indica se o projeto excedeu os recursos disponibilizados
- Pinos, bits de memória, blocos de Total GXB Receiver Channel PMA processamento de sinal digital (DSP) e loops de bloqueio de fase (PLLs)

Flow Summary

	-	. 7.		
<<	Fi	Ite	r>	>

< <filter>></filter>					
Flow Status	Successful - Tue Dec 20 22:16:37 2022				
Quartus Prime Version	21.1.1 Build 850 06/23/2022 SJ Lite Edition				
Revision Name	Org_Arq				
Top-level Entity Name	cpu				
Family	Cyclone IV GX				
Total logic elements	61 / 14,400 (< 1 %)				
Total registers	36				
Total pins	35 / 81 (43 %)				
Total virtual pins	0				
Total memory bits	0 / 552,960 (0 %)				
Embedded Multiplier 9-bit elements	0				
Total GXB Receiver Channel PCS	0/2(0%)				


0/2(0%) 0/2(0%) Total GXB Transmitter Channel PCS Total GXB Transmitter Channel PMA 0/2(0%) Total PLLs 0/3(0%) Device EP4CGX15BF14C6 Timing Models Final








- Forma de visualizar um circuito digital
- Ajuda a entender o que foi escrito na linguagem escolhida
- Quartus: RTL Viewer







PARTE 2



Jogo da Velha: Edição <u>Patriotas x Trabalhadores</u>









- Dogo da Infância
- Eleições
- Renovar algo clássico
- Bom humor
- Tudo é político










Demonstração









Dificuldades



- Contato com algo novo (embora a linguagem seja antiga)
- Programação + Teoria

+\SSEMBLY












- Maior dinamicidade para as telas (movimento)
- Melhoria do design
- Multijogos e single player










- Maior dinamicidade para as telas (movimento)
- Melhoria do design
- Multijogos e single player







Agradecemos pela atenção:)





