Organización de Computadoras 2011

Pipeline

Organización de la Clase

- Introducción al procesamiento pipeline.
- Arquitectura MIPS 32 con implementación pipeline.
- Riesgos pipeline.
 - Estructurales
 - Datos
 - Control


Procesamiento Pipeline. La Idea de una Línea de Montaje.

- Ejemplo de fabricación de un automóvil.
- Se requieren cuatro pasos:
 - Construcción de la carrocería.
 - Protección anticorrosiva y pintura.
 - Ensamblado mecánico: caja-motor.
 - Colocación de interiores y terminación.

Procesamiento Pipeline. La Idea de una Línea de Montaje (cont).

- Hipótesis: cada paso insume una hora.
- Esquema de producción tradicional:
 - Un auto a la vez.
 - Se produce un auto cada cuatro horas.
- Esquema de línea de montaje:
 - Se fabrican cuatro autos a la vez.
 - En distintos grados de avance.
 - Se inicia y termina un auto por hora.

Camino de Datos MIPS 32 Simplificado. Implementación Monociclo.



José Luis Hamkalo Depto. de Electrónica


Reloj

Dividir el Trabajo en Etapas Separadas por Registros.


- Busqueda de Instrucciones (IF)
- Decodificación y búsqueda de operandos (ID)
- Ejecución y cálculo de dirección (EX)
- Acceso a memoria (MEM)
- Write back (WB)

Procesamiento pipeline: procesar como en una línea de montaje.


Versión Pipeline del Camino de Datos MIPS




Etapa IF de una instrucción lw




Etapa ID de una instrucción lw




Etapa EX de una instrucción lw




Etapa MEM de una instrucción lw



Etapa WB de una instrucción lw



Corrección para la instrucción lw



Una Secuencia de Instrucciones







Diagrama Pipeline Tradicional




Estado del Pipe en el 5to Clock




Con Señales de Control




Transporte de las Señales de Control




Con Señales de Control Generadas y Transportadas.




Contención en el Register File




A Veces los Resultados no Están Listos




Ejemplo




Solución por Hardware: Parar el Pipeline




Solución por Software: El Compilador Inserta No-OPeraciones (NOP)




Evitar los Ciclos de Stall: Forwarding




Forwarding, continuación (2)




Dependencias en una Secuencia de 5 Instrucciones




Dependencias en una Secuencia de 5 Instrucciones: los Datos Pueden Proveerse a Tiempo.




Agregado del Hardware de Forwarding al Camino de Datos



Forwarding, no siempre aplicable.



MIPS de 5 etapas requiere de un "load delay slot"




Taxonomía de los Riesgos

- Estructurales
- De Datos
- De Control


Riesgos Estructurales

- Las instruciones no se pueden ejecutar por no haber suficientes recursos.
- Ejemplos
 - Memoria unificada
 - Register file no multipuerto
 - Unidad funcional requiere más de un ciclo

Riesgo estructural, ejemplo: memoria unificada (inst. y datos)



Ejemplo (continuación). Solución: Para el Pipeline



Riesgos de Datos

- Lectura después de Escritura (RAW)
 - La inst i+1 lee después que la inst. i escribe
- Escritura después de Lectura (WAR)
 - La inst i+1 escribe después que la inst. i lee
- Escritura después de Escritura (WAW)
 - La inst i+1 escribe después que la inst. i escribe
- Lectura después de Lectura (RAR)
 - La inst i+1 lee después que la inst. i lee (nunca es riesgo)

Riesgos de Control

Instrucciones que alteran el contenido del PC

Ejemplo: branch

Ejemplo de Código

```
36 NOP
40 ADD R30, R30, R30
44 BEQ R1, R3, 24
48 AND R12, R2, R5
52 OR R13, R6, R2
56 ADD R14, R2, R2
60 ...
64 ...
68 ...
72 LW R4, 50(R7)
76 ...
```

Flujo de instrucciones si el


branch es tomado: 36, 40, 44, 72

Flujo de instrucciones si el

branch es no tomado: 36, 40, 44, 48

Ejemplo, Riesgos Debido al branch


Flujo de instrucciones si el branch es tomado: 36, 40, 44, 72 Flujo de instrucciones si el branch es no tomado: 36, 40, 44, 48




Predicción de Saltos

- Predicción Estática
 - Hardware
 - Software
 - Información conocida en tiempo de compilación.
 - Profiling del programa
- Predicción Dinámica
 - Predictores locales
 - predictores de 1 o 2 bits
 - Predictores globales
 - Historia de saltos
 - Predictores en 2 niveles

Solución 1, Parar el Pipeline




Instrucciones de Control



Muy frecuentes: alto impacto en el desempeño


SPEC92

Mezcla de Saltos




Solución 2, Asumir Salto NO Tomado


Flujo de instrucciones si el branch es tomado: 36, 40, 44, 72 Flujo de instrucciones si el branch es no tomado: 36, 40, 44, 48




Qué Pasa Si el Salto es Tomado?




Mejora: Mover la Señal que Gobierna el Multiplexor del PC a la Etapa EX



Reduce Penalidad en 1 Ciclo




Mover Aún Más Hacia Adelante para Mejorar el Desempeño.



El Esquema del Salto Demorado

- Técnica que pasa la responsabilidad de los riesgos de control al compilador.
- El hardware se desentiende de los riesgos de control.
- El procesador siempre ejecuta la instrucción siguiente al branch (1 delay slot).

El "branch delay slot"



Manejo del "branch delay slot"

- Se debe garantizar que el programa se ejecute correctamente.
- Tratar de reordenar las instrucciones sin alterar la lógica del programa.
- Colocar una NOP luego de cada salto en la que no fue posible garantizar que el programa se ejecute correctamente.

Branch delay slot: tres posibilidades (a) From before (b) From target (c) From fall-through DADD R1, R2, R3 DADD R1, R2, R3 DSUB R4, R5, R6 if R2 = 0 then if R1 = 0 then -Delay slot DADD R1, R2, R3 Delay slot OR R7, R8, R9 if R1 = 0 then DSUB R4, R5, R6 → Delay slot becomes becomes becomes DSUB R4, R5, R6 DADD R1, R2, R3 if R2 = 0 then if R1 = 0 then -DADD R1, R2, R3 OR R7, R8, R9 DADD R1, R2, R3 if R1 = 0 then -DSUB R4, R5, R6 DSUB R4, R5, R6 -


José Luis Hamkalo Depto. de Electrónica

Predictores Dinámicos de Saltos

- Consideraciones
- Predicción de saltos
- Eliminación de saltos


Predictor de Salto de un Bit

- Se implemneta mediante una tabla de 1 bit
- A cada salto le corresponde una entrada en la tabla
 - Si un bit es 1, entonces el salto se predice tomado
 - Si un bit es 0, entonces el salto se predice no tomado
- Cada bit de la tabla se va estableciendo dinámicamente: si un salto efectivamente se toma, entonces el bit correspondiente de la tabla se pone en 1, sino en 0.



Predictor de Saltos de 2 bits

- La tabla tiene 2 bits por entrada en lugar de 1
- Con 2 bits puede distinguir 4 estados posibles para predecir el salto.



Prediciendo el Resultado de Saltos en Programas de Punto Flotante

Ejemplo

```
FOR I = 1 to N

FOR J = 1 to N

FOR K = 1 to N

C(I,J) = C(I,J) + A(I,K) \times B(K,J)

Li

Each branch is taken (n-1) times and not taken 1 times

Li

Li

BNEZ Rk, Lk

1-bit predictor: 2 mispredictions out of n predictions

BNEZ Rj, Lj


2-bit predictor: 1 misprediction out of n predictions

BNEZ Ri, Li
```

Cómo Busco en la Tabla?

- Cada branch debería tener una entrada exclusiva en la tabla.
- Es deseable acceder por un mapeo de bits del PC (dirección del branch).
- En la práctica solo uso los "n" bits más bajos del PC para acceder a la tabla para limitar su tamaño.

Interferencia en Predictores



Interferencia (continuación)

- Interferencia en prdictores de 2 niveles.
 - Neutra
 - Positiva
 - Negativa
- Formas de minimizar la interferencia
 - Tablas de historia más grandes.
 - Idexado de tablas con mejor distribución
 - Predictores separados para distintos tipos de saltos

Saltos Correlacionados

• Example : eqntott (SPEC92)

R3, R1, #2 SUBI **BNEZ** b1R3, L1 R1, RO, RO L1 : SUBI R3, R2, #2 **BNEZ** R3, L2 b2 R2, R0, R0 ADD R3, R1, R2 SUB R3, L3 BEQZ b3

b1 TAKEN if a ne 2 b2 TAKEN if b ne2


b1 and **b2** NOT TAKEN (aa = bb = 0) => **b3** TAKEN

Correlation between behaviors of b1, b2 and b3


Predictor Basado en la Historia Global

- Puedo crear una tabla de predicción indexada usando exclusivamente la historia global de todos los saltos.
- Se predice si un salto se va a tomar o no en base al resultado de los últimos "n" saltos dinámicamente ejecutados (de todo el programa).

Predictores de 2 niveles




BTB (Branch Target Buffer)



© 2003 Elsevier Science (USA). All rights reserved.

BTB (continuación)



© 2003 Elsevier Science (USA). All rights reserved.

Eliminación de saltos

- Eliminación de saltos
 - Instrucciones condicionales
- Reducción del número de saltos
 - Desenrrollado de lazos

