## Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales.



Arquitectura de Computadoras


# Trabajo Práctico 1: *ALU*

### **Integrantes:**

- Drudi, Leandro.
- Goldman, Nicolás.

#### **CONSIGNA:**

Para el primer trabajo de la materia se pide desarrollar una ALU parametrizable en una FPGA (se utilizó la Basys III en nuestro caso). El circuito de dicha ALU es el siguiente:



#### **DESARROLLO:**

Para la implementación del trabajo, se realizaron dos módulos correspondientes a la parte del *top level* (switches y botones) y a la parte de la ALU propiamente dicha.

#### **ALU - TOP LEVEL MODULE:**

```
'timescale ins / ips
                                                                                            always @(posedge i_clk)
                                                                                                begin
                                                                                                    casez (i_btn)
                                                                                                       3'b??1 : RegA <= i_switch;
3'b?1? : RegB <= i_switch;
  parameter N_BUS = 8,
  parameter N_OP = 6,
parameter N_BTN = 3
                                                                                                        3'b1?? : RegOP <= i_switch; // Ver si toma los MSB o LSB
  //ENTRADAS
                                                                                            TP1_ALU
  input signed [N_BUS-1:0]
                                 i_switch,
                [N_BTN-1:0]
                                                                                                .N_BUS (N_BUS),
                                  i_clk,
                                                                                                .N_OP (N_OP)
  output signed [N_BUS-1:0] o_led
                                                                                                        (RegA),
  reg signed [N_BUS-1:0] RegA, RegB;
                                                                                                .i_B
                                                                                                        (RegB),
                      [N_OP-1:0] RegOP;
                                                                                                .i_OP
                                                                                                        (RegOP),
                   [N_BUS-1:0] LEDs;
                                                                                                .O_RES (LEDS)
  assign o_led = LEDs;
```

Como podemos ver en las imágenes de arriba, tenemos el código de la sección del top level.

Tenemos 3 entradas correspondiente al switch (de 8 elementos), los botones (de 3 elementos) y el clock que será utilizado posteriormente para poder comprobar los estados de cada uno de los switches de la placa.

A su vez podemos ver una salida (*o\_led*) que luego de realizar los cálculos correspondientes en la ALU, serán los que nos permitan observar el resultado de la operación seleccionada.

Una vez declaradas las variables que tendrá nuestro sistema, pasamos a la parte de la funcionalidad de nuestro **top\_level ALU** en el que podemos ver los registros que se crean para guardar los valores que tengamos en nuestros switches dependiendo del botón que se haya presionado. Este guardado, se realiza en la sección del *always* la cual comprueba con cada flanco positivo dicho valor de botón y asigna el valor al registro correspondiente.

Teniendo la sección del guardado de valores en registros, resta realizar los cálculos correspondientes con estos. Para ello, se implementó el módulo de ALU.

#### **ALU MODULE:**

Como se requería en la consigna, el trabajo debía desarrollarse de tal manera que se pueda reutilizar el módulo de ALU para próximas tareas, por lo que se realizó este módulo parametrizable.

Dicho módulo (instanciado desde el **top\_level**), recibe como parámetros los registros que guardan los valores de los datos A, B y Operación.

```
timescale ins / ips
module TP1_ALU
   //parametros
   parameter N_BUS = 8,
   parameter N_OP = 6
   // ENTRADAS:
   input signed [N_BUS-1:0] i_A,
   input signed [N_BUS-1:0] i_B,
                  [N_OP-1:0] i_OP,
   // SALIDAS:
   output signed
   //Parametros de operacion
   localparam OP ADD = 6'b100000:
                                     //SUMA
   localparam OP_SUB = 6'b100010;
                                     //RESTA
   localparam OP_OR = 6'b100101;
   localparam OP XOR = 6'b100110;
                                     //XOR
                                     //SHIFT R (DER) ARITMETICO >>>
   localparam OP_SRA = 6'b000011;
```

```
localparam OP_SRL = 6'b000010;
                                    //SHIFT R (DER) LOGICO >>
 localparam OP_NOR = 6'b100111;
                                    //NOR
reg signed [N_BUS-1:0]
 always @(*)
         case (i_OP)
            OP_ADD :
                             RegR
                                                           i_A + i_B;
             OP SUB :
                            RegR
                                                           i_A - i_B;
             OP_AND
                             RegR
                                                           i_A & i_B;
                                                           i_A | i_B;
             OP_XOR
                                                           i_A ^ i_B;
                            RegR
             OP SRA :
                            RegR
                                                           i_A >>> i_B;
             OP SRL :
                                                           i A >> i B;
                            RegR
             OP_NOR
                                                           ~(i_A | i_B);
                             RegR
             default :
assign o_RES = RegR;
```

Cuando se instancia el módulo de ALU, este se encarga de analizar los cambios en las variables y en base al valor de la operación, realizar el cálculo correspondiente.

Por último tenemos la asignación del resultado a la variable de **o\_RES** correspondiente a uno de los parámetros pasados por el top\_level, para de esta forma, lograr ver los resultados correctos en la FPGA.