### Pré-posicionamento de AIGs

INF01205 - CAD para Sistemas Digitais

André I. Reis Jody Maick A. de Matos

Universidade Federal do Rio Grande do Sul Instituto de Informática jody.matos@inf.ufrgs.br

Porto Alegre, 2013





#### Outline

- Definição do Trabalho
  - Descrição Geral da Entrada
  - Descrição Geral da Saída
  - Avaliação
- 2 Descrição do benchmark
  - Estrutura de Pastas
  - Especificação da Entrada
  - Especificação da Saída
- 3 Estimativas de Atraso
  - Atraso pelo Modelo de Elmore





#### Outline

- 1 Definição do Trabalho
  - Descrição Geral da Entrada
  - Descrição Geral da Saída
  - Avaliação
- 2 Descrição do benchmark
  - Estrutura de Pastas
  - Especificação da Entrada
  - Especificação da Saída
- 3 Estimativas de Atraso
  - Atraso pelo Modelo de Elmore





# O que precisa ser feito?

#### Pré-posicionamento de AIGs

- Parse de um arquivo AAG
- Parse de um arquivo DEF


#### Análise Estática de Atraso

- Parse de um arquivo SDC
- Parse de um arquivo SPECS





# O que é um arquivo AAG?







# O que é um arquivo AAG?

AIG descrito no formato AIGER [1]

```
aag 10 3 0 2 7
6
11
16 13 15
18 16 6
      13
8 21 19
```





## O que é um arquivo DEF?

Design Exchange Format

```
DESIGN B1
DIEAREA ( 0 0 ) ( 39 216 );
NANDAREA 10 20 ;
PINS 8
  pi4
              + FIXED
  pi3
                FIXED
                FIXED
  pi1
              + FIXED
                           128
              + FIXED
  pi0
                          165
             + FIXED
  pi2
                           202
  po0
             + FIXED
                         39 66 ) W
          ... + FIXED
                         39 152 ) W;
  po1
Related
       to aig4place
```



# O que é um arquivo SDC?

## Synopsys Design Constraints

```
create_clock -period 0.2 -name clk

set_input_delay 0.01 -clock clk pi4
set_input_delay 0 -clock clk pi3
set_input_delay 0 -clock clk pi5
set_input_delay 0 -clock clk pi1
set_input_delay 0 -clock clk pi0
set_input_delay 0 -clock clk pi0
set_input_delay 0 -clock clk pi2

set_max_delay 0.18 -to po0
set_max_delay 0.2 -to po1
```





# O que é um arquivo SPECS?

Demais especificações para este trabalho

```
resistance_unit ohms
capacitance_unit ff
distance_unit microns
cell (NAND2) {
        width 10
        height 20
        input_capacitance 1.664199
        input_resistance 633.165
LAYER MET1
        RESISTANCE RPERSQ 0.45
        CAPACITANCE CPERSQ 0.0702
END MET1
```



## O que precisa ser feito?

#### Pré-posicionamento de AIGs

💗 produzir um arquivo PPAAG

#### Análise Estática de Atraso





# Como será a avaliação?

• 
$$NF = (0.6 \times NP) + (0.4 \times NA)$$

NF: nota final

NP: nota do pré-posicionador de AIG

NA: nota do analisador estático de atraso

#### Prazo Final para Entrega

• 13 de dezembro de 2013





#### Outline

- Definição do Trabalho
  - Descrição Geral da Entrada
  - Descrição Geral da Saída
  - Avaliação
- 2 Descrição do benchmark
  - Estrutura de Pastas
  - Especificação da Entrada
  - Especificação da Saída
- 3 Estimativas de Atraso
  - Atraso pelo Modelo de Elmore





## Onde baixar os arquivos?

#### Link

• http://inf.ufrgs.br/~jmamatos/doku.php/downloads:inf01205





#### **Benchmarks**





#### Arquivo AAG Variáveis

#### Variáveis como números

- números pares = variáveis logicamente positivas
- números ímpares = variáveis logicamente invertidas
  - 2 variável 1
  - 3 negação da variável 1
  - 4 variável 2
  - 5 negação da variável 2





## Arquivo AAG

```
10 3 0 2 7 // cabeçalho
                    entrada 1
                    entrada 2
6
                 // entrada 3
8
                 // saída 1
11
                    saída 2
                   and 1
                    and 2
16 13 15
                    and 3
18 16 6
                    and 4
                 // and 5
10 19 13
20 17 7
                 // and 6
8 21 19
                 // and 7
```





# Arquivo AAG

```
// M I L O A
aag 10 3 0 2 7 // cabeçalho

// M = máximo de variáveis (M=I+L+A)
// I = número de entradas
// L = número de latches
// O = número de saídas
// A = número de Ands
```





#### Arquivo AAG Entradas





#### Arquivo AAG Saídas





# Arquivo AAG

```
aag 10 3 0 2 7
 11
                   // and 1
                   // and 2
  16 13 15
 18 16 6
 10 19 13
                   // and 5
 20 17 7
                     and 6
                  // and 7
 8 21 19
   sequência de linha após as saídas
// serão 'A' linhas
```



## Arquivo DEF

logiCS

```
DESIGN B1
DIEAREA ( 0 0 ) ( 39 216 );
NANDAREA 10 20;
PINS 8:
- pi4 + ... + FIXED (0 17) E;
- pi3 + ... + FIXED ( 0 54 ) E;
- pi5 + ... + FIXED (0 91) E;
- pi1 + ... + FIXED ( 0 128 ) E;
- pi0 + ... + FIXED ( 0 165 ) E;
- pi2 + ... + FIXED ( 0 202 ) E;
-po0 + ... + FIXED (39 66) W;
- po1 + ... + FIXED ( 39 152 ) W;
Related to aig4place
```



# Arquivo DEF

```
DESIGN "nome_do_projeto"

DIEAREA ( "X1" "Y1" ) ( "X2" "Y2" );

NANDAREA "largura" "altura";

PINS "numero_de_pinos";

- "nome_pino" + FIXED ( "X" "Y" ) "N/S/E/W"; // Uma linha para cada pino // nome_do_pino precisa ser igual ao nome do pino no AAG (ver no AIGER FORMAT) // N = norte


// S = sul
// E = leste
// W = oeste

Related to "nome_do_aig"
```





# Arquivo DEF







# Arquivo SDC

```
create_clock -period 0.2 -name clk

set_input_delay 0.01 -clock clk pi4
set_input_delay 0 -clock clk pi3
set_input_delay 0 -clock clk pi5
set_input_delay 0 -clock clk pi1
set_input_delay 0 -clock clk pi0
set_input_delay 0 -clock clk pi2

set_max_delay 0.18 -to po0
set_max_delay 0.2 -to po1
```





## Arquivo SDC

```
// tempo em nanosegundos
create_clock -period "período" -name clk
set_input_delay "atraso" -clock clk "nome_pino" // atraso da entrada num pino
set_max_delay "atraso" -to "nome_pino" // atraso máximo até um pino de saída
```





# Arquivo SPECS

```
resistance_unit_ohms
capacitance_unit ff
distance_unit microns
cell ( NAND2 ) {
       width 10
       height 20
       input_capacitance 1.664199
       input_resistance 633.165
LAYER MET1
       RESISTANCE RPERSQ 0.45
       CAPACITANCE CPERSQ 0.0702
END MET1
```



logiCS

## Arquivo PPAAG

```
Н
                 300
                      450
                               cabeçalho
aag
                                entrada 1
                                entrada 2
6
                                entrada 3
8
                                saída 1
11
                                saída 2
                                and 1
                                and 2
                                and
18
   16
                                and
10
   19
                                and 5
20
                                and
8 21 19
                                and
```





## Arquivo REPORT

Pin	Type F	anout			Delay (ps)	Arrival (ps)	
(clock clk) input_1 AND_1/A AND_1/A output_1	launch INPUT_PIN AND OUTPUT_PIN	1 1 0	80 120 0	0 30 0	0 +177 +64 0	0 0 177 251 251	
(clock clk)						200	

 $\begin{array}{lll} {\sf Timing\ slack}\ : & -51{\sf ps} \\ {\sf Start-point}\ : & {\sf input\_1} \\ {\sf End-point}\ \ : & {\sf output\_1} \end{array}$ 





#### Outline

- 1 Definição do Trabalho
  - Descrição Geral da Entrada
  - Descrição Geral da Saída
  - Avaliação
- 2 Descrição do benchmark
  - Estrutura de Pastas
  - Especificação da Entrada
  - Especificação da Saída
- 3 Estimativas de Atraso
  - Atraso pelo Modelo de Elmore






#### Atraso Estimado na célula i

$$T_{D_i} = \sum_{k=1}^{N} R_{k_i} C_k$$

- N: número de nodos no circuito
- $C_{K_i}$ : resistência efetiva entre a entrada e o nodo k, comuns á célula i





















$$T_{D_i} = \sum_{k=1}^{N} R_{k_i} C_k$$

$$T_{D_3} = R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2 + R_3) C_3 + R_1 C_4$$





#### Referências

- A. Biere, "AIGER Format," 2007. [Online]. Available: fmv.jku.at/aiger/
- N. Weste and D. Harris, *CMOS VLSI Design: A Circuits and Systems Perspective*, A. Wesley, Ed., 2005.
- Analog Mixed Signal IC Design Lab, "Elmore Delay in RC Networks," 2010. [Online]. Available: http://www.lumerink.com/courses/ece5410/Handouts/Elmore%20Delay.pdf



