



FACULTAD DE CIENCIAS EXACTAS, FÍSICAS y NATURALES

Universidad Nacional de Córdoba

Facultad de Ciencias Exactas, Físicas y Naturales

Unidad aritmético-lógica (ALU)

Trabajo práctico 1 - Arquitectura de computadoras

2026

Autores:

Krede, Julián

Piñera, Nicolás

Índice

0.1	Introducción	2
0.2	Modelado	2

0.1 Introducción

La Unidad Aritmético-Lógica (ALU, por sus siglas en inglés Arithmetic Logic Unit) es uno de los componentes fundamentales de la arquitectura de cualquier procesador digital. Se trata del bloque combinacional (o secuencial, según el diseño) encargado de ejecutar las operaciones aritméticas y lógicas que constituyen la base del procesamiento de datos en un sistema digital, formando parte esencial de la unidad central de procesamiento (CPU) junto con la unidad de control y los registros.

Entre las operaciones típicas que realiza una ALU se encuentran las aritméticas —como la suma, la resta, la multiplicación y, en algunos casos, la división— y las lógicas, entre las que se destacan las operaciones AND, OR, XOR, NOT, así como operaciones de desplazamiento (shift) y rotación de bits. La selección de la operación a ejecutar se realiza generalmente mediante una señal de control u opcode, que indica a la ALU qué función debe aplicar sobre los operandos de entrada en un momento dado.

Desde el punto de vista del diseño digital, la ALU representa un caso de estudio particularmente relevante, ya que combina conceptos de lógica combinacional, diseño modular y optimización de recursos. Su implementación mediante lenguajes de descripción de hardware (HDL), como Verilog, permite modelar su comportamiento a distintos niveles de abstracción —comportamental, de flujo de datos o estructural— y posteriormente sintetizarla para su implementación física en dispositivos programables (FPGA) o circuitos integrados de aplicación específica (ASIC).

En este informe se aborda el proceso de síntesis de una ALU descrita en Verilog, analizando las etapas que van desde la especificación funcional del módulo hasta su traducción en una red de compuertas lógicas realizable en hardware, con el objetivo de comprender cómo las herramientas de síntesis interpretan el código HDL y lo transforman en un circuito físico equivalente.

0.2 Modelado

0.3 Síntesis