Informazione

VIRTUAL CLASSROOM (VC) DI SUPPORTO

Collegatevi subito alla VC di supporto tramite il bottone sotto la vostra foto **solo se siete in remoto** (non se siete in aula).

COME E' STRUTTURATA LA PROVA

Il test è costituito da 13 quesiti a risposta multipla (A) e da 4 esercizi (B.1-B.4) a risposta chiusa. La durata complessiva del test è di 125 minuti.

Ogni quesito della sezione A ha 4 possibili risposte delle quali una sola è corretta. Ogni risposta corretta determina l'attribuzione di 1 punto e non ci sono penalità per le risposte errate. Il totale dei punti per la sezione A è quindi 13. Le ultime tre domande della sezione A (11-13) sono relative alle esercitazioni di laboratorio.

Lo svolgimento corretto dei quattro esercizi comporta l'attribuzione complessiva di 18 punti. Ogni esercizio ha un punteggio diverso. Di seguito ad ogni esercizio trovate un campo di componimento libero (uno diverso per ogni esercizio) in cui potete riportare calcoli, procedimenti, schemi, eccetera.

Il voto massimo complessivo è quindi 31 in modo che la lode venga attribuita chi ha un voto $\geq 30,5$.

E' possibile sostenere l'orale, se lo si desidera, ma il risultato del test deve essere sufficiente (≥ 18).

Nel corso del test è possibile scorrere avanti e indietro le domande in modo da ricontrollare le risposte date. Se volete correggere la risposta è sufficiente cliccare sulla nuova risposta che ritenete esatta. Per annullare una risposta è sufficiente premere due volte sulla risposta stessa.

Domanda 1

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Un multivibratore astabile con un inverter con ingresso a trigger Schmitt genera un'onda quadra di frequenza $f = 5\,\text{kHz}$ con un condensatore $C = 47\,\text{nF}$ in parallelo all'ingresso dell'inverter. Come cambia il comportamento dell'oscillatore se si collega un altro condensatore con la stessa capacità in serie a C?

- La frequenza di oscillazione diventa $2.5\,\text{kHz}$.
- La frequenza di oscillazione rimane invariata.
- L'ampiezza della forma d'onda in uscita diminuisce.
- La corrente media di carica/scarica della capacità C rimane invariata.

Soluzione:

1. Sì, le correnti di carica/scarica della capacità C dipendono dal valore del resistore R, che rimane invariato, e dai livelli di tensione dell'uscita e dalle soglie d'ingresso dell'inverter a trigger Schmitt, che rimangono invariati. Cambia la durata delle forme d'onda delle correnti, ma non la loro forma o i loro picchi, quindi le loro medie rimangono invariate.
2. No, il periodo di oscillazione è proporzionale al prodotto RC, e se tutto è uguale e solo la capacità C si dimezza a causa del collegamento in serie di una capacità uguale, allora il prodotto RC si dimezza, quindi il periodo di oscillazione si dimezza e la frequenza raddoppia.
3. No, l'ampiezza dell'oscillazione è data dai livelli di tensione di saturazione dell'uscita dell'inverter con ingresso a trigger Schmitt, che sono invariati, quindi l'ampiezza della forma d'onda di uscita resta invariata.
4. No, il periodo di oscillazione è proporzionale al prodotto RC, e se tutto è uguale e solo la capacità C si dimezza a causa del collegamento in serie di una capacità uguale, allora il prodotto RC si dimezza, quindi il periodo di oscillazione si dimezza e la frequenza raddoppia, quindi cambia.

La risposta corretta è: La corrente media di carica/scarica della capacità C rimane invariata.

Domanda 2

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Il ruolo dei condensatori di bypass è:

- Ridurre le ondulazioni sulla corrente assorbita dai circuiti integrati causate dalle rapide variazioni della tensione di alimentazione e di ground.
- Ridurre le ondulazioni residue nei raddrizzatori a singola e doppia semionda.
- Ridurre le ondulazioni su alimentazione e ground causate dalle rapide variazioni di assorbimento di corrente dei circuiti integrati.
- Filtrare la tensione d'uscita dei regolatore a commutazione.



Solution:

1. Sì, i condensatori di bypass si collegano fisicamente vicino ai terminali d'alimentazione dei componenti che possono avere rapide variazioni di assorbimento di corrente proprio per fornire localmente una buona parte di questa corrente impulsiva e così evitando che picchi di corrente percorrano le linee d'alimentazione tipicamente condivise con altre parti del sistema su cui possono generare variazioni di tensione o effetti elettromagnetici indesiderati per via della loro disposizione, lunghezza ed elementi parassitici (induttanza, resistenza).
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: Ridurre le ondulazioni su alimentazione e ground causate dalle rapide variazioni di assorbimento di corrente dei circuiti integrati.

Domanda 3

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

In un convertitore D/A con resistenze pesate, i valori di tutte le resistenze pesate hanno un errore di $+5\ \%$. L'effetto è:

- Determinano errori di monotonicità.
- Determinano errori di offset.
- Determinano errori di non linearità.
- La rete di resistenze pesate assorbe meno corrente durante la conversione.

Solution:

1. Sì, la resistenza equivalente della rete di resistenze pesate è più alta perché tutte le resistenze che la compongono sono più alte di $5\ \%$, quindi assorbe meno corrente dal generatore di tensione di riferimento.
2. No, tutte le correnti pesate generate sono inferiori di $5\ \%$, il che rende qualsiasi combinazione lineare $5\ \%$ inferiore a quella nominale, il che modifica il guadagno del convertitore, ma non crea le condizioni per un errore di monotonicità.
3. No, tutte le correnti pesate generate sono inferiori di $5\ \%$, il che rende qualsiasi combinazione lineare $5\ \%$ inferiore a quella nominale, il che modifica il guadagno del convertitore, ma non la sua linearità.
4. No, tutte le correnti pesate generate sono inferiori di $5\ \%$, il che rende qualsiasi combinazione lineare $5\ \%$ inferiore a quella nominale, il che modifica il guadagno del convertitore, ma non l'offset.

La risposta corretta è: La rete di resistenze pesate assorbe meno corrente durante la conversione.

Domanda 4

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Un flip-flop attivo sul fronte di salita ha il comando asincrono CLEAR attivo. In questa condizione:

- L’uscita rimane sempre a 0 logico.
- L’uscita cambia stato seguendo l’ingresso.
- L’uscita non cambia anche se l’ingresso varia.
- L’uscita rimane sempre a 1 logico.

Solution:

1. Sì, il significato del segnale CLEAR è di impostare uno 0 logico sull’uscita per tutta la durata in cui è attivo. Un segnale CLEAR asincrono azzera l’uscita a prescindere dal segnale di sincronizzazione (clock).
2. No, vedi sopra.
3. Sì, l'uscita resta al valore impostato dal segnale asincrono CLEAR a prescindere dalle variazioni del segnale d'ingresso.
4. No, vedi sopra.

La risposta corretta è: L’uscita rimane sempre a 0 logico.

Domanda 5

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Se in un alimentatore classico con carico nominale il tipo di raddrizzatore cambia da una semionda a doppia semionda, mentre tutto il resto rimane invariato:

- La frequenza d'ondulazione in uscita non cambia.
- La tensione media d'uscita aumenta.
- La tensione media d'uscita non cambia.
- L'ampiezza dell'ondulazione d'uscita aumenta.

Solution:

1. Sì, la tensione media di uscita aumenta nel caso di un raddrizzatore a doppia semionda perché c'è meno tempo tra due cariche successive del condensatore di filtraggio, che quindi si scarica meno, diminuendo l'ampiezza picco-picco dell'ondulazione, e poiché il valore di picco della tensione di uscita non cambia, ne consegue che il valore medio dell'ondulazione, e di conseguenza della tensione di uscita, è più alto.
2. No, la frequenza dell'ondulazione d'uscita dipende dal tempo che intercorre tra due ricariche del condensatore di filtraggio, quindi dal tipo di raddrizzatore, a una semionda o a doppia semionda.
3. No, la tensione media d'uscita dipende dalla media della tensione d'ondulazione (e dalla caduta di tensione sui diodi del raddrizzatore), che varia a seconda del tipo di raddrizzatore, a una semionda o a doppia semionda.
4. No, l'ampiezza dell'ondulazione d'uscita diminuisce perché in un raddrizzatore a doppia semionda c'è meno tempo tra due cariche successive del condensatore di filtraggio, che quindi si scarica meno, riducendo l'ampiezza dell'ondulazione d'uscita.

La risposta corretta è: La tensione media d'uscita aumenta.

Domanda 6

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Un sistema di acquisizione dati utilizza un convertitore A/D (ADC) per convertire in digitale un segnale d'onda analogico sinusoidale con ampiezza un quarto della scala dell'ADC. Qual è il numero minimo di bit dell'ADC per ottenere un rapporto segnale/rumore dovuto alla quantizzazione $SNR_q = 43\,\text{dB}$?

- $13\,\text{bit}$
- $11\,\text{bit}$
- $7\,\text{bit}$
- $9\,\text{bit}$

Solution:

1. $N = \frac{SNR_q - 1.76\,\text{dB}}{6} + 2\,\text{bit} = \frac{43\,\text{dB} - 1.76\,\text{dB}}{6} + 2\,\text{bit} \rightarrow 9\,\text{bit}.$
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: $9\,\text{bit}$

Domanda 7

Risposta errata

Punteggio ottenuto 0,0 su 1,0


001

Se l'uscita di una porta CMOS NAND a 3 ingressi è collegata a 3 porte NOR della stessa famiglia logica e tutti i transistori MOS hanno la stessa resistenza equivalente in conduzione, R_{ON} :

- $t_{pHL} \leq t_{pLH}$.
- $t_{pLH} < t_{pHL}$.
- $t_{pLH} \leq t_{pHL}$.
- $t_{pHL} < t_{pLH}$.

Solution:

1. Come si vede nello schematico della porta CMOS NAND del driver, la resistenza equivalente che collega l'uscita a V_{dd} è R_{ON} o inferiore, mentre la resistenza equivalente che collega l'uscita a GND è sempre $3R_{ON}$. Quindi, i tempi di transizione LH sono sempre inferiori a quelli di transizione HL.



2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: $t_{pLH} < t_{pHL}$.

Domanda 8

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Due invertitori logici open-drain della stessa famiglia con le uscite collegate insieme:

- La tensione d'uscita nello stato logico zero è indipendente dalla resistenza di pull-up.
- Hanno margine di rumore maggiore quando entrambi generano uno zero logico.
- Possono determinare correnti di uscita anomale se generano stati logici contrastanti (uno zero e un uno logico simultaneamente).
- La tensione d'uscita può superare V_{OL} quando si genera un livello logico basso in uscita.

Solution:

1. Sì, il margine di rumore sullo stato basso aumenta se il livello di tensione di uscita si abbassa. E due uscite di invertitori open-drain collegano in parallelo le loro resistenze di uscita (i due transistori nMOS) quando generano entrambi uno zero logico. Quindi, la resistenza di uscita equivalente è più bassa di qualsiasi delle resistenze di uscita dei due invertitori. Conseguentemente, la tensione di uscita del partitore resistivo realizzato con la resistenza di pull-up è più bassa, il che determina un margine di rumore maggiore sullo stato basso.
2. No, il fatto di collegare le due uscite insieme non può determinare correnti anomale anche se le uscite generano stati logici diversi tra loro allo stesso tempo, perché nessuna delle porte con uscite open-drain può realizzare un collegamento verso l'alimentazione, V_{dd}.
3. No, la tensione d'uscita nello stato zero è determinata dal partitore resistivo formato dalla resistenza esterna di pull-up e la resistenza equivalente d'uscita delle porte logiche open-drain collegate insieme che generano uno zero logico in uscita. Se entrambe le porte generano uno stato logico zero allo stesso tempo, la tensione d'uscita sarà inferiore rispetto a quando una sola delle due porte genera uno zero logico, perché nel primo caso la resistenza equivalente d'uscita sarà determinata dal parallelo delle due resistenze equivalenti d'uscita delle porte, quindi inferiore a qualsiasi delle due.
4. No, un circuito dimensionato correttamente non può superare V_{OL} sui livelli bassi in uscita, a prescindere da quale delle due porte logiche genera uno zero logico. E ancor meno può superare V_{OL} nel caso in cui entrambe le porte logiche generano uno zero logico in uscita allo stesso tempo, caso in cui la resistenza equivalente d'uscita sarebbe formata dal parallelo delle due resistenze equivalenti d'uscita, quindi inferiore a qualsiasi delle due resistenze equivalenti di uscita delle porte individuali.

La risposta corretta è: Hanno margine di rumore maggiore quando entrambi generano uno zero logico.

Domanda 9

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

La funzione di trasferimento di un convertitore di tensione a commutazione di tipo boost ideale dipende da:

- La frequenza di commutazione.
- Il prodotto del tempo in cui l'interruttore è chiuso e la frequenza di commutazione.
- La resistenza del carico.
- Il valore dell'induttanza.

Solution:

1. Sì, il duty cycle è definito come il prodotto del tempo in cui l'interruttore è chiuso e la frequenza di commutazione, e la funzione di trasferimento del convertitore di tensione flyback dipende dal duty cycle.
2. No, finché il convertitore flyback a commutazione è ideale, la resistenza del carico è ininfluente sulla sua caratteristica di trasferimento.
3. No, un convertitore di tensione flyback ha un trasformatore elettrico al posto dell'induttanza. Inoltre, finché il convertitore a commutazione è ideale, il valore dell'induttanza non ha alcun effetto sulla sua caratteristica di trasferimento.
4. No, la frequenza di commutazione non ha alcun effetto sulla caratteristica di trasferimento di un convertitore flyback ideale, a condizione che il duty cycle non cambi.

La risposta corretta è: Il prodotto del tempo in cui l'interruttore è chiuso e la frequenza di commutazione.

Domanda 10

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Nel modello elettrico dei circuiti termici, la temperatura ambiente è modellata da:

- (•) Una differenza di tensione.
- ( ) Una resistenza fissa.
- ( ) Una sorgente di corrente controllata in tensione.
- ( ) Una sorgente di corrente.



Solution:

1. Sì, la temperatura ambiente è modellata come una differenza di tensione nel modello elettrico del circuito termico.
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: Una differenza di tensione.

Domanda 11

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Per il circuito CD4040B utilizzato nelle esercitazioni di laboratorio:

- Ha un pin di configurazione come contatore binario o decadico.
- I ritardi di commutazione $clock \rightarrow Q_i$ non sono sempre proporzionali all'indice i dell'uscita.
- Tramite un pin si può cambiare il verso del conteggio, UP/DOWN.
- Ha un pin per precaricare in parallelo le uscite con valori forniti dall'esterno.

Solution:

1. Sì, il ritardo di commutazione della prima uscita (LSB), $clock \rightarrow Q_1$, è maggiore dei ritardi di commutazione tra due uscite successive, $Q_i \rightarrow Q_{i+1}$, per $i > 1$, per via dei ritardi aggiuntivi introdotti dai circuiti combinatori presenti tra il pin d'ingresso del segnale di clock e il primo FF del contatore, che genera la prima uscita, Q_1.
2. No, il circuito CD4040B è un contatore asincrono solo UP.
3. No, il circuito CD4040B non ha la funzione di preset delle uscite, ma solo di RESET (impostazione di tutte le uscite a 0 logico).
4. No, il circuito CD4040B può contare in una sola direzione.

La risposta corretta è: I ritardi di commutazione $clock \rightarrow Q_i$ non sono sempre proporzionali all'indice i dell'uscita.


Domanda 12

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

La forma d'onda mostrata nella figura seguente, ottenuta in un'esercitazione di laboratorio, rappresenta l'evoluzione della tensione d'uscita nel tempo per un circuito le cui grandezze in ingresso cambiano ogni volta soltanto del minimo necessario per far variare la tensione d'uscita. Selezionare l'affermazione corretta:



- Non bastano 4 bit per codificare tutti i livelli stabili d'uscita.
- Il circuito è un DAC con errori di offset.
- Il circuito è un DAC con errori di non-linearià.
- La forma d'onda è priva di errori di glitch.

Solution:

1. Sì, il circuito è un convertitore digitale-analogico con errori di non-linearià che si notano dall'ampiezza variabile tra due livelli d'uscita adiacenti corrispondenti ad una variazione di pari entità della grandezza d'ingresso.
2. No, un circuito convertitore digitale-analogico con questa caratteristica non presenta necessariamente errori di offset apprezzabili perché ha un livello stabile a $0\,\mathrm{V}$ che potrebbe corrispondere all'ingresso digitale 0000.
3. No, la forma d'onda in figura presenta un glitch al momento del passaggio tra la minima tensione d'uscita, attorno a $-3{,}9\,\mathrm{V}$, e quella massima, a $0\,\mathrm{V}$.
4. No, ci sono 16 livelli di tensione stabili nella tensione d'uscita per la codifica dei quali bastano 4 bit.

La risposta corretta è: Il circuito è un DAC con errori di non-linearià.


Domanda 13

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Le forme d'onda della figura seguente sono state misurate agli estremi di una linea di trasmissione ai quali sono collegati, rispettivamente, un driver e un ricevitore. Selezionate l'affermazione corretta:



- La resistenza d'uscita del driver per la transizione low-high è sostanzialmente pari all'impedenza caratteristica della linea di trasmissione.
- La resistenza d'ingresso del ricevitore è sensibilmente diversa per la transizione low-high di quella per la transizione high-low.
- La traccia verde rappresenta la tensione all'estremo vicino.
- Sia la resistenza d'uscita del driver, sia la resistenza d'ingresso del ricevitore sono maggiori dell'impedenza caratteristica della linea di trasmissione.

Solution:

1. Sì, si nota che non ci sono riflessioni negative, quindi tutti i coefficienti di riflessione sono positivi, quindi sia le resistenze di uscita del driver, sia la resistenza d'ingresso del ricevitore sono maggiori dell'impedenza caratteristica della linea di trasmissione.
2. No, si nota che le variazioni di tensione sulla traccia verde avvengono dopo le transizioni sulla traccia fucsia, il che indica che è quest'ultima (e non la verde) a misurare la tensione all'estremo vicino, dove è collegato il driver.
3. No, dalle ampiezze delle riflessioni sulla traccia verde, dell'estremo remoto, che sono sostanzialmente pari alle ampiezze delle onde incidenti che si vedono sulla traccia fucsia, si può dedurre che l'impedenza d'ingresso del ricevitore è sostanzialmente uguale e molto alta rispetto all'impedenza caratteristica della linea di trasmissione.
4. No, la resistenza d'uscita del driver è maggiore dell'impedenza caratteristica della linea di trasmissione, come si nota sia dall'ampiezza relativamente bassa del primo gradino di tensione sulla traccia fucsia, sia dalle successive riflessioni all'estremo vicino che hanno ampiezze decisamente inferiori di quelle delle onde incidenti.

La risposta corretta è: Sia la resistenza d'uscita del driver, sia la resistenza d'ingresso del ricevitore sono maggiori dell'impedenza caratteristica della linea di trasmissione.

Domanda 14

Parzialmente corretta

Punteggio ottenuto 2,3 su 4,5


001

È richiesta la progettazione di un sistema d'acquisizione di 3 segnali analogici $S_i, i \in [1, 3]$, con le seguenti caratteristiche:

- [S_1:]
  - intervallo di tensione: $[-2\,\text{V}, -1\,\text{V}]$;
  - spettro di frequenza: $[0\,\text{Hz}, 25\,\text{kHz}]$;
- [$S_{2,3}$:]
  - intervallo di tensione: $[-1.25\,\text{V}, +1.25\,\text{V}]$;
  - spettro di frequenza: $[10\,\text{kHz}, 100\,\text{kHz}]$;

usando un ADC su 10 bit, con scala d'ingresso $S = [0\,\text{V}, 3.3\,\text{V}]$ e frequenza massima di conversione $F_s = 5\,\text{MS/s}$ che campiona in sequenza, ciclicamente, gli $N_{ch} = 8$ canali analogici collegati agli ingressi di un multiplexer 8:1.
Si chiede:

1. Calcolare il fattore di sovracampionamento di ciascun canale, $O_1 =$ [ ] ✓, $O_2 =$ [ ] ✓, $O_3 =$ [ ] ✓.
2. Utilizzando amplificatori con lo schematico riportato nella figura sottostante per il condizionamento dei segnali d'ingresso, che ricevono il segnale sul morsetto V_{in} e hanno l'uscita degli amplificatori collegata all'ingresso corrispondente del multiplexer, calcolate la tensione V_P e il rapporto $D = R_2/R_1$ per gli amplificatori di ciascuno dei 3 canali d'ingresso: canale 1 $D_1 =$ [ ] ✗V, $V_{P_1} =$ [ ] ✗V, canale 2 $D_2 =$ [ ] ✗V, $V_{P_2} =$ [ ] ✗V, canale 3 $D_3 =$ [ ] ✗V, $V_{P_3} =$ [ ] ✗V.



3. Numero di poli $N_{p3} =$ [ ] ✓ per un filtro antialias per il segnale 3 per ottenere un rapporto segnale-rumore dovuto all'aliasing uguale o superiore al rumore di quantizzazione di un segnale sinusoidale di massima frequenza.

Solution:

1. Il convertitore operando con la sua massima frequenza di acquisizione campiona ciascuno degli 8 canali d'ingresso del microcontrollore ogni 8 conversioni, cioè campiona ciascun canale d'ingresso con una frequenza $F_{s_{ch}} = \frac{F_s}{N_{ch}} = \frac{5\,\text{MHz}}{8\,\text{canali}} = 625.0\,\text{kHz}$. Il fattore di oversampling è definito come il rapporto tra la frequenza di campionamento e la frequenza di campionamento minima data dal teorema di Nyquist, quindi per ciascuno dei 3 canali con segnali d'ingresso abbiamo $O_1 = \frac{F_{s_{ch}}}{2f_{max_1}} = \frac{625.0\,\text{kHz}}{2 \cdot 25\,\text{kHz}} = 12.5,$
$O_2 = \frac{F_{s_{ch}}}{2f_{max_2}} = \frac{625.0\,\text{kHz}}{2 \cdot 100\,\text{kHz}} = 3.12, O_3 = \frac{F_{s_{ch}}}{2f_{max_3}} = \frac{625.0\,\text{kHz}}{2 \cdot 100\,\text{kHz}} = 3.12.$
2. Il guadagno di segnale dell'amplificatore di condizionamento per ciascun canale d'ingresso è $D + 1 = R_2/R_1 + 1$ e si imposta tale da portare l'ampiezza della dinamica del segnale d'ingresso, $(D + 1)(V_{in_{max}} - V_{in_{min}})$, pari all'ampiezza della dinamica d'ingresso dell'ADC, $S_{max} - S_{min}$. Quindi, per il canale 1
$D_1 = \frac{R_{2_1}}{R_{1_1}} = \frac{S_{max} - S_{min}}{V_{in_{max_1}} - V_{in_{min_1}}} - 1 = \frac{3.3\,\text{V} - 0\,\text{V}}{-1\,\text{V} - (-2\,\text{V})} - 1 = 2.3,$ per il canale 2
$D_2 = \frac{R_{2_2}}{R_{1_2}} = \frac{S_{max} - S_{min}}{V_{in_{max_2}} - V_{in_{min_2}}} - 1 = \frac{3.3\,\text{V} - 0\,\text{V}}{1.25\,\text{V} - (-1.25\,\text{V})} - 1 = 0.32,$ per il canale 3
$D_3 = \frac{R_{2_3}}{R_{1_3}} = \frac{S_{max} - S_{min}}{V_{in_{max_3}} - V_{in_{min_3}}} - 1 = \frac{3.3\,\text{V} - 0\,\text{V}}{1.25\,\text{V} - (-1.25\,\text{V})} - 1 = 0.32.$ La tensione di offset V_P si somma all'uscita amplificata per $-D$ per ciascun canale in parte e ha lo scopo di allineare la dinamica del segnale amplificato alla dinamica d'ingresso dell'ADC. Quindi, per il canale 1 $V_{P_1} = \frac{V_{in_{min}}(D_1+1)}{D_1} = \frac{-2\,\text{V}(2.3+1)}{2.3} = -2.87\,\text{V},$ per il canale 2
$V_{P_2} = \frac{V_{in_{min}}(D_2+1)}{D_2} = \frac{-1.25\,\text{V}(0.32+1)}{0.32} = -5.16\,\text{V},$ per il canale 3
$V_{P_3} = \frac{V_{in_{min}}(D_3+1)}{D_3} = \frac{-1.25\,\text{V}(0.32+1)}{0.32} = -5.16\,\text{V}.$
3. In rumore di quantizzazione SNR_q su $N_b = 10$ bit di un segnale sinusoidale è $SNR_q = 6\,\text{dB/bit} \cdot N_b + 1.76\,\text{dB} = 6\,\text{dB/bit} \cdot 10\,\text{bit} + 1.76\,\text{dB} = 61.8\,\text{dB}.$ Il numero di poli N_{p_3} del filtro antialiasing per attenuare la frequenza più alta del segnale sul canale 3 per un rapporto segnale-disturbo pari a quello dovuto alla quantizzazione, SNR_q, è $N_{p_3} = \frac{SNR_q}{20\,\lg\frac{F_{s_{ch}} - f_{max_3}}{f_{max_3}}} = \frac{61.8\,\text{dB}}{20\,\lg\frac{625.0\,\text{kHz} - 100\,\text{kHz}}{100\,\text{kHz}}} = 4.29\,\text{poli} \to 5.0\,\text{poli}.$

1) La risposta corretta è : 12.5
2) La risposta corretta è : 3.12
3) La risposta corretta è : 3.12
4) La risposta corretta è : 2.3
5) La risposta corretta è : -2.87
6) La risposta corretta è : 0.32
7) La risposta corretta è : -5.16
8) La risposta corretta è : 0.32
9) La risposta corretta è : -5.16
10) La risposta corretta è : 5

Commento:

Domanda 15

Completo

Non valutata


Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Domanda 16

Parzialmente corretta

Punteggio ottenuto 0,5 su 4,5

Un driver CMOS alimentato a V_{DD} = 3 V con uguali resistenze di uscita R_O per entrambe le transizioni è collegato alla linea di trasmissione in figura. La linea è lunga 15 cm, ha impedenza caratteristica Z_{inf} = 75 Ω e velocità di propagazione 0.5c. La resistenza verso l'alimentazione V_{DD} nel punto C è scelta in modo da operare in modalità IWS. I ricevitori sono collegati solo in C e hanno Vih = 2V e Vil = 1,25V.



a) Calcolare il valore di R_T e il valore massimo di R_O per operare in modalità IWS con un margine di rumore di 0,5V. R_T = [ ] ✗Ω, R_O = [ ] ✗Ω.

b) Indicare la tensione di livello alto V_H e di livello basso V_L che si raggiungono sulla linea a fine commutazione con i valori di R_T e R_O del punto a). V_H = [ ] V, V_L = [ ] V.

b) Calcolare il tempo di trasmissione minimo [ ] ns], quello massimo [ ] ns] e lo skew [ ] ns]

c) Calcolare la durata minima di un ciclo di scrittura in un protocollo sincrono sapendo che T_{su} = 0,5 ns e T_h = 0,25 ns. T_{cyc} = [ ] ns.

Soluzione:

a) Per operare in modalità IWS occorre adattamento alla terminazione, per cui $R_T = Z_{inf} = 75\ \Omega$. Per quanto riguarda R_O, notiamo che a causa del collegamento di R_T a V_{DD}, le tensioni a regime (linea equipotenziale) imposte dal driver a livello alto e basso sono rispettivamente $V_H=V_{DD}$ e $V_L = V_{DD}*R_O/(R_T+R_O)$, ovvero la partizione di V_{DD} tra R_O ed R_T. In modalità IWS non ci sono riflessioni per cui la tensione di livello alto a regime $V_H = V_{DD}$ coincide con la tensione che si propaga dal driver alla terminazione dopo una commutazione LH e soddisfa la condizione $V_H > V_{IH} + NM$ indipendentemente da R_O. Invece per il gradino HL occorre imporre che $V_L < V_{IL} - NM$, da cui $V_{DD}*R_O/(R_T+R_O) < V_{IL} - NM$ e risolvendo per trovare R_O si ottiene $R_O < R_T / [V_{DD} / (V_{IL} - NM) - 1] = 75 / [3 / (1.25 - 0.5) - 1] = 25\ \Omega$.

b) Come visto al punto precedente $V_H = V_{DD} = 3V$, mentre $V_L = V_{DD} * R_O / (R_T + R_O) = 0.75$ V

c) In modalità IWS, nel punto C lo skew t_k è nullo mentre il tempo di trasmissione minimo e massimo coincidono con il tempo di propagazione $t_p = l / 0.5c = 15$ cm / 15 cm/ns = 1 ns.

d) La durata di un ciclo di scrittura asincrono è $T_w = 2*t_k + T_{su} + T_h = 2*0 + 0.5 + 0.25 = 0.75$ ns.

1) La risposta corretta è : 75
2) La risposta corretta è : 25
3) La risposta corretta è : 3
4) La risposta corretta è : 0.75
5) La risposta corretta è : 1
6) La risposta corretta è : 1
7) La risposta corretta è : 0
8) La risposta corretta è : 0.75

Commento:

Domanda 17

Completo


Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Domanda 18


Parzialmente corretta

Punteggio ottenuto 1,1 su 4,5




Nel circuito in figura i FF hanno Tckq = 0,25 ns, Tsu = 0,25 ns e Th = 0,55 ns. Per le altre due tipologie di componenti usati viene data la seguente descrizione Verilog con ritardi:

Componente C1



```
1    module C1 (x, y, a, b);
2        input a, b;
3        output x, y;
4
5        xor #(0.5:1.0:1.5) (x, a, b);
6        and #(1.0:1.5:2.0) (y, a, b);
7
8    endmodule
```

Componente C2



```
1    module C2 (x, y, a, b, c);
2        input a, b, c;
3        output x, y;
4
5        assign #(1.0:1.5:2.0) x = a ^ (b ^ c);
6
7        assign #(1.5:2.0:2.5) y = ( a & b ) |
8                                  ( a & c ) |
9                                  ( b & c );
10
11   endmodule
```

a) Indicare il tipo di componente C1

- ○ Multiplexer
- ○ Half Adder
- ◉ Full Adder
- ○ FF Set Reset

Punteggio ottenuto 0,0 su 1,0

La risposta corretta è: Half Adder

e C2

- ◉ Multiplexer
- ○ Half Adder
- ○ FF Set Reset
- ○ Full Adder

Punteggio ottenuto 0,0 su 1,0

La risposta corretta è: Full Adder

.

b) Calcolare la massima frequenza di clock, Fmax = ✗ MHz.

c) Indicare se ci sono violazioni di hold:

- ◉ No
- ○ Sì

Punteggio ottenuto 2,0 su 2,0


La risposta corretta è: No


d) Indicare quale dei pattern di variazione degli ingressi illustrati nella figura seguente determina il ritardo di propagazione massimo da cui dipenda la frequenza di clock:

- ○ P1
- ◉ P4
- ○ P3
- ○ P2

Punteggio ottenuto 0,0 su 2,0

La risposta corretta è: P3





Soluzione:

a) C1 è un half adder (HA), C2 è un full adder (FA).

b) Il percorso critico parte dal flip-flop collegato agli ingressi A0 e B0 e si propaga attraverso i bit di carry out (y) fino all'ingresso del flip-flop collegato all'uscita S4. Il tempo di arrivo del segnale S4 è Ta = Tckq + t_y(HA) + 3*t_y(FA). Considerando i ritardi massimi che si evincono dal codice Verilog si ha Ta = 0.25 + 2 + 3*2.5 = 9.75 ns. Per ottenere il periodo di clock minimo occorre aggiungere il tempo di setup del flip-flop destinazione per cui Tck = 9.75 + 0.25 = 10 ns e la frequenza Fck = 100 MHz.

c) Il percorso più breve, ovvero il più critico per le violazioni di hold, parte dal flip-flop collegato agli ingressi A0 e B0 e si propaga attraverso il primo HA sul flip-flop collegato all'uscita S0. Il tempo di arrivo è pari a Ta = Tckq + t_x(HA). Considerando i ritardi minimi che si evincono dal codice Verilog si ha Ta = 0.25 + 0.5 = 0.75 ns che è maggiore di Th, per cui in questo caso non ci sono violazioni di hold.

d) Il pattern che attiva il percorso critico di cui al punto b) è P3 in quanto fa propagare il carry attraverso tutti gli adder.

1) La risposta corretta è : Half Adder
2) La risposta corretta è : Full Adder
3) La risposta corretta è : 100

4) La risposta corretta è : No
5) La risposta corretta è : P3

Commento:

Domanda 19

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Domanda 20

Risposta errata

Punteggio ottenuto 0,0 su 4,5

001

Una memoria DRAM è realizzata in una tecnologia CMOS che ha transistori nMOS con capacità equivalente di gate $C_g = 0.2\,\text{fF}$, capacità equivalente di drain e di source $C_{D,S} = 0.05\,\text{fF}$, linee di interconnessione con resistenza unitaria $R_u = 1\,\Omega/\mu\text{m}$ e capacità unitaria $C_u = 1\,\text{fF}/\mu\text{m}$.
Le celle di memoria hanno larghezza $L_c = 1\,\mu\text{m}$ ed altezza $H_c = 1\,\mu\text{m}$ e sono affiancate sul circuito. La capacità della memoria è di $W = 128$ parole, ciascuna da $B = 8$ bit.
La capacità equivalente di tutti i circuiti esterni (precharge, sense amplifier, …) collegati alle bitlines è $C_{ebl} = 20\,\text{fF}$ e la lunghezza complessiva dei collegamenti di ciascuna bitline con i vari circuiti esterni è $l_b = 70\,\mu\text{m}$.
La lunghezza di ciascun collegamento con un'uscita del decoder di indirizzi è $l_d = 2.5\,\mu\text{m}$.
Calcolare:

1. La resistenza complessiva di ciascuna wordline $R_{wl} =$ [ ] ✗Ω;
2. La capacità complessiva di ciascuna wordline $C_{wl} =$ [ ] ✗fF;
3. La resistenza complessiva di ciascuna bitline $R_{bl} =$ [ ] ✗Ω;

4. La capacità complessiva di ciascuna bitline $C_{bl} =$ [ ] ✗ fF;
5. La sensibilità minima del sense amplifier $S_{sa} =$ [ ] ✗ mV considerando che la memoria è alimentata tra $V_{gnd} = 0\,\text{V}$ e $V_{dd} = +1.2\,\text{V}$, la tensione di soglia dei transistori MOS usati nelle celle di memoria è $V_{th} = 0.2\,\text{V}$ e la capacità di storage è $C_s = 12\,\text{fF}$.

Solution:

1. La resistenza di una wordline dipende dalla sua resistenza unitaria e lunghezza complessiva $R_{wl} = R_u\,(l_d + BL_c) = 1\,\Omega/\mu\text{m} \cdot (2.5\,\mu\text{m} + 8\,\text{cells} \cdot 1\,\mu\text{m}) = 10.5\,\Omega.$
2. La capacità di una wordline è data dalla sua capacità unitaria, sua lunghezza complessiva e le capacità aggiuntive collegate ad essa $C_{wl} = C_u\,(l_d + BL_c) + BC_g = 1\,\text{fF}/\mu\text{m}\,(2.5\,\mu\text{m} + 8\,\text{cells} \cdot 1\,\mu\text{m}) + 8\,\text{cells} \cdot 0.2\,\text{fF} = 12.1\,\text{fF}.$
3. La resistenza di una bitline dipende dalla sua resistenza unitaria e lunghezza complessiva $R_{bl} = R_u\,(l_b + WH_c) = 1\,\Omega/\mu\text{m} \cdot (70\,\mu\text{m} + 128\,\text{cells} \cdot 1\,\mu\text{m}) = 198.0\,\Omega.$
4. La capacità di una bitline è data dalla sua capacità unitaria, sua lunghezza complessiva e le capacità aggiuntive collegate ad essa $C_{bl} = C_u\,(l_b + WH_c) + WC_{D,S} + C_{ebl} \implies C_{bl} = 1\,\text{fF}/\mu\text{m}\,(70\,\mu\text{m} + 128\,\text{cells} \cdot 1\,\mu\text{m}) + 128\,\text{cells} \cdot 0.05\,\text{fF} + 20\,\text{fF} = 224.0\,\text{fF}.$
5. La variazione di tensione della bitline quando viene collegata alla capacità di storage di una cella di memoria dipende dalla tensione sulla capacità di storage, V_{C_s}, tensione di precarica della bitline, $V_{pre_{bl}} = V_{dd}/2$ e le capacità di storage e complessiva della bitline $\Delta V_{bl} = (V_{C_s} - V_{pre_{bl}})\,\frac{C_s}{C_s + C_{bl}}$. Il caso più sfavorevole è quando il bit memorizzato è 1 logico, che corrisponde a un valore alto di tensione, che può essere al massimo $V_{C_s} = V_{dd} - V_{th}$. Quindi $\Delta V_{bl} = \left(V_{dd} - V_{th} - \frac{V_{dd}}{2}\right)\frac{C_s}{C_s + C_{bl}} = \left(1.2\,\text{V} - 0.2\,\text{V} - \frac{1.2\,\text{V}}{2}\right)\frac{12\,\text{fF}}{12\,\text{fF} + 224.0\,\text{fF}} = 20.3\,\text{mV}.$

1) La risposta corretta è : 10.5
2) La risposta corretta è : 12.1
3) La risposta corretta è : 198
4) La risposta corretta è : 224.4
5) La risposta corretta è : 20.3

Commento:

Domanda 21

Risposta non data

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente