Domanda 1


Una porta logica con Vol=0,4V e Voh=3,5V pilota un'altra porta con Vil=0,4V e Vih=2,5V. I margini di rumore sono

- (a) NML=0V e NMH=-1V
- (b) NML=-1V e NMH=0V
- (c) NML=0V e NMH=1V
- (d) NML=1V e NMH=0V

La risposta corretta è: NML=0V e NMH=1V

Domanda 2

Il circuito nella figura sotto:



- (a) Ha due stati stabili
- (b) Ha quattro stati stabili
- (c) Oscilla con periodo 4T dove T è il ritardo dell'inverter
- (d) Oscilla con periodo 8T dove T è il ritardo dell'inverter

La risposta corretta è: Ha due stati stabili

Domanda 3

In una porta CMOS NAND a tre ingressi in cui i transistori hanno tutti la stessa Ron, il ritardo di propagazione tHL

- (a) E' tre volte quello tLH
- (b) E' un terzo di quello tLH
- (c) Coincide con quello tLH
- (d) E' nove volte quello tLH

La risposta corretta è: E' tre volte quello tLH

Domanda 4

Un convertitore A/D di tipo FLASH ad N bit d'uscita:

- (a) ha tempi di conversione linearmente crescenti con N
- (b) ha tempi di conversione esponenzialmente dipendenti da N
- (c) ha tempi di conversione linearmente decrescenti con N
- (d) ha tempi di conversioni indipendenti da N

La risposta corretta è: ha tempi di conversioni indipendenti da N

Domanda 5

Un accesso in lettura ad una cella DRAM con condensatore di storage a tensione 0 V e bitline carica a $Vdd/2$ causa:

- (a) La tensione della bitline diminuisce di $\Delta V < Vdd/2$
- (b) La tensione del condensatore di storage rimane a 0 V
- (c) La tensione della bitline passa da $Vdd/2$ a 0 V
- (d) La tensione del condensatore di storage passa da 0 a $Vdd - Vt$

La risposta corretta è: La tensione della bitline diminuisce di $\Delta V < Vdd/2$

Domanda 6

Nei cicli di trasferimento sincroni i ritardi necessari per la corretta ricezione dei dati:

- (a) non sono necessari.
- (b) sono controllati dallo slave.
- (c) sono controllati sia dal master che dallo slave.
- (d) sono controllati dal master.

La risposta corretta è: sono controllati dal master.

Domanda 7

Un raddrizzatore a singola semionda alimenta un carico che assorbe 1A in continua a partire da una tensione di rete alternata di tensione efficace 110V a 60 Hz. Per avere un ripple di 1 V picco-picco, occorre un condensatore di capacità

- (a) 8.3 mF
- (b) 83 mF
- (c) 166 mF
- (d) 16,6 mF

La risposta corretta è: 16,6 mF

Domanda 8

In un regolatore a commutazione di tipo Boost con duty cycle 0.6, il rapporto Vout/Vin è

- (a) 1.5
- (b) 0.6
- (c) 2.5
- (d) -2.5

La risposta corretta è: 2.5

Domanda 9

L'errore di non-linearità differenziale:

- (a) si può calcolare solo per convertitori analogico-digitali.
- (b) si può calcolare solo per convertitori digitale-analogici.
- (c) Si definisce in ogni punto della caratteristica di un convertitore
- (d) è definito dall'ampiezza della fascia di non-linearità attorno alla miglior retta approssimante dei convertitori.

La risposta corretta è: Si definisce in ogni punto della caratteristica di un convertitore

Domanda 10

Un convertitore DA a 6 bit usa una rete di resistenze pesate. Se il valore della resistenza nel ramo MSB è 100 ohm, quella nel ramo LSB è

- (a) 600 ohm
- (b) 6400 ohm
- (c) 100 ohm
- (d) 3200 ohm

La risposta corretta è: 3200 ohm

Domanda 11

I quattro inverter usati nel primo laboratorio (HC04, HCT04, HC14, LS04) alimentati tutti a 5V e con in ingresso un'onda quadra tra 0V e 5V, presentano in uscita

- (a) diversa tensione sia al livello basso sia al livello alto
- (b) la stessa tensione al livello basso ma una diversa tensione al livello alto
- (c) la stessa tensione sia al livello basso sia al livello alto
- (d) la stessa tensione al livello alto ma una diversa tensione al livello basso

La risposta corretta è: la stessa tensione al livello basso ma una diversa tensione al livello alto

Domanda 12

Il componente CD4029 usato per realizzare il contatore U/D di un AD ad è

- (a) sincrono a 4 bit
- (b) sincrono a 8 bit
- (c) asincrono a 4 bit
- (d) asincrono a 8 bit

La risposta corretta è: sincrono a 4 bit

Domanda 13

Un inverter LS04 alimentato a 5V ha in ingresso un'onda quadra tra 0V e 5V e pilota una linea con impedenza caratteristica 50 Ω aperta all'estremo remoto. All'estremo remoto ci si aspetta un'onda

- (a) con gradini multipli nella transizione LH e un unico gradino in quella HL
- (b) con un unico gradino in entrambe le transizioni
- (c) con gradini multipli in entrambe le transizioni
- (d) con gradini multipli nella transizione HL e un unico gradino in quella LH

La risposta corretta è: con gradini multipli nella transizione LH e un unico gradino in quella HL

Domanda 14

In un sistema di acquisizione a 4 canali i segnali di ingresso hanno banda da 0 a 100 kHz e dinamica da -0,5 V a +0,5 V. Gli amplificatori di condizionamento adattano tale dinamica a quella di un convertitore A/D a 12 bit che va da 0 V a 5 V. Il filtro antialiasing utilizza una cella con quattro poli. Rispondere alle seguenti domande.

1. Determinare il valore del guadagno (G) e dell'offset in uscita (O) degli amplificatori di condizionamento: G = , O = V.

2. Calcolare la frequenza di campionamento Fs usata nel circuito S/H a valle del multiplexer che fa sì che SNR di aliasing (SNRa) e SNR di quantizzazione (SNRq) abbiano lo stesso valore: Fs = MHz.

3. Calcolare il valore di SNR di jitter (SNRj) sapendo che l'istante di campionamento presenta un'incertezza di ±1 ns: SNRj = dB.

4. Se la dinamica della tensione d'ingresso diventa tra -0.125 V e +0.125 V, quali sono i nuovi valori di rapporto segnale-rumore? SNRq = dB, SNRa = dB, SNRj = dB.

5. Se il convertitore è del tipo a inseguimento, qual è la frequenza di clock Fck necessaria per il corretto funzionamento? Fck = MHz.

6. Se l'intero circuito è alimentato a +5V a partire da una batteria automobilistica da 12 V, indicare quale tipo di convertitore a commutazione e quale duty cycle (D) si devono usare: , D = .

1) La risposta corretta è : 5
2) La risposta corretta è : 2.5
3) La risposta corretta è : 3.74
4) La risposta corretta è : 70
5) La risposta corretta è : 61.76
6) La risposta corretta è : 73.76
7) La risposta corretta è : 70
8) La risposta corretta è : 50
9) La risposta corretta è : Buck
10) La risposta corretta è : 0.417

Domanda 16

Due chip su una scheda sono collegati tramite un bus a 8 bit di lunghezza 20 cm. Le interconnessioni tra i due chip sono pilotate da driver CMOS alimentati a 3V ± 5%, hanno induttanza unitaria di 16.7 nH/cm ± 20% e capacità unitaria di 1.67 pF/cm ± 10%, e sono terminate con una resistenza R_T verso ground al lato del ricevitore. Le porte logiche al lato del ricevitore hanno V_{IH} = 2 V e V_{IL} = 1V. Rispondere alle seguenti domande.

1. Determinare l'intervallo di valori dell'impedenza caratteristica delle interconnessioni: Z_{0min} = Ω, Z_{0max} = Ω.

2. Determinare l'intervallo di valori del tempo di propagazione delle interconnessioni: t_{pmin} = ns, t_{pmax} = ns.

3. Calcolare il valore massimo della resistenza d'uscita dei driver R_{omax} che garantisce il funzionamento in modalità IWS con un margine di rumore di 0.5 V (si consideri solo la transizione LH): R_{omax} = Ω.


4. Sapendo che le resistenze di terminazione hanno un'incertezza del 5%, indicare il valore nominale delle resistenze di terminazione R_T che fa sì che le eventuali riflessioni non pregiudichino il funzionamento in modalità IWS: R_T = Ω.

5. Sapendo che i tempi di setup e di hold al ricevitore valgono rispettivamente tsu = 1 ns e th = 0.5 ns, calcolare la durata minima del ciclo di scrittura del bus: Tcyc =

ns.

1) La risposta corretta è : 85
2) La risposta corretta è : 116
3) La risposta corretta è : 2.83
4) La risposta corretta è : 3.83
5) La risposta corretta è : 12
6) La risposta corretta è : 122
7) La risposta corretta è : 3.5

Domanda 18



Nel circuito in figura i FF hanno Tckq = 0,1 ns, Tsu = 0,15 ns e capacità di ingresso Cin = 20 fF. Le due porte logiche combinatorie sono di tipo CMOS in cui tutti i MOS hanno resistenze R_{ON} = 20 kΩ e capacità di gate Cg = 5 fF.

1. Calcolare i ritardi TpLH ns e TpHL ns massimi della porta NAND
2. Calcolare i ritardi TpLH ns e TpHL ns massimi della porta NOR
3. Calcolare la massima frequenza di clock del circuito Fck GHz
4. Stabilire il valore massimo del tempo di hold (Th) dei flip-flop che consente di evitare violazioni, Th =

1) La risposta corretta è : 0.138
2) La risposta corretta è : 0.276
3) La risposta corretta è : 0.552
4) La risposta corretta è : 0.276
5) La risposta corretta è : 0.927
6) La risposta corretta è : 0.376

Domanda 20

Le celle di una memoria FLASH da 4096 blocchi possono essere programmate e cancellate al massimo per 10^4 volte. La corrente di perdita attraverso il gate flottante è di $2x10^{-25}$ A. La capacità tra gate di controllo e gate flottante è $50x10^{-18}$ F.

1. Nell'ipotesi che la massima variazione ammissibile della tensione di soglia per garantire la ritenzione del dato memorizzato sia $\Delta Vth = 1V$, determinare il tempo di ritenzione: Tr =

   anni.

2. In un ipotetico scenario di utilizzo, vengono continuamente eseguiti cicli di P/E su file di 50 blocchi ad un tasso medio di 1 file ogni 10 minuti. Determinare il numero minimo di blocchi B_{min} su cui effettuare il "wear leveling" al fine di garantire una durata minima di 8 anni: B_{min} =

3. Indicare la durata T qualora il wear leveling fosse distribuito su tutti i blocchi disponibili: T =

   anni.

1) La risposta corretta è : 8
2) La risposta corretta è : 2102
3) La risposta corretta è : 15.6