POLITECNICO DI TORINO

# Elettronica applicata

## Esame 2023-11-10

| | |
|---|---|
| **Iniziato** | venerdì, 10 novembre 2023, 17:42 |
| **Terminato** | venerdì, 10 novembre 2023, 19:47 |
| **Tempo impiegato** | 2 ore 5 min. |
| **Valutazione** | **19,5** su un massimo di 31,0 (**63**%) |

**Informazione**

**VIRTUAL CLASSROOM (VC) DI SUPPORTO**

Collegatevi subito alla VC di supporto tramite il bottone sotto la vostra foto **solo se siete in remoto** (non se siete in aula).

**COME E' STRUTTURATA LA PROVA**

Il test è costituito da 13 quesiti a risposta multipla (A) e da 4 esercizi (B.1-B.4) a risposta chiusa. La durata complessiva del test è di 125 minuti.

Ogni quesito della sezione A ha 4 possibili risposte delle quali una sola è corretta. Ogni risposta corretta determina l'attribuzione di 1 punto e non ci sono penalità per le risposte errate. Il totale dei punti per la sezione A è quindi 13. Le ultime tre domande della sezione A (11-13) sono relative alle esercitazioni di laboratorio.

Lo svolgimento corretto dei quattro esercizi comporta l'attribuzione complessiva di 18 punti. Ogni esercizio ha un punteggio diverso. Di seguito ad ogni esercizio trovate un campo di componimento libero (uno diverso per ogni esercizio) in cui potete riportare calcoli, procedimenti, schemi, eccetera.

Il voto massimo complessivo è quindi 31 in modo che la lode venga attribuita chi ha un voto $\geq 30,5$.

E' possibile sostenere l'orale, se lo si desidera, ma il risultato del test deve essere sufficiente ( $\geq 18$).

Nel corso del test è possibile scorrere avanti e indietro le domande in modo da ricontrollare le risposte date. Se volete correggere la risposta è sufficiente cliccare sulla nuova risposta che ritenete esatta. Per annullare una risposta è sufficiente premere due volte sulla risposta stessa.

---

**Domanda 1**

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

La tecnologia antifuse:

- Può essere utilizzata per realizzare collegamenti durante la programmazione delle memorie PROM.
- Può essere utilizzata per interrompere collegamenti per la programmazione delle memorie PROM. ✗
- È alla base della riprogrammabilità delle memorie EEPROM.
- Consente un numero maggiore di riprogrammazioni rispetto alla tecnologia flash.

Soluzione:


1. Sì, la tecnologia antifuse (antifusibile) utilizza un sottile strato isolante (tipicamente in silicio amorfo) che viene perforato durante la configurazione del circuito con un'alta tensione, stabilendo così una connessione permanente tra due strati metallici. Pertanto, la tecnologia antifuse può essere utilizzata anche per la programmazione permanente delle memorie programmabili di sola lettura (PROM).
2. No, la tecnologia antifuse realizza collegamenti permanenti, non li interrompe. Utilizza un sottile strato isolante (tipicamente in silicio amorfo) che viene perforato durante la configurazione del circuito con un'alta tensione, stabilendo così una *connessione permanente* tra due strati metallici.
3. No, la tecnologia antifuse realizza collegamenti permanenti, non riprogrammabili, mediante un sottile strato isolante (tipicamente in silicio amorfo) che viene perforato durante la configurazione del circuito con un'alta tensione, stabilendo così una *connessione permanente* tra due strati metallici.
4. No, la tecnologia antifuse realizza collegamenti permanenti, non riprogrammabili, mediante un sottile strato isolante (tipicamente in silicio amorfo) che viene perforato durante la configurazione del circuito con un'alta tensione, stabilendo così una *connessione permanente* tra due strati metallici.

La risposta corretta è: Può essere utilizzata per realizzare collegamenti durante la programmazione delle memorie PROM.

**Domanda 2**

Risposta errata

Punteggio ottenuto 0,0 su 1,0



001

Considerando che le porte logiche hanno 2 ingressi, $A$ e $B$, sono realizzate nella stessa tecnologia CMOS, usano le stesse dimensioni per i transistori e operano nelle stesse condizioni:

- Il tempo di propagazione di una porta NAND cui ingressi cambiano contemporaneamente da $A = 1, B = 0$ ad $A = 1, B = 1$ è inferiore al tempo di propagazione di una porta NOR cui ingressi cambiano contemporaneamente da $A = 0, B = 0$ ad $A = 1, B = 0$.
- Il tempo di propagazione di una porta NOR cui ingressi cambiano contemporaneamente da $A = 0, B = 0$ ad $A = 1, B = 1$ è inferiore al tempo di propagazione di una porta NAND cui ingressi cambiano da $A = 1, B = 1$ ad $A = 1, B = 0$.
- Il tempo di propagazione di una porta NAND cui ingressi cambiano contemporaneamente da $A = 1, B = 1$ ad $A = 0, B = 1$ è maggiore al tempo di propagazione di una porta NOR cui ingressi cambiano contemporaneamente da $A = 1, B = 0$ ad $A = 0, B = 0$.
- Il tempo di propagazione di una porta NOR cui ingressi cambiano contemporaneamente da $A = 1, B = 1$ ad $A = 0, B = 0$ è inferiore al tempo di propagazione di una porta NAND cui ingressi cambiano contemporaneamente da $A = 1, B = 1$ ad $A = 0, B = 0$. ✗

Soluzione:

1. Sì, una porta NOR con ingressi $A = 0, B = 0$ produce in uscita un livello di tensione alto (uno logico), mentre quando i suoi ingressi commutano contemporaneamente ad $A = 1$, $B = 1$ la sua uscita commuta a un livello di tensione basso (zero logico) tramite i due transistori nMOS in conduzione collegati in parallelo, quindi con resistenza equivalente di uscita $R_{ON}/2$. Invece, una porta NAND con ingressi $A = 1, B = 1$ produce in uscita un livello di tensione basso (zero logico) e quando i suoi ingressi commutano contemporaneamente ad $A = 1, B = 0$ la sua uscita commuta a un livello di tensione alto (uno logico) tramite un solo transistore pMOS in conduzione, quindi con resistenza equivalente di uscita $R_{ON}$. Siccome la resistenza equivalente di uscita che determina la transizione della porta NOR è inferiore ($R_{ON}/2 < R_{ON}$), il tempo di propagazione della porta NOR sarà inferiore a quello della porta NAND.
2. No, una porta NAND con ingressi $A = 1, B = 0$ produce in uscita un livello di tensione alto (uno logico), mentre quando i suoi ingressi commutano contemporaneamente ad $A = 1, B = 1$ la sua uscita commuta a un livello di tensione basso (zero logico) tramite i due transistori nMOS in conduzione collegati in serie, quindi con resistenza equivalente di uscita $2R_{ON}$. Invece, una porta NOR con ingressi $A = 0, B = 0$ produce in uscita un livello di tensione alto (uno logico) e quando i suoi ingressi commutano contemporaneamente ad $A = 1, B = 0$ la sua uscita commuta a un livello di tensione basso (zero logico) tramite un solo transistore nMOS in conduzione, quindi con resistenza equivalente di uscita $R_{ON}$. Siccome la resistenza equivalente di uscita che determina la transizione della porta NOR è inferiore ($R_{ON} < 2R_{ON}$), il tempo di propagazione della porta NOR sarà inferiore a quello della porta NAND.
3. No, una porta NAND con ingressi $A = 1, B = 1$ produce in uscita un livello di tensione basso (zero logico), mentre quando i suoi ingressi commutano contemporaneamente ad

$A = 0, B = 1$ la sua uscita commuta a un livello di tensione alto (uno logico) tramite un solo transistore pMOS in conduzione, quindi con resistenza equivalente di uscita $R_{ON}$. Invece, una porta NOR con ingressi $A = 1, B = 0$ produce in uscita un livello di tensione basso (zero logico) e quando i suoi ingressi commutano contemporaneamente ad $A = 0, B = 0$ la sua uscita commuta a un livello di tensione alto (uno logico) tramite i due transistori pMOS in conduzione collegati in serie, quindi con resistenza equivalente di uscita $2R_{ON}$. Siccome la resistenza equivalente di uscita che determina la transizione della porta NAND è inferiore ($R_{ON} > 2R_{ON}$), il tempo di propagazione della porta NOR sarà maggiore a quello della porta NAND.

4. No, una porta NOR con ingressi $A = 1, B = 1$ produce in uscita un livello di tensione basso (zero logico), mentre quando i suoi ingressi commutano contemporaneamente ad $A = 0, B = 0$ la sua uscita commuta a un livello di tensione alto (uno logico) tramite i due transistori pMOS in conduzione collegati in serie, quindi con resistenza equivalente di uscita $2R_{ON}$. Invece, una porta NAND con ingressi $A = 1, B = 1$ produce in uscita un livello di tensione basso (zero logico) e quando i suoi ingressi commutano contemporaneamente ad $A = 0, B = 0$ la sua uscita commuta a un livello di tensione alto (uno logico) tramite i due transistori pMOS in conduzione collegati in parallelo, quindi con resistenza equivalente di uscita $R_{ON}/2$. Siccome la resistenza equivalente di uscita che determina la transizione della porta NAND è inferiore ($R_{ON}/2 < 2R_{ON}$), il tempo di propagazione della porta NAND sarà inferiore a quello della porta NOR.

La risposta corretta è: Il tempo di propagazione di una porta NOR cui ingressi cambiano contemporaneamente da $A = 0, B = 0$ ad $A = 1, B = 1$ è inferiore al tempo di propagazione di una porta NAND cui ingressi cambiano da $A = 1, B = 1$ ad $A = 1, B = 0$.

**Domanda 3**

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Un flip-flop di tipo D attivo sul fronte di salita può essere realizzato con:

- 2 latch di tipo D attivi sul fronte di salita e porte logiche per gestire il segnale di sincronizzazione.
- Porte logiche inverter per realizzare le celle di memoria e la gestione del segnale di sincronizzazione.
- 2 flip-flop SR e porte logiche per gestire il segnale di sincronizzazione. ✓
- 2 latch di tipo D attivi sul fronte di discesa e porte logiche per gestire il segnale di sincronizzazione.

Soluzione:

1. Sì, ogni flip-flop SR può creare un latch di tipo D con delle porte logiche per la gestione del segnale di sincronizzazione, e due di questi latch collegati in cascata possono creare un flip-flop di tipo D utilizzando altre due porte logiche inverter per la gestione del segnale di sincronizzazione.
2. No, i latch sono attivi sui livelli del segnale di sincronizzazione, non sui suoi fronti.
3. No, i latch sono attivi sui livelli del segnale di sincronizzazione, non sui suoi fronti.
4. No, le celle di memoria devono avere degli ingressi per consentire il cambiamento del valore memorizzato, quindi sono realizzate con porte logiche più complesse come le NAND o NOR.

La risposta corretta è: 2 flip-flop SR e porte logiche per gestire il segnale di sincronizzazione.

**Domanda 4**

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Il seguente codice Verilog:

```
always @(*) begin
    a <= b;
    b <= a;
end
```

rappresenta:

---

- Assegnazioni bloccanti che sono eseguite esattamente nell'ordine in cui sono scritte.
- Assegnazioni non bloccanti utilizzate per evitare deadlock nel sistema.
- Assegnazioni di valori che si realizzano immediatamente all'interno del blocco

  always @(*)

.

- Assegnazioni non bloccanti che possono essere eseguite in qualsiasi ordine. ✓

Soluzione:

1. Sì, le assegnazioni non bloccanti determinano il valore futuro da assegnare alla destinazione in base ai valori attuali, ma non definiscono l'ordine in cui i valori futuri verranno assegnati alla fine del blocco

   always @(*)

   .
2. No, le assegnazioni sono *non* bloccanti, determinano il valore futuro da assegnare alla destinazione in base ai valori attuali ma senza definire l'ordine in cui i valori futuri verranno assegnati alla fine del blocco

   always @(*)

   .
3. No, le assegnazioni non bloccanti non si usano per evitare i deadlock nei sistemi.
4. No, sono assegnazioni non bloccanti che determinano il valore futuro da assegnare alla destinazione in base ai valori correnti alla fine del blocco

   always @(*)

   .

La risposta corretta è: Assegnazioni non bloccanti che possono essere eseguite in qualsiasi ordine.

**Domanda 5**

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Una memoria DRAM:

- Ha le wordlines tipicamente comandate direttamente da segnali esterni alla memoria.
- Predilige per la lettura sense amplifiers di tipo single-ended (non differenziali).
- Non può memorizzare per il livello basso una tensione pari a $V_{gnd}$. ✗
- Non può memorizzare per il livello alto una tensione pari a $V_{dd}$.

Soluzione:

1. Sì, la tensione memorizzata in una cella di una memoria DRAM per il livello alto non può raggiungere $V_{dd}$ perché il pass-transistor di tipo nMOS che ne trasferisce il livello di tensione da memorizzare non conduce più quando la tensione memorizzata nella cella arriva al livello $V_{dd} - V_{th}$, $V_{th}$ essendo la tensione di soglia del pass-transistor nMOS.
2. No, la tensione memorizzata in una cella di memoria DRAM per il livello basso può arrivare a $V_{gnd}$ perché il pass-transistor di tipo nMOS che trasferisce il livello di tensione da memorizzare conduce al meglio (con $R_{ON}$ bassa) quando la tensione memorizzata nella cella si abbassa e al meglio quando questa raggiunge il livello $V_{gnd}$.
3. No, per la lettura delle celle di memoria DRAM si usano sense amplifiers di tipo differenziale, con un ingresso collegato alla cella di memoria da leggere e l'altro ingresso collegato a una cella di memoria "dummy", che fornisce un livello di tensione di riferimento.
4. No, una memoria DRAM usa decodificatori di linee (e di colonne) che attivano la wordline della memoria che risulta selezionata in seguito alla decodifica dei segnali (l'indirizzo) arrivato dall'esterno della memoria.

La risposta corretta è: Non può memorizzare per il livello alto una tensione pari a $V_{dd}$.

**Domanda 6**

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Un comparatore con isteresi: Approfondimento

- Abbassa la soglia quando il segnale di ingresso la supera in modo crescente.
- Abbassa la soglia quando il segnale di ingresso la supera in modo decrescente.
- Riduce l'isteresi quando il segnale di ingresso supera la soglia d'ingresso in modo crescente. ✗
- Aumenta l'isteresi quando il segnale di ingresso supera la soglia d'ingresso in modo crescente.

Soluzione:

1. Sì, un comparatore con isteresi abbassa la soglia d'ingresso quando il segnale d'ingresso la supera in modo crescente per allontanarla dal livello del segnale corrente, mantenendo il nuovo livello acquisito in uscita ed evitando transizioni di soglia spurie dovute al rumore del segnale d'ingresso.
2. No, un comparatore con isteresi aumenta la soglia d'ingresso quando il segnale d'ingresso la supera in modo decrescente per allontanarla dal livello del segnale corrente, mantenendo il nuovo livello acquisito in uscita ed evitando transizioni di soglia spurie dovute al rumore del segnale d'ingresso.
3. No, l'ampiezza d'isteresi di un comparatore con isteresi è costante, data dalla differenza tra le due soglie di ingresso.
4. No, l'ampiezza d'isteresi di un comparatore con isteresi è costante, data dalla differenza tra le due soglie d'ingresso.

La risposta corretta è: Abbassa la soglia quando il segnale di ingresso la supera in modo crescente.

**Domanda 7**

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Un modello di linea di trasmissione di un'interconnessione:

- (•) Può modellare il comportamento delle tracce di un circuito stampato. ✓
- ( ) Usa un'impedenza caratteristica che aumenta con la larghezza della pista di un circuito.
- ( ) Considera sempre l'effetto della resistenza serie non nulla del conduttore.
- ( ) Usa un'induttanza unitaria che aumenta con la larghezza della pista di un circuito.

Soluzione:

1. Sì, un modello a linea di trasmissione di un'interconnessione è il modello più accurato del comportamento delle tracce su un circuito stampato (PCB), soprattutto quando queste sono più lunghe della lunghezza d'onda del segnale.
2. No, ad esempio un modello di linea di trasmissione senza perdite di un'interconnessione, che è un modello semplificato che considera solo i parametri capacitivi e induttivi della linea, non considera l'effetto delle resistenze parassite serie e parallelo.
3. No, l'induttanza unitaria diminuisce con la larghezza della pista di un circuito stampato.
4. No, l'impedenza caratteristica di un modello a linea di trasmissione di un'interconnessione è direttamente correlata all'induttanza unitaria della pista d'interconnessione, che diminuisce con l'aumentare della larghezza, e inversamente correlata alla capacità unitaria, che aumenta con la larghezza. Pertanto, l'impedenza caratteristica diminuisce con l'aumentare della larghezza della traccia di un circuito.

La risposta corretta è: Può modellare il comportamento delle tracce di un circuito stampato.

**Domanda 8**

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Per quanto riguarda le interconnessioni:

- Il jitter è definito tra due segnali.
- Il jitter può essere causato dalla variabilità della tensione di soglia del ricevitore.
- Lo skew non influenza il diagramma ad occhio.
- Lo skew è definito tra due segnali. ✓

Soluzione:

1. Sì, lo skew è definito come disallineamento tra le transizioni di due segnali.
2. No, il jitter viene misurato tra transizioni successive dello stesso segnale.
3. No, il jitter viene misurato tra transizioni successive dello stesso segnale come viene rilevato dallo stesso ricevitore che ha una soglia d'ingresso ben definita.
4. No, il diagramma ad occhio rappresenta l'effetto dello skew tra il segnale di dati e il segnale di clock di una trasmissione seriale.

La risposta corretta è: Lo skew è definito tra due segnali.

**Domanda 9**

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Il tipo di registro adatto a una connessione seriale di base, ad esempio adatto alla trasmissione via modem seriale, dovrebbe essere:

- SIPO lato TX, SIPO lato RX.
- PISO lato TX, SIPO lato RX. ✓
- SIPO lato TX, PISO lato RX.
- PISO lato TX, PISO lato RX.

Soluzione:

1. Sì, lato trasmissione (TX) i bit da trasmettere vengono normalmente caricati in parallelo nel registro (parallel-in, PI) e poi vengono inviati in sequenza, uno alla volta (serial-out, SO), sul canale seriale di comunicazione (ad esempio, realizzato con un modem seriale). Pertanto, sul lato TX viene normalmente utilizzato un registro di tipo PISO. Lato ricezione (RX) i bit sono ricevuti in sequenza (serial-in, SI), come sono stati inviati dal trasmettitore, accumulati nel registro che consente poi di trasferire in parallelo (parallel-out, PO) tutti i bit ricevuti. Pertanto, sul lato RX viene normalmente utilizzato un registro di tipo SIPO.
2. Non SIPO lato TX, PISO lato RX. Vedi sopra.
3. Non SIPO lato TX, SIPO lato RX. Vedi sopra.
4. Non PISO lato TX, PISO lato RX. Vedi sopra.

La risposta corretta è: PISO lato TX, SIPO lato RX.

**Domanda 10**

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Un regolatore switching di tensione:

- Controlla la tensione d'uscita variando la frequenza di commutazione.
- Di tipo buck funziona con una corrente d'ingresso che ha discontinuità. ✓
- Di tipo buck funziona con una corrente nell'induttore che ha discontinuità.
- Di tipo boost funziona con una corrente d'ingresso che ha discontinuità.

Soluzione:

1. Sì, la corrente d'ingresso in un regolatore di tensione switching di tipo buck scorre solo per un periodo di tempo limitato, chiamato "periodo di conduzione", determinato dal duty cycle del regolatore, che è il rapporto tra il tempo di conduzione e il periodo totale, quindi viene interrotta dall'interruttore posto in serie.
2. No, la corrente in un induttore non può avere discontinuità perché è data dall'integrale della tensione ai capi dell'induttore, e quindi per avere discontinuità nella corrente, la tensione dovrebbe avere valori infiniti.
3. No, la corrente d'ingresso in un regolatore switching di tipo boost scorre nell'induttore del regolatore e non può avere discontinuità perché è data dall'integrale della tensione ai capi dell'induttore e quindi per avere discontinuità nella corrente, la tensione dovrebbe avere valori infiniti.
4. No, per variare la tensione d'uscita deve modificare il duty-cycle di commutazione degli interruttori, ovvero il rapporto tra il tempo di conduzione e il periodo totale.

La risposta corretta è: Di tipo buck funziona con una corrente d'ingresso che ha discontinuità.

**Domanda 11**

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Per determinare sperimentalmente la caratteristica statica tensione-corrente di uscita di una porta logica:

- Si può misurare solo la caratteristica sul livello alto.
- Per determinare la caratteristica sul livello basso si collega una capacità variabile tra l'uscita e $V_{dd}$.
- La porta deve essere di tipo open-drain.
- Per determinare la caratteristica sul livello basso si collega una resistenza variabile tra l'uscita e $V_{dd}$. ✓

Soluzione:

1. Sì, la caratteristica statica d'uscita sul livello basso si determina collegando una resistenza di carico tra l'uscita e $V_{dd}$.
2. No, la caratteristica statica di uscita può essere determinata per qualsiasi tipo di porta logica, non solo per le open-drain.
3. No, la caratteristica statica d'uscita sul livello basso si determina collegando una resistenza di carico tra l'uscita e $V_{dd}$.
4. No, la caratteristica di uscita può essere misurata per entrambi i livelli di uscita, anche per le porte logiche open-drain (che hanno una resistenza di uscita molto elevata in genere nello stato alto).

La risposta corretta è: Per determinare la caratteristica sul livello basso si collega una resistenza variabile tra l'uscita e $V_{dd}$.

**Domanda 12**

Risposta errata

Punteggio ottenuto 0,0 su 1,0

Nel convertitore D/A con resistenze pesate realizzato con il circuito CD4029 e TL082 (o TL081): 001

- Le correnti attraverso le resistenze pesate dipende dalla resistenza di feedback dell'amplificatore invertente al quale sono collegate.
- Le uscite che generano $0\ \mathrm{V}$ assorbono corrente dalle uscite che generano $V_{dd}$.
- La resistenza equivalente dell'insieme costituito dalle uscite del circuito CD4029 e dalle resistenze pesate è quasi costante.
- Bisogna usare un diodo per collegare le resistenze pesate all'ingresso invertente dell'amplificatore. ✗

Soluzione:

1. Sì, la resistenza del circuito equivalente di Thévenin è indipendente dalle tensioni delle uscite del circuito CD4029, assumendo che le resistenze interne d'uscita abbiano valori trascurabili o almeno molto più bassi delle resistenze pesate.
2. No, le uscite sono collegate tramite le resistenze pesate all'ingresso invertente, che è un nodo di massa virtuale. Pertanto, agli estremi delle resistenze collegate alle uscite che generano $0\ \mathrm{V}$ c'è lo $0\ \mathrm{V}$ dall'uscita da un lato e lo $0\ \mathrm{V}$ dalla massa virtuale dall'altro. Quindi, ai capi di queste resistenze non c'è una differenza di tensione e in queste resistenze non scorre corrente.
3. No, le correnti attraverso le resistenze pesate dipende dal valore delle resistenze e dalla tensione d'uscita del circuito CD4029, perché l'ingresso invertente dell'amplificatore è sempre un nodo di massa virtuale con tensione $0\ \mathrm{V}$.
4. No, la caduta di tensione sul diodo in conduzione modificherebbe le correnti pesate generate attraverso le resistenze pesate introducendo degli errori. Inoltre, il diodo non svolgerebbe alcuna funzione di protezione.

La risposta corretta è: La resistenza equivalente dell'insieme costituito dalle uscite del circuito CD4029 e dalle resistenze pesate è quasi costante.

**Domanda 13**

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

La forma d'onda all'inizio della transizione L-H all'estremità remota di una linea di trasmissione terminata su un carico capacitivo:

- È una tensione crescente senza discontinuità.
- Porta la tensione al livello dell'onda incidente e poi scende esponenzialmente verso il livello di equilibrio a regime. ✗
- Ha un breve picco dello stesso segno come l'andamento dell'onda incidente.
- Ha un breve picco di segno opposto all'andamento dell'onda incidente.

Soluzione:

1. Sì, l'arrivo dell'onda incidente di una transizione L-H all'estremo remoto di una linea di trasmissione terminata su un carico capacitivo determina una crescita di tensione senza discontinuità in quanto rappresenta l'inizio del processo di carica della capacità.
2. No, l'arrivo dell'onda incidente di una transizione L-H all'estremo remoto di una linea di trasmissione terminata su un carico capacitivo determina una crescita di tensione senza discontinuità in quanto rappresenta l'inizio del processo di carica della capacità.
3. No, l'arrivo dell'onda incidente di una transizione L-H all'estremo remoto di una linea di trasmissione terminata su un carico capacitivo determina una crescita di tensione senza discontinuità in quanto rappresenta l'inizio del processo di carica della capacità.
4. No, l'arrivo dell'onda incidente di una transizione L-H all'estremo remoto di una linea di trasmissione terminata su un carico capacitivo determina una crescita di tensione senza discontinuità in quanto rappresenta l'inizio del processo di carica della capacità.

La risposta corretta è: È una tensione crescente senza discontinuità.

**Domanda 14**

Parzialmente corretta

Punteggio ottenuto 2,7 su 4,5

001

Un regolatore di tipo switching con topologia boost ha uno degli switch realizzato con un transistore MOS e l'altro realizzato con un diodo ideale. Il transistore MOS è pilotato da una porta inverter CMOS alimentata a $V_{dd} = 5\,\mathrm{V}$. La pista che collega l'uscita dell'inverter al gate del

transistore MOS è lunga $l = 5.5\,\text{cm}$ ed è modellata come linea di trasmissione con induttanza unitaria $L_U = 3\,\text{nH/cm}$ e capacità unitaria $C_U = 12\,\text{pF/cm}$. La capacità del gate del transistore MOS è $C_g = 15\,\text{pF}$.
Si chiede:

1. Il tempo di propagazione sulla linea di trasmissione, $t_p =$ 1.04 ✓ ns.
2. Il valore della resistenza di uscita della porta inverter che permette di pilotare il gate del transistore MOS senza oscillazioni, $R_{ON} =$ 15,81 ✓ Ω.
3. Il valore della tensione a regime sul gate del transistore MOS che realizza lo switch dopo una transizione L-H, $V_g =$ 2.5 ✗ V.
4. A parità delle condizioni di funzionamento sopra, se la frequenza del segnale con cui viene pilotato il transistore MOS che realizza lo switch aumenta di $m = 10\,\%$:
   - ○ la tensione di uscita diminuisce
   - ◉ $R_{ON}$ deve diminuire ✗
   - ○ ha effetti generalmente trascurabili
   - ○ $R_{ON}$ deve aumentare
   - ○ la tensione di uscita aumenta

   Punteggio ottenuto 0,0 su 1,0

   La risposta corretta è: ha effetti generalmente trascurabili
5. Quale deve essere il tipo del transistore MOS che realizza lo switch:
   - ○ indifferente, si può invertire il duty cycle di pilotaggio
   - ○ pMOS
   - ◉ nMOS ✓

   Punteggio ottenuto 1,0 su 1,0

   La risposta corretta è: nMOS

Soluzione:

1. Il tempo di propagazione sulla linea di trasmissione dipende dalla velocità di propagazione $p = \frac{1}{\sqrt{L_U C_U}} = \frac{1}{\sqrt{3\,\text{nH/cm} \cdot 12\,\text{pF/cm}}} = 5.27\,\text{cm/ns}$ e la lunghezza della linea $t_p = \frac{l}{p} = \frac{5.5\,\text{cm}}{5.27\,\text{cm/ns}} = 1.04\,\text{ns}$.
2. All'arrivo di qualsiasi onda incidente sulla linea di trasmissione, la capacità del gate del transistore MOS dello switch si comporta come un cortocircuito ($R_T = 0\,\Omega$) che determina nel primo istante un coefficiente di riflessione $\Gamma_T = \frac{R_T - Z_\infty}{R_T + Z_\infty} = \frac{0\,\Omega - Z_\infty}{0\,\Omega + Z_\infty} = -1$. Per evitare oscillazioni, l'onda riflessa dalla capacità di gate collegata alla terminazione non deve essere ulteriormente riflessa dal lato driver. Quindi il coefficiente di riflessione lato driver

deve essere $0\Gamma_D = \frac{R_{ON}-Z_\infty}{R_{ON}+Z_\infty} = 0 \Longrightarrow R_{ON} = Z_\infty$ dove l'impedenza caratteristica della linea di trasmissione è

$$Z_\infty = \sqrt{\frac{L_U}{C_U}} = \sqrt{\frac{3\,\mathrm{nH/cm}}{12\,\mathrm{pF/cm}}} = 15.8\,\Omega \Longrightarrow R_{ON} = 15.8\,\Omega.$$

3. La tensione a regime dopo una transizione L-H corrisponde alla capacità di gate $C_g$ del transistore MOS completamente carica alla tensione di alimentazione $V_{dd}$ della porta logica NOT che la pilota attraverso la sua resistenza di uscita, $R_{ON}$, quindi $V_g = V_{dd} = 5\,\mathrm{V}$.
4. La capacità di gate $C_g$ del transistore MOS si carica/scarica completamente in un tempo $\rightarrow \infty$ attraverso la resistenza di uscita $R_{ON}$ della porta logica NOT che la pilota (e l'impedenza caratteristica della linea di trasmissione, $Z_\infty$).
5. La frequenza di commutazione non cambia la tensione di uscita, che dipende dal duty cycle, mentre la resistenza di uscita del driver deve rimanere adattata all'impedenza caratteristica della linea per evitare oscillazioni. Di conseguenza, un aumento della frequenza di commutazione del driver di $m = 10\,\%$ ha generalmente effetti trascurabili (potrebbe modificare la tensione finale sul gate del transistor MOS, ma i sistemi sono generalmente dimensionati in modo che il periodo di commutazione del driver sia diverse volte maggiore della costante di tempo di carica/scarica del condensatore di gate, dove la variazione di tensione nel tempo è molto lenta).
6. Nella topologia boost, il transistore che implementa lo switch è collegato col terminale source a massa. Quindi è necessario che sia di tipo nMOS per avere una resistenza bassa quando viene pilotato con una tensione alta tra gate e source e conduce.

1) La risposta corretta è : 1.04
2) La risposta corretta è : 15.81
3) La risposta corretta è : 5
4) La risposta corretta è : ha effetti generalmente trascurabili
5) La risposta corretta è : nMOS

**Domanda 15**

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

1. Vp=1/sqrt(Lu*Cu)

tp=l/Vp=l*sqrt(Lu*Cu)=5,5*sqrt(3*10^(-9)*12*10^(-12))=1.04ns

2. Ron=Zinf=sqrt(Lu/Cu)=sqrt(3*10^(-9)/(12*10^(-12)))=15.81ohm

3. Vg=Vdd*Zinf/(Zinf+Ron)=5*15.81/(15.81+15.81)=2.5V

**Domanda 16**

Parzialmente corretta

Punteggio ottenuto 2,7 su 4,5

Un sistema di acquisizione riceve un segnale in ingresso con ampiezza tra $V_{in_{min}} = -0.13\,V$ [001] e $V_{in_{max}} = +0.53\,V$ e spettro di frequenze tra $f_{in_{min}} = 1.5\,kHz$ e $f_{in_{max}} = 5\,kHz$, che viene convertito in rappresentazione digitale su $N = 8\,bit$ usando un convertitore A/D ad approssimazioni successive con scala di ingresso tra $S_{min} = 0\,V$ e l'alimentazione $V_{dd} = 3.3\,V$. Sapendo che il rumore di aliasing è attenuato con un filtro passa basso con $P = 2\,poli$, che il segnale di ingresso è condizionato opportunamente da un amplificatore di condizionamento e che il rapporto segnale/rumore dovuto all'aliasing è sostanzialmente uguale al rapporto segnale/rumore dovuto alla quantizzazione del segnale analogico considerato sinusoidale, si chiede:

1. Il guadagno $G =$ 5 ✓ e l'offset in uscita $O =$ 0 ✗ V del amplificatore di condizionamento.
2. La frequenza di campionamento dell'ADC, $f_S =$ 92.69 ✓ kHz.
3. La frequenza di clock dell'ADC, $f_{ck} =$ 741.52 ✓ kHz.
4. Se la frequenza di clock dell'ADC aumenta di $M = 10$ volte e il filtro antialiasing viene semplificato riducendo di uno il suo numero di poli a $P_1 = 1\,poli$, il rumore di aliasing:

○ aumenta ○ resta pressoché invariato ◉ diminuisce ✗

Punteggio ottenuto 0,0 su 1,0

La risposta corretta è: aumenta

Soluzione:

1. L'amplificatore di condizionamento deve portare l'ampiezza del segnale di ingresso al par della scala dell'ADC:
   $G\left(V_{\mathrm{in}_{\max}} - V_{\mathrm{in}_{\min}}\right) = V_{\mathrm{dd}} - S_{\min} \Longrightarrow G = \frac{V_{\mathrm{dd}} - S_{\min}}{V_{\mathrm{in}_{\max}} - V_{\mathrm{in}_{\min}}} = \frac{3.3\,\mathrm{V} - 0\,\mathrm{V}}{0.53\,\mathrm{V} - (-0.13\,\mathrm{V})} = 5.$
   L'offset in uscita dell'amplificatore di condizionamento deve allineare l'intervallo di tensione del segnale con la scala dell'ADC, ad esempio il limite basso:
   $S_{\min} = V_{\mathrm{in}_{\min}} G + O \Longrightarrow O = S_{\min} - V_{\mathrm{in}_{\min}} G = 0\,\mathrm{V} - (-0.13\,\mathrm{V}) \cdot 5 = 0.65\,\mathrm{V}.$
2. Il rapporto segnale/rumore dovuto all'aliasing è: $SNR_{\mathrm{a}} = 20P \lg \frac{f_{\mathrm{S}} - f_{\mathrm{in}_{\max}}}{f_{\mathrm{in}_{\max}}}$, mentre il rapporto segnale/rumore dovuto alla quantizzazione di un segnale analogico sinusoidale che copre l'intera scala di ingresso dell'ADC è: $SNR_{\mathrm{q}} = 6N + 1.76.$ Dalla loro uguaglianza si ottiene la frequenza di campionamento:
   $SNR_{\mathrm{a}} = SNR_{\mathrm{q}} \Longrightarrow 20P \lg \frac{f_{\mathrm{S}} - f_{\mathrm{in}_{\max}}}{f_{\mathrm{in}_{\max}}} = 6N + 1.76$
   $\Longrightarrow f_{\mathrm{S}} = f_{\mathrm{in}_{\max}} \left(10^{\frac{6N+1.76}{20P}} + 1\right) = 5\,\mathrm{kHz} \cdot \left(10^{\frac{6 \cdot 8 + 1.76}{20 \cdot 2}} + 1\right) = 92.7\,\mathrm{kHz}.$
3. La frequenza del clock di un ADC ad approssimazioni successive è considerata $N$ volte più elevata della sua frequenza di campionamento (considerando trascurabile il tempo di acquisizione): $f_{\mathrm{ck}} = f_{\mathrm{S}} N = 92.7\,\mathrm{kHz} \cdot 8 = 742\,\mathrm{kHz}.$
4. Con i valori calcolati, il rapporto segnale/rumore dovuto all'aliasing è:
   $SNR_{\mathrm{a}} = 20P \lg \frac{\frac{f_{\mathrm{ck}}}{N} - f_{\mathrm{in}_{\max}}}{f_{\mathrm{in}_{\max}}} = 20 \cdot 2 \cdot \lg \frac{\frac{742\,\mathrm{kHz}}{8} - 5\,\mathrm{kHz}}{5\,\mathrm{kHz}} = 49.8\,\mathrm{dB}.$ Con i valori modificati, il rapporto segnale/rumore dovuto all'aliasing è:
   $SNR_{\mathrm{a}_1} = 20P_1 \lg \frac{\frac{f_{\mathrm{ck}} M}{N} - f_{\mathrm{in}_{\max}}}{f_{\mathrm{in}_{\max}}} = 20 \cdot 1 \cdot \lg \frac{\frac{742\,\mathrm{kHz} \cdot 10}{8} - 5\,\mathrm{kHz}}{5\,\mathrm{kHz}} = 45.3\,\mathrm{dB}.$ Poiché il rapporto segnale/rumore dovuto all'aliasing diminuisce mentre la potenza del segnale è costante, significa che la potenza del rumore dovuto all'aliasing è aumentata.

1) La risposta corretta è : 5
2) La risposta corretta è : 0.65
3) La risposta corretta è : 92.69
4) La risposta corretta è : 741.55
5) La risposta corretta è : aumenta

**Domanda 17**

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

1. G=(Vsmax-Vsmin)/(Vinmax-Vinmin)=3,3/(0,53+0.13)=5

O=(Vsmax+Vsmin)/2-G/2*(Vinmax+Vinmin)=3,3/2-5/2*(0,53-0,13)=0

2. SNRa=SNRq=6*Nbit+1,76=6*8+1,76=49,76dB

SNRa=20*Npoli*log(2k-1) -> 2k=10^(SNRa/(20*Npoli))+1=10^(47,76/40)+1=18,53

Fs=Fsch*Nch=2k*fb*Nch, dal testo "riceve UN segnale in ingresso"->Nch=1 -> Fs=18.53*5kHz=92.69kHz

3. approssimazioni successive: tc=Nbit/fck -> fck= Nbit/tc, ta=0 -> fck=Nbit/(tc+ta)=Nbit/ts=Nbit*fs=8*92,69kHz=741,62kHz

**Domanda 18**

Parzialmente corretta

Punteggio ottenuto 3,6 su 4,5

001

Una memoria SRAM è alimentata a $V_{dd} = 1.2\,\text{V}$, ha $N = 128$ celle collegate a ciascuna bitline e $M = 32$ celle collegate a ciascuna wordline. Le tolleranze di processo fanno variare casualmente:

- Le capacità di gate dei pass-transistors delle celle tra $C_{g_{min}} = 0.1\,\text{fF}$ e $C_{g_{max}} = 0.15\,\text{fF}$ e la loro tensione di soglia tra $V_{th_{min}} = 0.15\,\text{V}$ e $V_{th_{max}} = 0.2\,\text{V}$;
- La resistenza di uscita del decodificatore di indirizzo tra $R_{O_{min}} = 800\,\Omega$ e $R_{O_{max}} = 1000\,\Omega$;
- Ciascuna cella collegata alla wordline allunga la wordline aumentandone la resistenza di un valore tra $R_{wu_{min}} = 8\,\Omega$ e $R_{wu_{max}} = 10\,\Omega$ e la capacità di un valore tra $C_{wu_{min}} = 0.2\,\text{fF}$ e $C_{wu_{max}} = 0.35\,\text{fF}$.

Si chiede:

1. Il numero complessivo di transistori nell'array di celle di memoria, $N_{MOS}$ = 24576 ✓.
2. Il ritardo minimo $t_{LH_{min}}$ = 0.902 ✗ps e massimo $t_{LH_{max}}$ = 2.31 ✗ps in cui la

tensione della wordline raggiunge la tensione di soglia dei pass-transitors in una transizione L-H, calcolati usando un modello concentrato dell'interconnessione con la wordline.

3. La potenza dinamica dissipata minima $P_{d_{min}} =$ 1.152 ✗ nW e massima $P_{d_{max}} =$ 2.016 ✗ nW per accedere alle wordline considerando che ogni $T = 1\,\mu s$ viene fatta una transizione L-H e una H-L.

Soluzione:

1. Ciascuna cella di memoria SRAM ha $N_{MOS_{cell}} = 6$ transistori, quindi il numero complessivo di transistori in tutte le celle della memoria è:
$N_{MOS} = N_{MOS_{cell}} \cdot N \cdot M = 6 \cdot 128 \cdot 32 = 24576.$
2. Il ritardo con cui in una transizione L-H un gruppo $R\,C = \tau$ si carica da $V_{gnd} = 0\,V$ al livello della soglia dei pass-transitors è dato da: $t_{LH} = -\tau \ln \frac{V_{th} - V_{dd}}{V_{gnd} - V_{dd}}$ Il ritardo minimo si ottiene quando la resistenza di uscita del decodificatore di indirizzo è minima, $R_O = R_{O_{min}}$, tutte le capacità di gate dei pass-transitors sono minime, $C_g = C_{g_{min}}$, tutte le tensioni di soglia sono minime, $V_{th} = V_{th_{min}}$, la resistenza aggiunta da ciascuna cella collegata alla wordline è minima, $R_{wu} = R_{wu_{min}}$ e la capacità aggiunta da ciascuna cella collegata alla wordline è minima, $C_{wu} = C_{wu_{min}}$. Tenendo conto che ci sono due pass-transitors per ciascuna delle $M$ celle di memoria collegate a una wordline, si ha:
$R = R_{O_{min}} + M R_{wu_{min}}, \quad C = M\left(C_{wu_{min}} + 2C_{g_{min}}\right)$
$\Longrightarrow \tau = R\,C = \left(R_{O_{min}} + M R_{wu_{min}}\right) \cdot M \cdot \left(C_{wu_{min}} + 2C_{g_{min}}\right)$
$t_{LH_{min}} = -\left(R_{O_{min}} + M R_{wu_{min}}\right) \cdot M \cdot \left(C_{wu_{min}} + 2C_{g_{min}}\right) \cdot \ln \frac{V_{th_{min}} - V_{dd}}{V_{gnd} - V_{dd}}$
$\Longrightarrow t_{LH_{min}} = -(800\,\Omega + 32 \cdot 8\,\Omega) \cdot 32 \cdot (0.2\,fF + 2 \cdot 0.1\,fF) \cdot \ln \frac{0.15\,V - 1.2\,V}{0\,V - 1.2\,V} = 1.8\,ps.$
Il ritardo massimo si raggiunge quando la resistenza di uscita del decodificatore di indirizzo è massima, $R_O = R_{O_{max}}$, tutte le capacità di gate dei pass-transitors sono massime, $C_g = C_{g_{max}}$, tutte le tensioni di soglia sono massime, $V_{th} = V_{th_{max}}$ e la resistenza unitaria aggiunta da ciascuna cella collegata alla wordline è massima, $R_{wu} = R_{wu_{max}}$. Tenendo conto che ci sono due pass-transitors per ciascuna delle $M$ celle di memoria collegate a una wordline, si ha:
$R = R_{O_{max}} + M R_{wu_{max}}, \quad C = M\left(C_{wu_{max}} + 2C_{g_{max}}\right)$
$\Longrightarrow \tau = R\,C = \left(R_{O_{max}} + M R_{wu_{max}}\right) \cdot M \cdot \left(C_{wu_{max}} + 2C_{g_{max}}\right)$
$t_{LH_{max}} = -\left(R_{O_{max}} + M R_{wu_{max}}\right) \cdot M \cdot \left(C_{wu_{max}} + 2C_{g_{max}}\right) \cdot \ln \frac{V_{th_{max}} - V_{dd}}{V_{gnd} - V_{dd}}$
$\Longrightarrow t_{LH_{max}} = -(1000\,\Omega + 32 \cdot 10\,\Omega) \cdot 32 \cdot (0.35\,fF + 2 \cdot 0.15\,fF) \cdot \ln \frac{0.2\,V - 1.2\,V}{0\,V - 1.2\,V} = 5.01\,ps.$
3. La potenza dinamica dissipata per caricare-scaricare ad una tensione $V$ una capacità $C$ con la frequenza $f = \frac{1}{T}$ è: $P_d = fCV^2$. Considerando che in questo caso $V = V_{dd}$, la potenza dinamica minima dissipata è quindi:
$P_{d_{min}} = \frac{1}{T} \cdot M \cdot \left(C_{wu_{min}} + 2C_{g_{min}}\right) \cdot V_{dd}^2 = \frac{1}{1\,\mu s} \cdot 32 \cdot (0.2\,fF + 2 \cdot 0.1\,fF) \cdot (1.2\,V)^2 = 18.4\,nW$
mentre la potenza dinamica massima dissipata è:

$$P_{d_{max}} = \frac{1}{T} \cdot M \cdot (C_{wu_{max}} + 2C_{g_{max}}) \cdot V_{dd}^2 = \frac{1}{1\,\mu s} \cdot 32 \cdot (0.35\,fF + 2 \cdot 0.15\,fF) \cdot (1.2\,V)^2 = 30\,nW.$$

1) La risposta corretta è : 24576
2) La risposta corretta è : 1.8
3) La risposta corretta è : 5.01
4) La risposta corretta è : 18.43
5) La risposta corretta è : 29.95

Commento:

**Domanda 19**

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

1. Nmos=6*Nwl*Nbl=6*128*32=24576

2. Vth(t)=(V0-Vinf)e^(-t/tau)+Vinf

transizione lh: V0=0, Vinf=Vdd -> Vth=Vdd(1-e^(-t/tau)) -> t=-tau*ln(1-Vth/Vdd)

taumax=(Romax+Rwcmax*Nwl)*Nwl*Cgmax*2=(1000+10*32)*32*0.15*10^(-15)*2=1.2672*10^(-11) s

taumin=(Romin+Rwcmin*Nwl)*Nwl*Cgmin*2=(800+8*32)*32*0.1*10^(-15)*2=6.7584*10^(-12) s

tlhmax=-taumax*ln(1-Vthmax/vdd)=1.2672*10^-11)*ln(1-0.2/1.2)=2.31*10^(-12)s=2.31ps

tlhmin=-taumin*ln(1-Vthmin/Vdd)=6.7584*10^(-12)*ln(1-0.15/1.2)=0.902*10^(-12)s=0.902ps

3. Pd=Vdd^2*f*2*Cwu

una coppia di transizioni ogni T -> f=2/T

Pdmin=Vdd^2*2/T*Cwumin*2=1.2^2*2*2*0.2*10^(-15)/(10^(-6))=1.152nW

Pdmax=Vdd^2*2/T*Cwumax*2=1.2^2*2*2*0.35*10^(-15)/(10^(-6))=2.016nW


**Domanda 20**

Parzialmente corretta

Punteggio ottenuto 3,5 su 4,5

001

Due circuiti integrati sono collegati sulla stessa scheda a circuiti stampati (PCB), come nella figura seguente, per comunicare attraverso un protocollo source-synchronous mediante linee di interconnessione modellate come linee di trasmissione con impedenza caratteristica $Z_\infty = 100\,\Omega$ e velocità di propagazione $p = 0.1c$. Le linee hanno una lunghezza nominale $l = 30\,\text{cm}$, ma la lunghezza della linea di clock ha un'incertezza $\Delta l = \pm 3\,\text{cm}$. I buffer CMOS $B_1 \ldots B_4$ sono alimentati a $V_{dd} = 3.3\,\text{V}$ e hanno soglie di ingresso comprese tra $V_{IL} = 1.5\,\text{V}$ e $V_{IH} = 1.8\,\text{V}$ e i tempi di propagazione attraverso i buffer $B_1 \ldots B_3$ sono uguali, $t_{pB} = 0.5\,\text{ns}$.. I flip-flop hanno tempo di propagazione tra ingresso di clock e uscita $t_{ck\text{-}q} = 0.1\,\text{ns}$, tempo di setup $t_{su} = 0.25\,\text{ns}$ e tempo di hold $t_h = 0.1\,\text{ns}$.




Si chiede:

1. Il tempo nominale di propagazione sulle linee di dato e di clock $t_p =$ 10 ✓ns e l'incertezza del tempo di propagazione sulla linea di clock $\Delta t_p = \pm$ 1 ✓ns.
2. Il valore delle resistenze di terminazione $R_T =$ 100 ✓$\Omega$ per adattare la terminazione alle linee di trasmissione e il valore massimo delle resistenze di uscita dei driver $B_1$ e $B_3$, $R_O =$ 43.47 ✓$\Omega$, per assicurare una trasmissione con Incident Wave Switching (IWS) con un margine di rumore $V_{NM} = 0.5\,\text{V}$.
3. Il minimo ritardo programmabile del buffer $B_4$, $t_{pB_4} =$ 11 ✗ns, che garantisce la corretta operazione col periodo minimo di clock, $T_{ck_{min}}$ e il valore di quest'ultimo, $T_{ck_{min}} =$ 11.35 ✗ns.

Soluzione:

1. Il tempo nominale di propagazione sulle linee di trasmissione di dato e di clock sono: $t_p = \frac{l}{p} = \frac{30\,\text{cm}}{0.1 \cdot 3 \times 10^8\,\text{m/s}} = 10\,\text{ns}$. L'incertezza di propagazione sulla linea di clock è dovuta all'incertezza sulla lunghezza della linea: $\Delta t_p = \frac{\Delta l}{p} = \frac{\pm 3\,\text{cm}}{0.1 \cdot 3 \times 10^8\,\text{m/s}} = \pm 1\,\text{ns}$.
2. Per adattare la terminazione alla linea di trasmissione, le resistenze di terminazione $R_T$ devono essere uguali all'impedenza caratteristica della linea di trasmissione:

$R_T = Z_\infty = 100\,\Omega$. Per la ricezione in IWS, è necessario che l'ampiezza del primo gradino dell'onda incidente superi la soglia del ricevitore con certezza e con il margine di rumore indicato. Per le transizioni L-H: $V_{dd}\frac{Z_\infty}{R_{O_{LH}}+Z_\infty} = V_{IH} + V_{NM}$
$\Longrightarrow R_{O_{LH}} = Z_\infty\left(\frac{V_{dd}}{V_{IH}+V_{NM}} - 1\right) = 100\,\Omega \cdot \left(\frac{3.3\,V}{1.8\,V+0.5\,V} - 1\right) = 43.5\,\Omega$ e per le transizioni H-L: $V_{dd} - V_{dd}\frac{Z_\infty}{R_{O_{HL}}+Z_\infty} = V_{IL} - V_{NM}$
$\Longrightarrow R_{O_{HL}} = Z_\infty\frac{1}{\frac{V_{dd}}{V_{IL}-V_{NM}}-1} = 100\,\Omega \cdot \frac{1}{\frac{3.3\,V}{1.5\,V-0.5\,V}-1} = 43.5\,\Omega$. Pertanto, la massima resistenza di uscita del driver che soddisfa tutte le condizioni è:
$R_O = R_{O_{LH}} = R_{O_{HL}} = 43.5\,\Omega$.

3. La condizione perché il clock arrivi al $FF_D$ rispettando il suo tempo di setup è:
$t_{p_{data}} \leq t_{p_{clock}} \Longrightarrow t_{ck\text{-}q} + t_{p_{B_1}} + t_p + t_{p_{B_2}} + t_{su} \leq t_{p_{B_3}} + t_p \pm \Delta t_p + t_{p_{B_4}}, \quad \forall \Delta t_p$
$\Longrightarrow t_{p_{B_4}} \geq t_{ck\text{-}q} + t_{p_B} + \Delta t_p + t_{su} \Longrightarrow t_{p_{B_4}} \geq 0.1\,ns + 0.5\,ns + 0.25\,ns + 1\,ns = 1.85\,ns$.
Il segnale di clock col periodo minimo $T_{ck_{min}}$ deve permettere a tutte le parti del sistema di funzionare correttamente:
   - Il buffer $B_3$ direttamente collegato al segnale di clock, che impone un tempo minimo tra transizioni successive, di qualsiasi polarità, almeno uguale al tempo di propagazione nel buffer, $\frac{T_{ck_{min}}}{2} \geq t_{p_B} \Longrightarrow T_{ck_{min}} = 2t_{p_B} = 2 \cdot 0.5\,ns = 1\,ns$;
   - Il flip-flop di tipo D $FF_S$ collegato a buffer $B_1$, che impongono il periodo minimo di clock almeno uguale al tempo di propagazione lungo la catena,
   $T_{ck_{min}} \geq t_{ck\text{-}q} + t_{p_B} = 0.1\,ns + 0.5\,ns = 0.6\,ns$;
   - La trasmissione dati source-synchronous, considerando come tempo di skew l'incertezza sul ritardo della linea di trasmissione del segnale di clock,
   $t_k = 2\Delta t_p \Longrightarrow T_{ck_{min}} \geq t_{su} + t_h + 2\Delta t_p = 0.25\,ns + 0.1\,ns + 2 \cdot 1\,ns = 2.35\,ns$
   nelle condizioni in cui $t_{p_{B_4}}$ ha bilanciato i ritardi di trasmissione tra la il segnale di dati e il segnale di clock quando quest'ultimo ha ritardo minimo.

   Quindi: $T_{ck_{min}} = \max(1\,ns,\ 0.6\,ns,\ 2.35\,ns) = 2.35\,ns$.

1) La risposta corretta è : 10
2) La risposta corretta è : 1
3) La risposta corretta è : 100
4) La risposta corretta è : 43.48
5) La risposta corretta è : 1.85
6) La risposta corretta è : 2.35

Commento:

**Domanda 21**

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

1. tp=l/p=30*10^(-2)/(0.1*3*10^8)=10^(-8)s=10ns

deltatp=deltal/p=3*10^(-2)/(0.1*3*10^8)=10^(-9)=1ns

2. IWS -> RT=Zinf=100ohm

Vdd*Zinf/(Ro+Zinf)=Vih+NM -> Ro=Zinf*(Vdd-(Vih+NM))/(Vih+NM)=100*(3.3-2.3)/2.3=43.47ohm

3. tp per garantire la corretta operazione: tpb4=tp+deltatp=(10+1)ns=11ns

tckmin=tcq+tsu+tpb4=(0.1+0.25+11)ns=11.35ns