POLITECNICO
DI TORINO

Elettronica applicata

Esame 2024-02-14



Informazione

VIRTUAL CLASSROOM (VC) DI SUPPORTO

Collegatevi subito alla VC di supporto tramite il bottone sotto la vostra foto **solo se siete in remoto** (non se siete in aula).

COME E' STRUTTURATA LA PROVA

Il test è costituito da 13 quesiti a risposta multipla (A) e da 4 esercizi (B.1-B.4) a risposta chiusa. La durata complessiva del test è di 125 minuti.

Ogni quesito della sezione A ha 4 possibili risposte delle quali una sola è corretta. Ogni risposta corretta determina l'attribuzione di 1 punto e non ci sono penalità per le risposte errate. Il totale dei punti per la sezione A è quindi 13. Le ultime tre domande della sezione A (11-13) sono relative alle esercitazioni di laboratorio.

Lo svolgimento corretto dei quattro esercizi comporta l'attribuzione complessiva di 18 punti. Ogni esercizio ha un punteggio diverso. Di seguito ad ogni esercizio trovate un campo di componimento libero (uno diverso per ogni esercizio) in cui potete riportare calcoli, procedimenti, schemi, eccetera.

Il voto massimo complessivo è quindi 31 in modo che la lode venga attribuita chi ha un voto $\geq 30,5$.

E' possibile sostenere l'orale, se lo si desidera, ma il risultato del test deve essere sufficiente (≥ 18).

Nel corso del test è possibile scorrere avanti e indietro le domande in modo da ricontrollare le risposte date. Se volete correggere la risposta è sufficiente cliccare sulla nuova risposta che ritenete esatta. Per annullare una risposta è sufficiente premere due volte sulla risposta stessa.

Domanda 1

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

approfondimento

001

Un generatore di onda quadra con un invertitore con ingresso a trigger Schmitt genera un'onda quadra di frequenza $f = 5\,\text{kHz}$ con un condensatore $C = 47\,\text{nF}$ in parallelo all'ingresso dell'invertitore. Come cambia il comportamento dell'oscillatore se si collega un altro condensatore con capacità doppia, $94\,\text{nF}$, in parallelo a C?

- La frequenza di oscillazione diventa $10\,\text{kHz}$.
- L'ampiezza della forma d'onda in uscita è inferiore.
- L'ampiezza della forma d'onda in uscita è maggiore.
- Non influisce sull'ampiezza della forma d'onda in uscita.

Solution:

1. Sì, l'ampiezza dell'oscillazione è data dai livelli di tensione di saturazione dell'uscita dell'invertitore di ingresso a trigger di Schmitt, che sono invariati, e non dalla capacità C.
2. No, il periodo di oscillazione è proporzionale al prodotto RC, e se tutto è uguale e solo la capacità C triplica collegando una capacità doppia in parallelo, allora il prodotto RC triplica, quindi il periodo di oscillazione triplica.
3. No, l'ampiezza dell'oscillazione è data dai livelli di tensione di saturazione dell'uscita dell'invertitore di ingresso a trigger di Schmitt, che sono invariati, e non dalla capacità C.
4. No, l'ampiezza dell'oscillazione è data dai livelli di tensione di saturazione dell'uscita dell'invertitore di ingresso a trigger di Schmitt, che sono invariati, e non dalla capacità C.

La risposta corretta è: Non influisce sull'ampiezza della forma d'onda in uscita.

Domanda 2

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Il ruolo dei condensatori di bypass è:

- Ridurre le ondulazioni in uscita dei raddrizzatori con diodi.
- Mantenere la corrente assorbita dai circuiti integrati stabile quando si verificano rapide variazioni della tensione di alimentazione.
- Filtrare il rumore nella tensione d'uscita dei regolatore a commutazione.
- Fornire corrente per soddisfare localmente picchi di assorbimento evitando abbassamenti eccessivi della tensione di alimentazione.

Solution:

1. Sì, i condensatori di bypass sono collegati fisicamente vicino ai terminali di alimentazione dei componenti che possono avere rapide variazioni di assorbimento di corrente proprio per fornire localmente una buona parte di questa corrente impulsiva e così evitando che picchi di corrente percorrano le linee d'alimentazione tipicamente condivise con altre parti del sistema su cui possono generare variazioni di tensione o effetti elettromagnetici indesiderati per via della loro disposizione, lunghezza ed elementi parassitici (induttanza, resistenza).
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: Fornire corrente per soddisfare localmente picchi di assorbimento evitando abbassamenti eccessivi della tensione di alimentazione.

Domanda 3

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Un flip-flop attivo sul fronte di salita ha il comando asincrono PRESET attivo. In questa condizione:

- L’uscita cambia non appena cambia l’ingresso.
- L’uscita rimane sempre a 0 logico.
- L’uscita rimane sempre a 1 logico.
- L’uscita può cambiare seguito alle transizioni del segnale di clock.

Solution:

1. Sì, il significato del segnale asincrono PRESET è di impostare un 1 logico sull’uscita per tutta la durata in cui è attivo, a prescindere dal segnale di sincronizzazione (clock).
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: L’uscita rimane sempre a 1 logico.

Domanda 4

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Se in un alimentatore classico con carico nominale il tipo di raddrizzatore passa da onda piena a semionda, tutto il resto rimane invariato:

- La tensione media di uscita non cambia.
- La frequenza dell'ondulazione di uscita diminuisce.
- L'ampiezza dell'ondulazione di uscita non cambia.
- La frequenza dell'ondulazione in uscita non cambia.

Solution:

1. Sì, la frequenza dell'ondulazione di uscita diminuisce perché in un raddrizzatore a semionda c'è più tempo tra due cariche successive del condensatore di filtro.
2. No, l'ampiezza dell'ondulazione di uscita dipende dal tempo che intercorre tra due ricariche del condensatore di filtro, quindi dal tipo di raddrizzatore, a mezz'onda o a onda intera.
3. No, la frequenza dell'ondulazione di uscita dipende dal tempo che intercorre tra due ricariche del condensatore di filtro, quindi dal tipo di raddrizzatore, a mezz'onda o a onda intera.
4. No, la tensione media di uscita dipende dalla media della tensione di ondulazione (e dalla caduta di tensione sui diodi del raddrizzatore), che varia a seconda del tipo di raddrizzatore, a mezz'onda o a onda intera.

La risposta corretta è: La frequenza dell'ondulazione di uscita diminuisce.

Domanda 5

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Un sistema di acquisizione dati utilizza un convertitore A/D (ADC) per convertire in digitale un segnale d'onda analogico sinusoidale che copre solo $1/8$ della scala d'ingresso dell'ADC. Qual è il numero minimo di bit dell'ADC per ottenere un rapporto segnale/rumore dovuto alla quantizzazione $SNR_q = 49\,\text{dB}$?

- $17\,\text{bit}$
- $14\,\text{bit}$
- $8\,\text{bit}$
- $11\,\text{bit}$ (selezionata)

Solution:

1. $N = \frac{SNR_q - 1.76\,\text{dB}}{6} + \log_2(8)\,\text{bit} = \frac{49\,\text{dB} - 1.76\,\text{dB}}{6} + 3\,\text{bit} \rightarrow 11\,\text{bit}.$
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: $11\,\text{bit}$

Domanda 6

Risposta corretta

Punteggio ottenuto 1,0 su 1,0


001

La cella base di una memoria NOR ROM è composta da:

- Un transistore nMOS che conduce quando la linea di word è bassa e che è collegato, in serie con altri transistori nMOS, tra la massa e il dispositivo di pull-up.
- Sei transistori MOS (quattro nMOS e due pMOS), di cui due nMOS sono collegati tra la wordline e la bitline.
- Un transistore nMOS collegato tra la linea di word e la linea di bit e un condensatore di memoria.
- Un transistore nMOS che conduce quando la linea di word è alta ed è collegato tra la linea di bit e la massa.

Solution:

1. La cella base della NOR ROM è costituita da un transistore nMOS (o da nessun transistore se il bit memorizzato è un 1 logico) che conduce quando la linea di word è alta ed è collegato tra la massa e la linea di bit.



2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: Un transistore nMOS che conduce quando la linea di word è alta ed è collegato tra la linea di bit e la massa.

Domanda 7

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Nei circuiti digitali:

- Il margine di rumore al livello logico basso è la differenza tra il limite superiore della soglia d'ingresso, V_{IH}, e il livello massimo di uscita a basso livello del driver.
- I segnali logici possono essere ripristinati dal rumore se questo è inferiore ai margini di rumore.
- Il margine di rumore al livello logico basso aumenta con l'aumentare del livello massimo di uscita a livello logico basso del driver, V_{OL}.
- Il margine di rumore al livello logico basso diminuisce all'aumentare del limite inferiore della soglia d'ingresso, V_{IL}.

Solution:

1. Sì, il margine di rumore, una misura della capacità di un circuito digitale di resistere al rumore, determina la resistenza del segnale alle influenze esterne. Se il livello di rumore è inferiore al margine di rumore, il segnale può essere recuperato perché la distorsione causata dal rumore non è sufficiente a spingere il segnale fuori dalla sua gamma normale.
2. No, il margine di rumore al livello logico basso aumenta all'aumentare del limite inferiore della soglia di ingresso, V_{IL}. Questo perché un valore più alto di V_{IL} aumenta effettivamente la gamma di tensioni di ingresso che vengono interpretate come logiche 0, rendendo il circuito meno suscettibile alle transizioni allo stato logico 1 indotte dal rumore. Di conseguenza, è necessaria una quantità maggiore di rumore per spingere il segnale fuori dall'intervallo logico corretto, aumentando il margine di rumore e diminuendo la probabilità di corruzione del segnale.
3. No, il margine di rumore al livello logico basso è la differenza tra il limite inferiore della soglia d'ingresso, V_{IL}, e il livello massimo di uscita a basso livello del driver.
4. No, il margine di rumore al livello logico basso diminuisce all'aumentare del livello massimo di uscita bassa del driver, V_{OL}, perché un valore più alto di V_{OL} diminuisce effettivamente la gamma di tensioni di uscita che vengono interpretate come logiche 0, rendendo il circuito più suscettibile alle transizioni allo stato logico 1 indotte dal rumore. Di conseguenza, è necessaria una quantità inferiore di rumore per spingere il segnale fuori dall'intervallo logico corretto, riducendo il margine di rumore e aumentando la probabilità di corruzione del segnale.

La risposta corretta è: I segnali logici possono essere ripristinati dal rumore se questo è inferiore ai margini di rumore.

Domanda 8

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Convertitori dc-dc:

- Con la topologia buck-boost, l'ampiezza della tensione di uscita diminuisce al diminuire del duty cycle.
- Nella topologia boost possono avere duty cycle maggiore di 1 per brevi periodi per aumentare la tensione di uscita.
- Nella topologia buck quando alimentano un carico, la corrente attraverso l'induttore tende all'infinito quando l'interruttore è sempre chiuso.
- Fanno variare linearmente nel tempo la tensione sull'induttore.

Solution:

1. Sì, l'ampiezza della tensione di uscita è proporzionale a $\frac{D}{1-D}$, dove D è il duty cycle, quindi la tensione di uscita diminuisce al diminuire di D da 1 a 0.
2. No, il duty cycle è definito come il tempo di chiusura dell'interruttore fratto il periodo di commutazione totale, quindi non può essere superiore a 1 anche se l'interruttore rimanesse sempre chiuso.
3. No, la tensione sull'induttore cambia a gradini e, mentre la tensione è costante, la corrente attraverso l'induttore varia linearmente nel tempo.
4. No, se l'interruttore è sempre chiuso, la tensione di uscita diventa uguale alla tensione di ingresso e la corrente attraverso l'induttore si stabilizza sulla corrente di carico.

La risposta corretta è: Con la topologia buck-boost, l'ampiezza della tensione di uscita diminuisce al diminuire del duty cycle.

Domanda 9

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Nel modello elettrico dei percorsi termici, la temperatura ambiente è modellata da:

- Una sorgente di corrente.
- Un resistore fisso.
- Una sorgente di tensione controllata in corrente.
- Una sorgente di tensione.

Solution:

1. Sì, la temperatura ambiente è modellata come una sorgente di tensione nel modello elettrico del percorso termico.
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: Una sorgente di tensione.

Domanda 10

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Una linea di trasmissione ha un'impedenza caratteristica pari a $Z_\infty = 180\,\Omega$. Quando la sua capacità unitaria viene aumentata di un fattore pari a $k = 9$, l'impedenza caratteristica della linea:

- Cambia a $60\,\Omega$.
- Cambia a $540\,\Omega$.
- Cambia a $1620\,\Omega$.
- Cambia a $20\,\Omega$.

Solution:

1. L'impedenza caratteristica di una linea di trasmissione, Z_∞, è definita funzione della sua induttanza unitaria, L_U, e della sua capacità unitaria, $C_U Z_\infty = \sqrt{\frac{L_U}{C_U}}$.Pertanto, se la capacità unitaria della linea aumenta di un fattore k, l'impedenza caratteristica cambia di un fattore $\sqrt{\frac{1}{k}}$ diventando $Z_\infty \sqrt{\frac{1}{k}} = 180\,\Omega cdot \sqrt{\frac{1}{9}} = 60\,\Omega.$
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: Cambia a $60\,\Omega$.

Domanda 11

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Per il circuito CD4040B utilizzato nelle esercitazioni di laboratorio:

- (•) Il fronte di discesa del clock è attivo.
- ( ) Il verso del conteggio del contattore è decrescente.
- ( ) Si può inizializzare con un valore arbitrario fornito dall'esterno.
- ( ) È un contatore modulo 2^{14}.

Solution:

1. Sì, il contatore CD4040B avanza di un unità seguito alla transizione di discesa del segnale sull'ingresso di clock.
2. No, il circuito CD4040B è un contatore asincrono solo crescente.
3. No, il circuito CD4040B non ha la funzione di preset delle uscite con un valore arbitrario, ma solo di RESET (impostazione di tutte le uscite a 0 logico).
4. No, il circuito CD4040B è un contatore modulo 2^{12}.

La risposta corretta è: Il fronte di discesa del clock è attivo.


Domanda 12

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

La forma d'onda mostrata nella figura seguente, ottenuta in un'esercitazione di laboratorio, rappresenta l'evoluzione della tensione d'uscita nel tempo per un circuito le cui grandezze in ingresso cambiano ogni volta soltanto del minimo necessario per far variare la tensione d'uscita. Selezionare l'affermazione corretta:



- La caratteristica può essere ottenuta collegando le prime uscite di un circuito CD4040B (Q_1, Q_2, …) all'ingresso di un DAC.
- La caratteristica non ha errori di non-linearità.
- È la caratteristica di un DAC con errori di offset.
- Lo slew rate dell'uscita del DAC non è visibile sulla caratteristica.

Solution:

1. Sì, ci sono 16 livelli di tensione stabili nella tensione di uscita per la codifica dei quali servono esattamente 4 bit. Le prime 4 uscite del circuito CD4040B (Q_1, Q_2, Q_3, e Q_4 nel datasheet del componente) ripetono il conteggio tra 0 e 15 (0, 1, 2, …, 15, 0, 1, …) durante il funzionamento normale del contatore, che corrisponde alla ripetizione degli stessi 16 livelli di tensione all'uscita di un DAC, con differenza tra due successivi livelli di $1\,\mathrm{LSB}$, come la forma d'onda nella figura.
2. No, la caratteristica ha errori di non-linearità che si notano dall'ampiezza variabile tra due livelli d'uscita adiacenti corrispondenti ad una variazione di pari entità della grandezza d'ingresso.
3. No, un circuito convertitore digitale-analogico con questa caratteristica non presenta necessariamente errori di offset apprezzabili perché ha un livello stabile a $0\,\mathrm{V}$ che potrebbe corrispondere all'ingresso digitale 0000.
4. No, l'inclinazione visibile della transizione tra il livello minimo e quello massimo e, di conseguenza, la durata del livello più alto vistosamente più corta, sono entrambe dovute proprio allo slew rate dell'uscita del DAC.

La risposta corretta è: La caratteristica può essere ottenuta collegando le prime uscite di un circuito CD4040B (Q_1, Q_2, …) all'ingresso di un DAC.


Domanda 13

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Le forme d’onda della figura seguente sono state misurate agli estremi di una linea di trasmissione ai quali sono collegati, rispettivamente, un driver e una resistenza di terminazione. Selezionate l’affermazione corretta:



- (•) L’impedenza caratteristica della linea di trasmissione è inferiore alle resistenze di terminazione e del driver.
- ( ) La transizione di discesa è limitata dall’intervento delle protezioni dei circuiti.
- ( ) La traccia fucsia rappresenta la tensione all’estremo remoto.
- ( ) L’andamento diverso del fronte di salita e quello di discesa sono dovute alla terminazione all’estremo remoto.

Solution:

1. Sì, si nota che non ci sono riflessioni negative, quindi tutti i coefficienti di riflessione sono positivi, quindi sia la resistenza d’uscita del driver, sia la resistenza di terminazione sono maggiori dell’impedenza caratteristica della linea di trasmissione.
2. No, si nota che le variazioni di tensione sulla traccia fucsia avvengono prima delle transizioni sulla traccia verde, il che indica che è quest’ultima (e non la fucsia) a rappresentare la tensione all’estremo remoto.
3. No, si nota che l’ampiezza del primo gradino di salita è sostanzialmente diversa dall’ampiezza del primo gradino di discesa, il che determina poi le ampiezze delle riflessioni e l’andamento delle transizioni di salita e discesa. Queste ampiezze sono diverse perché il driver ha resistenze d’uscita sostanzialmente diverse per il livello di uscita alto rispetto a quello basso. Lato remoto è terminato su una resistenza, che ha lo steso valore per tutte le transizioni.
4. No, la transizione di discesa si stabilizza velocemente perché la riflessione dell’onda incidente raggiunge quasi il livello stabile.

La risposta corretta è: L’impedenza caratteristica della linea di trasmissione è inferiore alle

resistenze di terminazione e del driver.

Domanda 14

Parzialmente corretta

Punteggio ottenuto 4,3 su 4,5

001

Un ADC viene utilizzato per convertire con un rapporto segnale/rumore totale $SNR_{tot} = 49\,\text{dB}$ un segnale analogico a onda triangolare con un'ampiezza che copre l'intera scala d'ingresso dell'ADC.

1. Supponendo che i livelli di rumore di quantizzazione, aliasing e jitter siano uguali, qual è il rapporto segnale/rumore per il rumore di jitter $SNR_j =$ [ ] ✓dB?
2. Sempre nell'ipotesi al punto precedente, qual è il numero di bit dell'uscita dell'ADC, $N_{bit} =$ [ ] ✗bits?
3. Calcolare la frequenza di campionamento massima dell'ADC $f_S =$ [ ] ✓Hz per un ADC con l'architettura meno complessa che usa una frequenza di clock $f_{clk} = 200\,\text{kHz}$ e ha un rapporto segnale/rumore dovuto al rumore di quantizzazione $SNR_q = 60\,\text{dB}$ (si presuppone che un circuito esterno mantiene il segnale d'ingresso costante per l'intera durata di ciascuna conversione dell'ADC).

Solution:

1. Il rapporto segnale/rumore totale, SNR_{tot}, è dato dal rapporto segnale/rumore di quantizzazione, SNR_q, dal rapporto segnale/rumore di aliasing, SNR_a e dal rapporto segnale/rumore di jitter, SNR_j
   $SNR_{tot} = -10\lg\left(10^{-\frac{SNR_q}{10}} + 10^{-\frac{SNR_a}{10}} + 10^{-\frac{SNR_j}{10}}\right)$. Se $SNR_q = SNR_a = SNR_j$, allora
   $SNR_{tot} = -10\lg\left(3\cdot 10^{-\frac{SNR_j}{10}}\right) \implies 10^{-\frac{SNR_{tot}}{10}} = 3\cdot 10^{-\frac{SNR_j}{10}}$
   $\implies -\frac{SNR_{tot}}{10} = \lg 3 - \frac{SNR_j}{10} \implies SNR_j = 10\lg 3 + SNR_{tot} = 10\lg 3\,\text{dB} + 49\,\text{dB} = 53.8\,\text{dB}.$
2. È dato che $SNR_q = SNR_j$, determinato sopra. Inoltre, per un segnale a onda triangolare $SNR_q = 6N_{bit} \implies N_{bit} = \frac{SNR_q}{6} = \frac{10\lg 3 + SNR_{tot}}{6} = \frac{10\lg 3\,\text{dB} + 49\,\text{dB}}{6} = 9\,\text{bit}.$
3. Un ADC a inseguimento ha l'architettura meno complessa e nel peggiore dei casi richiede $2^{N_{bit}}$ cicli di clock per completare una conversione. Pertanto, per determinare la frequenza di campionamento dell'ADC, ossia quante volte per unità di tempo l'ADC può avviare una nuova conversione, è necessario determinare il numero di bit, N_{bit} che soddisfa il requisito di segnale/rumore di quantizzazione, $SNR_q = 60\,\text{dB}$, per un segnale analogico

triangolare $SNR_q = 6N_{bit} \Longrightarrow N_{bit} = \frac{SNR_q}{6}$. Da questo e conoscendo la frequenza di clock dell'ADC, f_{clk}, otteniamo la massima frequenza di campionamento dell'ADC $f_S = \frac{f_{clk}}{2^{N_{bit}}} = \frac{f_{clk}}{2^{\frac{SNR_q}{6}}} = \frac{200\,\text{kHz}}{2^{\frac{60\,\text{dB}}{6}}} = 195\,\text{Hz}.$

1) La risposta corretta è : 53.77
2) La risposta corretta è : 9
3) La risposta corretta è : 195.31

Commento:

Domanda 15

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

1. SNRtot=-10log(10^(-SNRq/10)+10(-SNRa/10)+10^(-SNRj/10)) e inverto la fromula per trovare SNRj

2. Nbit=(SNRtot-1.76)/6

3. Tconv=2^N*(1/F) e Fmax=1/Tconv

Domanda 16

Parzialmente corretta

Punteggio ottenuto 3,4 su 4,5

Un processore CMOS è composto da $M = 80$ milioni di transistori MOS. Ogni transistore MOS ha una capacità di gate $C_G = 0.1\,\text{fF}$, fanout medio $FO = 2$ transistori MOS ed è alimentato a $V_{DD} = 1.2\,\text{V}$.
Il circuito può funzionare in due modalità:

- modalità inattiva, in cui $r_{idle} = 1\,\%$ di tutti i transistori sono attivi;
- modalità attiva, in cui $r_{active} = 80\,\%$ di tutti i transistori sono attivi.

Si ipotizza inoltre che:

- i transistori attivi in ciascuna modalità operativa sono pilotati da segnali che hanno la frequenza $f = 75\,\text{MHz}$;

- la temperatura ambiente è $T_a = 23\,^\circ\mathrm{C}$;
- la dissipazione di potenza statica è trascurabile;
- la resistenza termica giunzione-case è $\Theta_{JC} = 1.1\,^\circ\mathrm{C/W}$;
- la resistenza termica case-ambiente è $\Theta_{CA} = 44\,^\circ\mathrm{C/W}$;

Rispondere alle seguenti domande:

1. qual è la potenza dinamica dissipata dal processore in modalità idle, $P_{idle} =$ ✗ mW
2. qual è la potenza dinamica dissipata dal processore in modalità attiva, $P_{active} =$ ✗ W
3. qual è la temperatura di giunzione del processore a regime in modalità idle, $T_{J_{idle}} =$ 23.04 ✓ °C
4. qual è la temperatura di giunzione del processore a regime in modalità attiva, $T_{J_{active}} =$ ✗ °C
5. se la tensione di alimentazione raddoppia, la potenza dinamica:

   ○ si riduce a un quarto ○ si dimezza ◉ quadruplica ○ raddoppia ○ non cambia

   Punteggio ottenuto 1,0 su 1,0

   La risposta corretta è: quadruplica

6. se la frequenza con cui sono pilotati i transistori raddoppia, la potenza dinamica:

   ○ quadruplica ○ si riduce a un quarto ◉ raddoppia ○ non cambia ○ si dimezza

   Punteggio ottenuto 1,0 su 1,0

   La risposta corretta è: raddoppia

Solution:

1. La potenza dinamica dissipata è $P_d = fCV^2$, dove C è la capacità totale che commuta tra $0\,\mathrm{V}$ e V con la frequenza f.
   In modalità idle in media solo una frazione r_{idle} dei transistori è pilotata per commutare e ciascun transistore pilota in media il gate di FO altri transistori, ciascuno con una capacità di gate C_G. Pertanto, la capacità totale che commuta in media nello stato idle è $C_{idle} = C_G \cdot FO \cdot r_{idle} \cdot M = 0.1\,\mathrm{fF} \cdot 2 \cdot 1\,\% \cdot 80\,\text{millioni} = 160\,\mathrm{pF}$ e la potenza dinamica nello stato idle
   $P_{idle} = C_{idle} V_{DD}^2 f = 160\,\mathrm{pF} \cdot (1.2\,\mathrm{V})^2 \cdot 75\,\mathrm{MHz} = 17.3\,\mathrm{mW}.$

2. Nello stato attivo una percentuale maggiore di transistori commuta in media. Gli altri parametri rimangono invariati. Quindi, da ragionamenti analoghi, si ottiene
$$P_{\text{active}} = C_{\text{active}} V_{\text{DD}}^2 f = C_{\text{G}} \cdot FO \cdot r_{\text{active}} \cdot M \cdot V_{\text{DD}}^2 f$$
$$\Longrightarrow P_{\text{active}} = 0.1\,\text{fF} \cdot 2 \cdot 80\,\% \cdot 80\,\text{millioni} \cdot (1.2\,\text{V})^2 \cdot 75\,\text{MHz} = 1.38\,\text{W}.$$
3. La temperatura di giunzione nella modalità idle è data dalla temperatura ambiente a cui si aggiunge la differenza di temperatura sulle resistenze termiche del circuito termico: la resistenza termica case-ambiente e la resistenza termica giunzione-case
$$T_{\text{idle}} = T_{\text{ambient}} + P_{\text{idle}} (\Theta_{\text{CA}} + \Theta_{\text{JC}}) = 23\,^\circ\text{C} + 17.3\,\text{mW} \cdot (44\,^\circ\text{C/W} + 1.1\,^\circ\text{C/W}) = 23.8\,^\circ\text{C}.$$
4. La temperatura di giunzione nella modalità idle è data dalla temperatura ambiente a cui si aggiunge la differenza di temperatura sulle resistenze termiche del circuito termico: la resistenza termica case-ambiente e la resistenza termica giunzione-case
$$T_{\text{active}} = T_{\text{ambient}} + P_{\text{active}} (\Theta_{\text{CA}} + \Theta_{\text{JC}}) = 23\,^\circ\text{C} + 1.38\,\text{W} \cdot (44\,^\circ\text{C/W} + 1.1\,^\circ\text{C/W}) = 85.3\,^\circ\text{C}.$$
5. Se la tensione di alimentazione raddoppia, la dissipazione di potenza dinamica aumenta di quattro volte, come si vede facilmente dall'espressione ai punti precedenti.
6. Se la frequenza di commutazione raddoppia, la dissipazione di potenza dinamica raddoppia, come si vede facilmente dall'espressione ai punti precedenti.

1) La risposta corretta è : 17.28
2) La risposta corretta è : 1.38
3) La risposta corretta è : 23.78
4) La risposta corretta è : 85.35
5) La risposta corretta è : quadruplica
6) La risposta corretta è : raddoppia

Commento:

Domanda 17

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

1. Pidle=0.01*80*10^6*2*2*0.1*10^-15*1.2^2*75*10^6=%transistori*Ntransistori*2*2Cg*Vdd^2*f
2. Pactive=0.8*80*10^6*2*2*0.1*10^-15*1.2^2*75*10^6=%transistori*Ntransistori*2*2*Cg*Vdd^2*f
3. (Tjidle-Ta)/resistenzatermica=Pidle
4. (Tjactive-Ta)/restintatermica=Pactive


Domanda 18

Risposta corretta

Punteggio ottenuto 4,5 su 4,5

001

Un driver CMOS alimentato a $V_{DD} = 3\,V$ con uguali resistenze di uscita R_O per entrambe le transizioni è collegato alla linea di trasmissione in figura sottostante.



La linea ha lunghezza $l = 15\,cm$, impedenza caratteristica $Z_\infty = 75\,\Omega$ e velocità di propagazione $p = 0.5c$. La resistenza R_T tra l'alimentazione V_{DD} e punto C è scelta per fare operare la linea in modalità IWS. I ricevitori sono collegati solo nel punto C e hanno $V_{IH} = 2\,V$ e $V_{IL} = 1.25\,V$.
Calcolare:

1. Il valore della resistenza $R_T =$ [ ] ✓Ω e il valore massimo della resistenza di uscita del driver $R_O =$ [ ] ✓Ω per avere lo stesso margine di rumore su entrambi i livelli, alto, $V_H =$ [ ] ✓V, e basso, $V_L =$ [ ] ✓V, sulla linea a fine commutazione.

2. Il tempo di trasmissione minimo $t_{tx_{min}}$ = [ ] ✓ns, quello massimo $t_{tx_{max}}$ = [ ] ✓ns e lo skew t_k = [ ] ✓ns.
3. La durata minima di un ciclo di scrittura in un protocollo sincrono t_w = [ ] ✓ns sapendo che $t_{su} = 0.5\,\text{ns}$ e $t_h = 0.25$.

Solution:

1. Per operare in modalità IWS occorre che la terminazione sia adattata $R_T = Z_\infty = 75\,\Omega$. Per R_O notiamo che a causa del collegamento di R_T a V_{DD}, le tensioni a regime (linea equipotenziale) imposte dal driver a livello alto $V_H = V_{DD} = 3\,\text{V}$mentre per il livello basso in uscita la resistenza di terminazione, R_T, e quella di uscita del driver, R_O, agiscono da partitore resistivo tra V_{DD} e GND $V_L = V_{DD} \cdot \frac{R_O}{R_T+R_O}$. In modalità IWS non ci sono riflessioni, per cui la tensione di livello alto a regime $V_H = V_{DD}$ coincide con la tensione che si propaga dal driver alla terminazione dopo una commutazione L-H e ha un margine di rumore $NM = V_H - V_{IH} = 3\,\text{V} - 2\,\text{V} = 1\,\text{V}$. Per avere lo stesso margine di rumore sul livello basso dopo il gradino H-L
$$V_L \leq V_{IL} - NM = 1.25\,\text{V} - 1\,\text{V} = 0.25\,\text{V}$$
$$\implies V_{DD} \cdot \frac{R_O}{R_T+R_O} \leq V_{IL} - NM \implies R_O \leq \frac{R_T}{\frac{V_{DD}}{V_{IL}-NM}-1} = \frac{75\,\Omega}{\frac{3\,\text{V}}{1.25\,\text{V}-1\,\text{V}}-1} = 6.82\,\Omega.$$
2. In modalità IWS, nel punto C lo skew è $t_k = 0\,\text{s}$ mentre il tempo di trasmissione minimo e massimo coincidono col tempo di propagazione
$$t_{tx_{min}} = t_{tx_{max}} = t_p = \frac{l}{p} = \frac{15\,\text{cm}}{0.5 \cdot 30\,\text{cm/ns}} = 1\,\text{ns}.$$
3. La durata di un ciclo di scrittura asincrono è
$$t_w = 2 \cdot t_k + t_{su} + t_h = 2 \cdot 0\,\text{ns} + 0.5\,\text{ns} + 0.25\,\text{ns} = 0.75\,\text{ns}.$$

1) La risposta corretta è : 75
2) La risposta corretta è : 6.82
3) La risposta corretta è : 3
4) La risposta corretta è : 0.25
5) La risposta corretta è : 1
6) La risposta corretta è : 1
7) La risposta corretta è : 0
8) La risposta corretta è : 0.75

Domanda 19

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

1. Per essere in IWS Zinf=Rt. Vh=Vdd e per avere lo stesso margine di rumore Vl=0.25. Vl=Vdd* (Ro/(Rt+Ro)).
2. In IWS il tempo ti trasmissione massimo e minimo coincidono e quindi lo skew sarà 0. Tp=l/p
3. Tw=Tsu+Th+2Tk


Domanda 20

Parzialmente corretta

Punteggio ottenuto 4,1 su 4,5

001

Le uscite Q (non invertite) dei tre circuiti flip-flop (FF_1, FF_2, e FF_3) nello schematico sottostante sono inizialmente impostati a livello logico basso ("0"). Il segnale di clock CLK ha frequenza $f_{clk} = 800\,\text{kHz}$.



Determinare:

1. La frequenza del segnale B, $f_B =$ [ ] ✓kHz.
2. La frequenza del segnale C, $f_C =$ [ ] ✓kHz.
3. La frequenza del segnale A, $f_A =$ [ ] ✓kHz.
4. La frequenza massima di un segnale sinusoidale, $f_{in} =$ [ ] ✓kHz che può essere convertito da un ADC in grado di fornire una conversione a ogni fronte di salita del segnale A.

5. La massima frequenza del segnale di clock, $f_{max} =$ [ ] ✗MHz. se tutti i FF hanno il tempo di propagazione $t_{ck\text{-}q} = 2\ \text{ns}$ tempo di setup $t_{su} = 1\ \text{ns}$, tempo di hold $t_h = 0.25\ \text{ns}$ e il tempo di propagazione attraverso la porta XOR è $t_{pXOR} = 0.75\ \text{ns}$.

Solution:

1. Gli ultimi due FF che pilotano le uscite B e C formano un contatore asincrono a due bit pilotato dal segnale di clock CLK. Su ogni fronte di salita del clock, le uscite (C, B) assumono i seguenti valori: $(0, 0)$ (iniziale) → $(0, 1)$ → $(1, 0)$ → $(1, 1)$ → $(0, 0)$ → … Pertanto, B cambia ogni secondo periodo di CLK, cioè con una frequenza $f_B = \frac{f_{clk}}{2} = \frac{800\ \text{kHz}}{2} = 400\ \text{kHz}.$
2. Allo stesso modo, l'uscita C cambia ogni secondo fronte di salita di B (B è collegato all'ingresso di clock dell'ultimo FF), quindi $f_C = \frac{f_B}{2} = \frac{\frac{f_{clk}}{2}}{2} = \frac{\frac{800\ \text{kHz}}{2}}{2} = 200\ \text{kHz}.$
3. Le uscite B e C del contatore pilotano la porta XOR. Utilizzando la sequenza determinata in precedenza per (C, B), l'uscita D della porta XOR è quindi: 0 (iniziale) → 1 → 1 → 0 → 0 → …Quindi D cambia ogni 4 cicli di clock, quindi $f_D = \frac{f_{clk}}{4} = \frac{800\ \text{kHz}}{4} = 200\ \text{kHz}.$ L'uscita della porta XOR, D, pilota entrambi gli ingressi J e K del primo FF, JK. Su ogni fronte di salita del segnale CLK che pilota l'ingresso di clock del JK-FF, questo mantiene l'uscita invariata (memoria) se $J = K = 0$ e commuta l'uscita se $J = K = 1$. Quindi l'uscita A del JK-FF è: 0 (iniziale) → 1 → 0 → 0 → 0 → …, e quindi fa un periodo completo ogni quattro periodi del segnale di clock $f_A = \frac{f_{clk}}{4} = \frac{800\ \text{kHz}}{4} = 200\ \text{kHz}.$
4. Un ADC con topologia flash che utilizza un clock da $200\ \text{kHz}$ (segnale D) può convertire un segnale sinusoidale con frequenza fino alla metà della frequenza di clock $f_{in} = \frac{f_D}{2} = \frac{200\ \text{kHz}}{2} = 100\ \text{kHz}.$
5. Per determinare il minimo periodo dei segnale di clock CLK (corrispondente alla sua massima frequenza), bisogna determinare il tempo massimo tra cui si sono assestati tutti i segnali nel circuito seguito a un fronte attivo del clock e poi aggiungere i tempi necessari per rispettare le condizioni di corretto funzionamento dei FF (tempo di setup) prima che possano elaborare il prossimo fronte attivo di clock.
   Il percorso di propagazione più lungo dall'ingresso CLK a un ingresso di FF attraversa il FF-D centrale, che cambia l'uscita dopo un tempo di propagazione $t_{ck\text{-}q}$, il che fornisce uno degli ingressi della porta XOR e anche il clock al terzo FF-D (più a destra), che impiega altrettanto un tempo di propagazione $t_{ck\text{-}q}$ per cambiare la sua uscita, il che fornisce anche il secondo ingresso della porta XOR. Quest'ultima, avendo ormai stabili i dati sull'ingresso definisce conseguentemente la sua uscita dopo un tempo di propagazione t_{pXOR} e questa determina gli ingressi J e K del primo FF, JK, il più a sinistra. Prima di poter far arrivare il prossimo fronte del segnale CLK al suo ingresso di clock bisogna inoltre aspettare per il tempo di setup, t_{su}, quindi
   $T_{min} = t_{ck\text{-}q} + t_{ck\text{-}q} + t_{pXOR} + t_{su} = 2\ \text{ns} + 2\ \text{ns} + 0.75\ \text{ns} + 1\ \text{ns} = 5.75\ \text{ns}$
   $\Longrightarrow f_{max} = \frac{1}{T_{min}} = \frac{1}{5.75\ \text{ns}} = 174\ \text{MHz}.$

1) La risposta corretta è : 400
2) La risposta corretta è : 200
3) La risposta corretta è : 200

4) La risposta corretta è : 100
5) La risposta corretta è : 173.91

Commento:

Domanda 21

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

1.Il segnale B fa una transizione LH ogni due fronti di salita del clock quindi la frequenza si dimezza.

2. Il segnale C fa una transizione LH ogni due fronti di salita di B quindi la frequenza si dimezza rispetto a B.

3. Il periodo del segnale A va da quando B e C sono entrambi a 0 e questo avviene ogni quattro fronti di clock quindi la frquenza si

ottiene dividendo per 4 la frequenza di clock

4. Se il segnale garantisce una conversione ogni fronte di salita del segnale A allora la frequenza sarà la metà del segnale A

5. Tckmax=Tck-q+Tpxor+tsu=3.75 ns Fmax=1/Tckmax