POLITECNICO
DI TORINO

Elettronica applicata

Esame 18/7/2022

Informazione

VIRTUAL CLASSROOM (VC) DI SUPPORTO

Collegatevi subito alla VC di supporto tramite il bottone sotto la vostra foto **solo se siete in remoto** (non se siete in aula).

COME E' STRUTTURATA LA PROVA

Il test è costituito da 13 quesiti a risposta multipla (A) e da 4 esercizi (B.1-B.4) a risposta chiusa. La durata complessiva del test è di 125 minuti.

Ogni quesito della sezione A ha 4 possibili risposte delle quali una sola è corretta. Ogni risposta corretta determina l'attribuzione di 1 punto e non ci sono penalità per le risposte errate. Il totale dei punti per la sezione A è quindi 13. Le ultime tre domande della sezione A (11-13) sono relative alle esercitazioni di laboratorio.

Lo svolgimento corretto dei quattro esercizi comporta l'attribuzione complessiva di 18 punti. Ogni esercizio ha un punteggio diverso. Di seguito ad ogni esercizio trovate un campo di componimento libero (uno diverso per ogni esercizio) in cui potete riportare calcoli, procedimenti, schemi, eccetera.

Il voto massimo complessivo è quindi 31 in modo che la lode venga attribuita chi ha un voto $\geq 30,5$.

E' possibile sostenere l'orale, se lo si desidera, ma il risultato del test deve essere sufficiente (≥ 18).

Nel corso del test è possibile scorrere avanti e indietro le domande in modo da ricontrollare le risposte date. Se volete correggere la risposta è sufficiente cliccare sulla nuova risposta che ritenete esatta. Per annullare una risposta è sufficiente premere due volte sulla risposta stessa.

Domanda 1

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Questo costrutto Verilog denota:

```
always@(D or Reset or CLK)
begin
  if (Reset) Q = 0;
  else if (CLK) Q= D;
end;
```

- (a) Un latch trasparente sul livello basso, con reset asincrono
- (b) Un latch trasparente sul livello alto, con reset sincrono
- (c) Un latch trasparente sul livello alto, con reset asincrono
- (d) Un FF attivo sul fronte di salita, con reset asincrono

Risposta corretta.

La risposta corretta è: Un latch trasparente sul livello alto, con reset asincrono

Domanda 2

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Un circuito integrato CMOS contenente 1 miliardo di transistori è alimentato a Vdd = 1,2 V e lavora a una frequenza di clock Fck = 600 MHz. Poiché ogni transistor possiede una capacità di C = 1 fF che viene mediamente commutata da 0 a Vdd e da Vdd a 0 quindici volte (per ciascuna transizione) ogni cento cicli di clock, qual'è la potenza dinamica consumata?

- (a) 6.5 W
- (b) 65 W
- (c) 130 W
- (d) 13 W

Risposta corretta.

La risposta corretta è: 130 W

Domanda 3

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Per poter aumentare la frequenza di un oscillatore ad anello occorre

- (a) ridurre la tensione di alimentazione
- (b) aumentare la frequenza di clock
- (c) ridurre il numero di inverter dell'anello
- (d) aggiungere un divisore di frequenza nell'anello di retroazione

Risposta corretta.

La risposta corretta è: ridurre il numero di inverter dell'anello

Domanda 4

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

In una FPGA i cui blocchi logici contengono Look-up Table (LUT) a 3 ingressi

- (a) Ogni LUT può implementare 256 funzioni logiche a 3 ingressi
- (b) Ogni LUT può implementare 8 funzioni logiche a tre ingressi
- (c) Ogni LUT può implementare 3 funzioni logiche a 8 ingressi
- (d) Ogni LUT può implementare 3 funzioni logiche a 256 ingressi

Risposta corretta.

La risposta corretta è: Ogni LUT può implementare 256 funzioni logiche a 3 ingressi

Domanda 5

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

L'obiettivo primario di piazzamento e interconnessione e:

- (a) Minimizzare il numero di porte logiche
- (b) Minimizzare il numero di livelli di logica
- (c) Minimizzare il ritardo delle interconnessioni
- (d) Minimizzare il consumo di potenza

Risposta corretta.

La risposta corretta è: Minimizzare il ritardo delle interconnessioni

Domanda 6

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Una linea di trasmissione presenta una velocità di propagazione pari a 0.5C. Se l'induttanza e la capacità unitarie raddoppiano entrambe, la velocità di propagazione

- (a) diventa 0.125C
- (b) diventa pari a C
- (c) diventa 0.25C
- (d) resta 0.5C

Risposta corretta.

La risposta corretta è: diventa 0.25C

Domanda 7

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Un convertitore A/D a 10 bit ha una dinamica di ingresso di 10 V. Qual è il rapporto segnale-rumore di quantizzazione per un segnale sinusoidale di ampiezza 5 V picco-picco?

- (a) 55,76 dB
- (b) 49,76 dB
- (c) 66,76 dB
- (d) 61,76 dB

Risposta corretta.

La risposta corretta è: 55,76 dB

Domanda 8

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

In un regolatore a commutazione di tipo Boost, per avere Vout = 12 V con Vin = 5V, il duty cycle dev'essere pari a

- (a) 0.42
- (b) -0.42
- (c) -1.71
- (d) 0.58

Risposta corretta.

La risposta corretta è: 0.58

Domanda 9

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Un flip-flop attivo sul fronte di salita ha il comando asincrono CLEAR attivo; in questa condizione:

- (a) l'uscita rimane sempre a 1
- (b) l'uscita non cambia anche se l'ingresso varia
- (c) l'uscita cambia stato seguendo l'ingresso
- (d) l'uscita rimane sempre a 0

Risposta corretta.

La risposta corretta è:
l'uscita rimane sempre a 0

Domanda 10

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Una porta logica con Vol=0,4V e Voh=3,5V pilota un'altra porta con Vil=0,8V e Vih=2,5V. I margini di rumore sono

- (a) NML=0,4V e NMH=1V
- (b) NML=1V e NMH=0,4V
- (c) NML=-0,4V e NMH=1V
- (d) NML=0,4V e NMH=-1V

Risposta corretta.

La risposta corretta è: NML=0,4V e NMH=1V

Domanda 11

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Scollegando l'uscita di un inverter open-drain HC05 dalla resistenza di pull-up, la tensione allo stato alto

- (a) rimane al valore di tensione precedente alla disconnessione della resistenza di pullup
- (b) cresce e si avvicina alla tensione di alimentazione
- (c) può oscillare a causa dei disturbi elettromagnetici ambientali
- (d) diminuisce e si avvicina alla tensione di ground

Risposta corretta.

La risposta corretta è: può oscillare a causa dei disturbi elettromagnetici ambientali

Domanda 12

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Per costruire il circuito anti-rimbalzo della seconda esercitazione di laboratorio occorre

- (a) collegare le porte NOR del componente 74HC00 in modo da realizzare un FF SR
- (b) collegare le porte NAND del componente 74HC00 in modo da realizzare un FF SR
- (c) collegare le porte NAND del componente 74HC00 in modo da realizzare un FF di tipo D
- (d) collegare le porte NAND del componente 74HC00 in modo da realizzare un decoder

Risposta corretta.

La risposta corretta è: collegare le porte NAND del componente 74HC00 in modo da realizzare un FF SR

Domanda 13

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Con la riflettometria nel dominio del tempo:

- (a) si può determinare la lunghezza di una linea di trasmissione
- (b) si può applicare solo a cavi coassiali schermati perché insensibili a diafonia
- (c) non si può utilizzare su linee interrotte
- (d) si può analizzare una linea di trasmissione con accesso alle due estremità

Risposta corretta.

La risposta corretta è: si può determinare la lunghezza di una linea di trasmissione

Domanda 14

Risposta corretta

Punteggio ottenuto 5,00 su 5,00

Un sistema di acquisizione a N canali di banda 100 kHz usa un convertitore A/D a 24 bit ad approssimazioni successive con frequenza di clock 100 MHz e un circuito Sample & Hold con tempo di acquisizione 0,25 us. Per ogni canale si vuole avere un fattore di sovracampionamento pari a 2,5 volte rispetto alla frequenza di Nyquist e un filtro anti-aliasing a 8 poli.

a) Determinare il massimo numero N di canali: [ ]

b) Ipotizzando che i segnali siano sinusoidali, calcolare il rapporto segnale-rumore di aliasing, il rapporto segnale rumore totale e il numero effettivo di bit (jitter trascurabile): SNRa = [ ] dB, SNRtot = [ ] dB, ENOB = [ ] bit.

c) Al fine di rendere l'effetto dell'aliasing trascurabile rispetto alla quantizzazione (effetto aliasing quantificabile come riduzione $\leq$1/2 bit effettivi), quale dovrebbe essere la minima frequenza di campionamento di ciascun canale? Fsch = [ ] kHz.

1) La risposta corretta è : 4
2) La risposta corretta è : 96
3) La risposta corretta è : 95.9
4) La risposta corretta è : 15.7
5) La risposta corretta è : 914.7

Domanda 15

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

tcamp= tconv +tacq

tconv= N/fck = 0,24 micros

tcamp= 0,49 micros

Fs= 1/tcamp=circa 2.04MHz

#ch = Fs/(2*k*fb)= 2.04MHz/(2*2.5*100KHz)=circa 4

SNRq= 6N+1.76=145.76dB

SNRa= 20logbase10((fsch - fb)/fb)*#poli= 8*20log10(4)=96.33dB

SNRtot= -10log10(10^(-SNRq/10) + 10^(-SNRa/10)) = 96.33db


ENOB= (SNRtot -1.76)/6 = 15.76 --> 15

Domanda 16

Risposta corretta

Punteggio ottenuto 4,00 su 4,00

Un driver è collegato a una linea di trasmissione in figura tramite una resistenza serie Rs=50 ohm. La linea, aperta all'estremo remoto, è lunga 20cm, ha Z∞=75 ohm e la velocità di propagazione è 0.5c.



Driver: Voh=3,0V; Vol=0,3V; Ioh=-6mA; Iol=6mA; Vcc=3,3V, Gnd=0V

Ricevitore: Vih=2,2V; Vil=1,4V

a. Determinare la resistenza di uscita del driver allo stato alto Roh [ ] ohm e quella allo stato basso Rol [ ] ohm.

b. Nell'ipotesi di avere all'istante t=0 una transizione basso-alto all'uscita del driver (tensione iniziale 0V su tutta la linea), calcolare i valori di tensione all'ingresso (Vb) e all'uscita (Vc) della linea nei seguenti istanti di tempo (suggerimento: si consideri come modello del driver un generatore di tensione Vcc e la resistenza d'uscita del driver in serie a Rs):

t=0: Vb = [ ] V;

t=tp: Vc = [ ] V;

t=2tp: Vb = [ ] V;

t=3tp: Vc = [ ] V;

t=4tp: Vb = [ ] V;

c. Indicare a quale istante di tempo t' (in ns) si è raggiunto un livello di tensione sufficiente per i ricevitori ovunque collocati lungo la linea: t' = [ ] ns

1) La risposta corretta è : 50
2) La risposta corretta è : 50
3) La risposta corretta è : 1.414
4) La risposta corretta è : 2.828
5) La risposta corretta è : 3.03
6) La risposta corretta è : 3.23
7) La risposta corretta è : 3.26
8) La risposta corretta è : 2.67

Domanda 17

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

Roh= (Voh-Vcc)/Ioh= 50ohm

Rg= Rs + Roh= 100 ohm

gammaG= 0.14 = (Rg- zinf)/(Rg+ zinf)

gammaT= inf/inf=1 essendo terminazione aperta

Vb0= Vcc * zinf/(zinf+Rg)= 1.41V >Vil ma non >Vih

Vctp= 1.41(1+1)=2.82 > Vih

Vb2tp= 1.41(1+1 + 0.14)=3.02 > Vih

....

tp=l/vp= 0.2m/(1.5*10^8m/s) = 1.33 ns

in tp supero Vih lato receiver

int 2tp supero Vih lato driver --> 2tp tempo da usare = 2.66ns

Domanda 18

Parzialmente corretta

Punteggio ottenuto 4,29 su 5,00





Figura 1.

Il circuito logico della Fig. 1 viene realizzato su logica programmabile e mappato su tre *logic unit* come illustrato nella Fig. 2 (tranne i flip-flop del riquadro tratteggiato, realizzati in logic unit non mostrate nella figura).



LUT3

A	B	C	L
0	0	0	?
0	0	1	?
0	1	0	?
0	1	1	?
1	0	0	?
1	0	1	?
1	1	0	?
1	1	1	?

Figura 2.

Le Look-Up-Table a 3 ingressi (LUT3) sono configurate tramite una stringa di bit, rappresentata in Fig. 2 come "????????" per un caso generico, che indica la tavola di verità della funzione logica a 3 ingressi reallizzata dalla LUT3. Ad esempio, per la funzione Y = A·B·C (and a 3 ingressi) la

stringa è "00000001", per la funzione Z = A+B+C (or a 3 ingressi) è "01111111".

Nelle logic unit, le LUT3 hanno un ritardo di propagazione di 0,4 ns, i multiplexer di 0,2 ns, i flip-flop hanno t_{ck-q} = 0,2 ns, t_{su} = 0,2 ns e t_h = 0,1 ns. Le interconnessioni hanno ritardi trascurabili.

Rispondere alle seguenti domande:

1. Indicare la stringa di configurazione (senza virgolette, solo i bit) della LUT della logic unit 1 [ ] ✓, della logic unit 2 [ ] ✓ e della logic unit 3 [ ] ✓.
2. Indicare il valore del bit di configurazione del multiplexer presente nelle logic units: S1 = [ ] ✓, S2 = [ ] ✓, S3 = [ ] ✓.
3. Calcolare la massima frequenza di clock del circuito. Si tenga conto del fatto che i segnali a-f provengono da 6 uscite di altrettante logic unit come quelle della Fig. 2; pertanto i segnali a-f provengono ciascuno da un flip-flop interno a una logic unit a cui segue il relativo multiplexer: Fmax = [ ] ✗ MHz.

1) La risposta corretta è : 11111110
2) La risposta corretta è : 00011011
3) La risposta corretta è : 10001000
4) La risposta corretta è : 0
5) La risposta corretta è : 0
6) La risposta corretta è : 1
7) La risposta corretta è : 625

Domanda 19

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

* --> not

LUT1= (ABC)*

LUT2=DF* + EF

LUT3 don't care segnale A

LUT3= (Lut1 +Lut2)*

dalla figura lut1 e lut2 vanno direttamente in lut3

lut3 invece manda il risultato su un FF e poi da FF va in z, per questo la combinazione proposta nella soluzione per i mux

tck>= tsu + tckq + tLCmax

tLCmax= (Segnali Prec abc...) + (Tlut1 o Tlut2) + (Tlut3)

dove tLCmax = (ttplut + tckq + tpmux) + (tplut +tmux) + (tplut+ tmux)

tck >= 2.4ns

1/tckmin=416.67MHz

Domanda 20

Parzialmente corretta

Punteggio ottenuto 3,60 su 4,00

Per la memoria in figura 1 si richiede:




Figura 1.

1. Il tipo della memoria:

FLASH | ROM NAND | EEPROM | ROM NOR

Punteggio ottenuto 1,00 su 1,00

La risposta corretta è: ROM NAND

2. Cosa rappresentano i segnali Y_0–Y_3:

Word lines | Address lines | Bit lines | Preload lines

Punteggio ottenuto 1,00 su 1,00

La risposta corretta è: Bit lines

3. Cosa rappresentano i segnali X_0–X_7:

Preload lines | Address lines | Bit lines | Word lines

Punteggio ottenuto 1,00 su 1,00

La risposta corretta è: Word lines

4. La funzione dei transistori M_0–M_3:

- (•) Pull-up
- ( ) Precarica
- ( ) Pull-down
- ( ) Per lettura differenziale

Punteggio ottenuto 1,00 su 1,00

La risposta corretta è: Pull-up

5. Quante parole sono programmate nella memoria:

- ( ) 4
- ( ) 7
- ( ) 32
- (•) 8

Punteggio ottenuto 1,00 su 1,00

La risposta corretta è: 8

6. Quanti bits sono memorizzati nella memoria:

- (•) 32
- ( ) 14
- ( ) 8
- ( ) 18

Punteggio ottenuto 1,00 su 1,00

La risposta corretta è: 32

7. Quale è il valore binario su 4 bit memorizzato all'indirizzo 5 nella memoria (il primo indirizzo è 0; scrivere la stringa di 4 bit senza virgolette): [ ]

8. Con che livello di tensione si seleziona una word line nella memoria:

- (•) livello basso
- ( ) differenziale, livello alto sugli ingressi Y
- ( ) livello alto
- ( ) differenziale, livello alto sugli ingressi X

Punteggio ottenuto 1,00 su 1,00

La risposta corretta è: livello basso

9. Quante linee di indirizzo servono per accedere a tutte le parole della memoria:

- ( ) 32
- ( ) 4
- (•) 3
- ( ) 8

Punteggio ottenuto 1,00 su 1,00

La risposta corretta è: 3

10. Calcolate la resistenza massima di uscita dei drivers delle word lines R_O = [ ] Ω

che assicura il raggiungimento della tensione di soglia dei transistori MOS della memoria V_{TH} = 0,2 V in un tempo massimo t_R = 0,2 ps durante una transizione della word line dallo stato inattivo (deselezionata) verso lo stato attivo (selezionata). Altri dati: tensione di alimentazione V_{DD} = 1,5 V, capacità di gate di ciascun transistore MOS C_G = 0,2 fF e resistenza word line R = 30 Ω. Utilizzate un modello a parametri RC concentrati per il calcolo e considerate il caso peggiore (tutti i transistori presenti). Fate attenzione a quale transizione del segnale occorre considerare per attivare le wordline.

1) La risposta corretta è : ROM NAND
2) La risposta corretta è : Bit lines
3) La risposta corretta è : Word lines
4) La risposta corretta è : Pull-up
5) La risposta corretta è : 8
6) La risposta corretta è : 32
7) La risposta corretta è : 0000
8) La risposta corretta è : livello basso
9) La risposta corretta è : 3
10) La risposta corretta è : 94.1

Domanda 21

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Vth= 0 + (1.5)e^0.2ps/....