Informazione

VIRTUAL CLASSROOM (VC) DI SUPPORTO

Collegatevi subito alla VC di supporto tramite il bottone sotto la vostra foto **solo se siete in remoto** (non se siete in aula).

COME E' STRUTTURATA LA PROVA

Il test è costituito da 13 quesiti a risposta multipla (A) e da 4 esercizi (B.1-B.4) a risposta chiusa. La durata complessiva del test è di 125 minuti.

Ogni quesito della sezione A ha 4 possibili risposte delle quali una sola è corretta. Ogni risposta corretta determina l'attribuzione di 1 punto e non ci sono penalità per le risposte errate. Il totale dei punti per la sezione A è quindi 13. Le ultime tre domande della sezione A (11-13) sono relative alle esercitazioni di laboratorio.

Lo svolgimento corretto dei quattro esercizi comporta l'attribuzione complessiva di 18 punti. Ogni esercizio ha un punteggio diverso. Di seguito ad ogni esercizio trovate un campo di componimento libero (uno diverso per ogni esercizio) in cui potete riportare calcoli, procedimenti, schemi, eccetera.

Il voto massimo complessivo è quindi 31 in modo che la lode venga attribuita chi ha un voto $\geq 30,5$.

E' possibile sostenere l'orale, se lo si desidera, ma il risultato del test deve essere sufficiente (≥ 18).


Nel corso del test è possibile scorrere avanti e indietro le domande in modo da ricontrollare le risposte date. Se volete correggere la risposta è sufficiente cliccare sulla nuova risposta che ritenete esatta. Per annullare una risposta è sufficiente premere due volte sulla risposta stessa.

Domanda 1

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Il circuito nella figura sotto realizza:



- (a) Un circuito flip-flop set-reset.
- (b) Un circuito latch attivo su livello alto.
- (c) Un circuito flip-flop di tipo JK.
- (d) Un circuito latch attivo su livello basso.

Risposta corretta.

Soluzione:

1. Sì, la funzione del circuito in figura è flip-flop set-reset, con gli ingressi attivi sul livello alto. Definendo:
   - set, S, l'ingresso in alto a sinistra;
   - reset, R, l'ingresso in basso a sinistra;
   - l'uscita dritta in basso a destra, Q;
   - l'uscita invertita in alto a destra, $\overline{Q}$;

   possiamo determinare facilmente il funzionamento come flip-flop set-reset del circuito:
   - per $S = 1,\ R = 0 \Longrightarrow Q = 1,\ \overline{Q} = 0$ (set);
   - per $S = 0,\ R = 1 \Longrightarrow Q = 0,\ \overline{Q} = 1$ (reset);
   - per $S = 0,\ R = 0 \Longrightarrow Q = Q,\ \overline{Q} = \overline{Q}$ (stato memoria);
   - per $S = 1,\ R = 1 \Longrightarrow Q = 0,\ \overline{Q} = 0$ (stato proibito).
2. No, il circuito latch utilizza un segnale aggiuntivo di sincronizzazione (clock), diverso dai segnali di dati, che determina il comportamento del circuito (memoria o trasparenza), ma non determina con il suo valore lo stato delle uscite.
3. No, il circuito flip-flop di tipo JK utilizza un segnale aggiuntivo di sincronizzazione (clock), diverso dai segnali di dati, che determina in corrispondenza alle sue transizioni i momenti quando le uscite possono cambiare in base ai valori degli ingressi di dato.
4. No, il circuito latch utilizza un segnale aggiuntivo di sincronizzazione (clock), diverso dai segnali di dati, che determina il comportamento del circuito (memoria o trasparenza), ma non determina con il suo valore lo stato delle uscite.

La risposta corretta è: Un circuito flip-flop set-reset.

Domanda 2

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Una porta CMOS NAND a 3 ingressi ha transistori MOS con resistenza $R_{ON} = 1000\,\Omega$ e capacità di gate $C_g = 1\,\text{fF}$. Se la porta ha come fanout un ingresso da ciascuna di altre tre porte NAND dello stesso tipo, i ritardi di propagazione LH e HL della porta saranno, nel caso peggiore:

- (a) $t_{HL} = 12.4\,\text{ps}, t_{LH} = 4.14\,\text{ps}$.
- (b) $t_{HL} = 2.07\,\text{ps}, t_{LH} = 4.14\,\text{ps}$.
- (c) $t_{HL} = 6.21\,\text{ps}, t_{LH} = 2.07\,\text{ps}$.
- (d) $t_{HL} = 4.14\,\text{ps}, t_{LH} = 8.28\,\text{ps}$.

Risposta errata.

Soluzione:

1. Una porta NAND a tre ingressi ha 3 transistori pMOS collegati in parallelo tra l'uscita e V_{dd} e 3 transistori nMOS collegati in serie tra l'uscita e V_{gnd}. Il fanout di tre ingressi di simili porte NAND aggiungono $3C_g$ come carico capacitivo costante, indipendente dalla transizione HL o LH. Quindi, il ritardo di propagazione peggiore per la transizione HL dell'uscita della porta NAND si verifica quando tutti e 3 i transistori nMOS conducono e collegano le loro resistenze R_{ON} in serie verso V_{gnd}:
   $t_{HL} = 0.69 \cdot 3R_{ON} \cdot 3 \cdot 2C_g = 0.69 \cdot 3 \cdot 1000\,\Omega \cdot 6 \cdot 1\,\text{fF} = 12.4\,\text{ns}.$
   Similmente, il ritardo di propagazione peggiore per la transizione LH dell'uscita della porta NAND si verifica quando solo uno dei transistori pMOS conduce e collega l'uscita a V_{dd} tramite la sua R_{ON}:
   $t_{LH} = 0.69 \cdot R_{ON} \cdot 3 \cdot 2C_g = 0.69 \cdot 1000\,\Omega \cdot 6 \cdot 1\,\text{fF} = 4.14\,\text{ns}.$
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: $t_{HL} = 12.4\,\text{ps}, t_{LH} = 4.14\,\text{ps}$.

Domanda 3

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Due porte logiche identiche con la stessa tensione di alimentazione e con stadio d'uscita tri-state hanno le uscite collegate insieme. Se per un errore vengono attivate entrambe le uscite ed entrambe le porte cercano di produrre uno zero logico in uscita, la tensione effettiva del nodo d'uscita sarà:

- (a) minore o uguale a V_{OL}
- (b) compresa tra V_{OL} e V_{OH}
- (c) dipende dalla resistenza di pull-up
- (d) maggiore o uguale a V_{OH}

Risposta corretta.

Soluzione:

1. Sì, la tensione di uscita di due porte logiche identiche, entrambe abilitate e collegate tra loro, che generano entrambe uno zero logico, è minore o uguale a V_{OL} perché le due uscite collegano in parallelo le loro resistenze di uscita nello stato basso. Pertanto, la resistenza di uscita equivalente è inferiore a qualsiasi resistenza di uscita delle singole porte e, di conseguenza, la tensione d'uscita realizzata come divisore di tensione con la resistenza equivalente del circuito esterno è inferiore.
2. No, è minore o uguale a V_{OL}, vedi sopra.
3. No, le porte logiche tri-state non hanno resistenza di pull-up.
4. No, è minore o uguale a V_{OL}, vedi sopra.

La risposta corretta è: minore o uguale a V_{OL}

Domanda 4

Risposta errata

Punteggio ottenuto 0,0 su 1,0

Un sistema digitale viene realizzato con diverse tecnologie. Indicare quale delle seguenti sequenze indica prestazioni crescenti per il sistema in questione:

- (a) CPU < FPGA < ASIC
- (b) ASIC < FPGA < CPU
- (c) CPU < ASIC < FPGA
- (d) FPGA < CPU < ASIC

Risposta errata.

Soluzione:

1. Sì, le tecnologie che permettono di progettare un circuito dedicato alla funzione da svolgere (ASIC, FPGA) consentono un'elaborazione con un elevato grado di parallelismo che riduce la latenza, ottimizzando il trasferimento dei dati e riducendo o eliminando il tempo di riconfigurazione richiesto dai processori general-purpose come le CPU. Le implementazioni che utilizzano gli ASIC sono ancora più efficienti degli FPGA perché possono essere ottimizzate specificatamente per l'applicazione e non devono provvedere supporto per la riconfigurazione delle interconnessioni o delle funzioni che implementano.
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: CPU < FPGA < ASIC

Domanda 5

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Questo costrutto Verilog

```
always@(D or Reset or CLK)
begin
  if (Reset) Q = 0;
  else if (CLK) Q= D;
end;
```

denota:

- (a) Un latch trasparente sul livello alto, con reset asincrono
- (b) Un latch trasparente sul livello basso, con reset asincrono
- (c) Un latch trasparente sul livello alto, con reset sincrono
- (d) Un FF attivo sul fronte di salita, con reset asincrono

Risposta corretta.

Soluzione:

1. Sì, il codice rappresenta un latch trasparente sul livello alto, con reset asincrono, perché il latch è sensibile al livello del segnale di clock (CLK). Quando CLK è alto, il valore presente sull'ingresso D viene riportato sull'uscita Q. Questa è la fase di trasparenza, in cui l'uscita segue l'andamento dell'ingresso. Quando CLK è basso, il valore presente sull'ingresso D non modifica l'uscita Q. Questa è la fase di memorizzazione, in cui il latch conserva l'ultimo valore di D acquisito in fase di trasparenza. Il reset è invece asincrono perché cambia lo stato del latch, portando Q a zero, indipendentemente dal valore di CLK. Questo significa che il reset ha priorità sul clock e sul dato. Il reset è attivo alto, cioè si verifica quando Reset è uguale a 1.
2. No, il circuito non rappresenta un FF attivo sul fronte di salita, con reset asincrono (vedi sopra).
3. No, il circuito non rappresenta un latch trasparente sul livello alto, con reset sincrono (vedi sopra).
4. No, il circuito non rappresenta un latch trasparente sul livello basso, con reset asincrono (vedi sopra).

La risposta corretta è: Un latch trasparente sul livello alto, con reset asincrono

Domanda 6

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

L'obiettivo primario di piazzamento e interconnessione è:

- (a) Minimizzare il ritardo delle interconnessioni
- (b) Minimizzare il consumo di potenza
- (c) Minimizzare il numero di livelli di logica
- (d) Minimizzare il numero di porte logiche

Risposta corretta.

Soluzione:

1. Sì, l'obiettivo principale delle fasi di piazzamento e interconnessione, due passaggi fondamentali nella progettazione di un circuito integrato, è ridurre al minimo il ritardo di interconnessione, ovvero il tempo necessario per trasmettere i segnali elettrici tra i componenti. Questo perché il ritardo di interconnessione influisce negativamente sulle prestazioni, sull'affidabilità e sul consumo di energia del circuito. Le tecniche chiave includono la selezione di un algoritmo di posizionamento efficace, l'ottimizzazione della geometria dei fili, l'uso di materiali a bassa resistenza e bassa capacità e l'utilizzo di tecniche di buffering e ripetizione.
2. No, l'obiettivo primario di piazzamento e interconnessione non è minimizzare il consumo di potenza (vedi sopra).
3. No, l'obiettivo primario di piazzamento e interconnessione non è minimizzare il numero di porte logiche (vedi sopra).
4. No, l'obiettivo primario di piazzamento e interconnessione non è minimizzare il numero di livelli di logica (vedi sopra).

La risposta corretta è: Minimizzare il ritardo delle interconnessioni

Domanda 7

Risposta errata

Punteggio ottenuto 0,0 su 1,0

In una memoria non volatile FLASH di tipo NAND:

- (a) lettura e scrittura avvengono a blocchi, cancellazione avviene a pagine
- (b) lettura e scrittura avvengono a pagine, cancellazione avviene a byte
- (c) lettura e scrittura avvengono a byte, cancellazione avviene a blocchi
- (d) lettura e scrittura avvengono a pagine, cancellazione avviene a blocchi

Risposta errata.

Soluzione:

1. Sì, la lettura e la scrittura avvengono in blocchi perché i transistor floating-gate della memoria FLASH di tipo NAND sono collegati in serie ed è molto efficiente accederci in sequenza, mentre la cancellazione avviene per pagine perché ogni pagina contiene un certo numero di bit che devono essere cancellati insieme. Questo processo richiede un controllore che gestisca il funzionamento della memoria e ne impedisca il danneggiamento.
2. No, la lettura e scrittura avvengono a blocchi, la cancellazione avviene a pagine (vedi sopra).
3. No, la lettura e scrittura avvengono a blocchi, la cancellazione avviene a pagine (vedi sopra).
4. No, la lettura e scrittura avvengono a blocchi, la cancellazione avviene a pagine (vedi sopra).

La risposta corretta è: lettura e scrittura avvengono a pagine, cancellazione avviene a blocchi

Domanda 8

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Un convertitore A/D a 10 bit ha una dinamica di ingresso di 10 V. Qual è il rapporto segnale-rumore di quantizzazione per un segnale sinusoidale di ampiezza 1 V picco-picco?

- (a) 58,7 dB
- (b) 44,8 dB
- (c) 41,8 dB
- (d) 61,8 dB

Risposta corretta.

Soluzione:

1. Il rapporto segnale-rumore di quantizzazione scende di $20\,\mathrm{dB}$ ogni volta che la dinamica del segnale d'ingresso, V_{pp}, scende 10 volte rispetto alla dinamica d'ingresso del convertitore
   $$SNR_{\mathrm{q}} = 6N + 1.76\,\mathrm{dB} + 20\,\mathrm{lg}\,\frac{V_{\mathrm{pp}}}{S} = 6\,\mathrm{dB/bit} \cdot 10\,\mathrm{bit} + 1.76\,\mathrm{dB} + 20\,\mathrm{lg}\,\frac{1\,\mathrm{V}}{10\,\mathrm{V}} = 41.8\,\mathrm{dB}.$$
2. No, $SNR_{\mathrm{q}} = 41.8\,\mathrm{dB}$, vedi sopra.
3. No, $SNR_{\mathrm{q}} = 41.8\,\mathrm{dB}$, vedi sopra.
4. No, $SNR_{\mathrm{q}} = 41.8\,\mathrm{dB}$, vedi sopra.

La risposta corretta è: 41,8 dB

Domanda 9

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Con che tipo di regolatore di tensione a commutazione si può ottenere un rapporto tra la tensione d'uscita, V_{out}, e la tensione d'ingresso, V_{in}, pari a $\left|\frac{V_{out}}{V_{in}}\right| = 0.6$?

- (a) a diodo Zener
- (b) buck-boost
- (c) boost
- (d) buck e boost

Risposta corretta.

Soluzione:

1. Sì, un regolatore di tensione a commutazione di tipo buck-boost può produrre una tensione d'uscita continua in valore assoluto maggiore o minore del valore della tensione d'ingresso.
2. No, un regolatore di tensione a commutazione di tipo boost può produrre solo una tensione d'uscita continua in valore assoluto superiore al valore della tensione d'ingresso.
3. No, anche se un regolatore di tensione a commutazione di tipo buck può produrre una tensione d'uscita continua in valore assoluto inferiore al valore della tensione d'ingresso, un regolatore di tensione a commutazione di tipo boost può produrre solo una tensione d'uscita continua in valore assoluto superiore al valore della tensione d'ingresso. Pertanto, la risposta che implica che entrambi i tipi di regolatore sono in grado di produrre una tensione d'uscita continua in valore assoluto inferiore al valore della tensione d'ingresso non è corretta.
4. No, i regolatori di tensione a diodo Zener sono lineari, non a commutazione.

La risposta corretta è: buck-boost

Domanda 10

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Un regolatore lineare seriale con la tensione d'uscita $V_{\text{out}} = 6\,\text{V}$ e quella d'ingresso $V_{\text{in}} = 10\,\text{V}$ ha un'efficienza η pari a circa:

- (a) $\eta \approx 167\,\%$.
- (b) $\eta \approx 60\,\%$.
- (c) $\eta \approx 100\,\%$.
- (d) $\eta \approx 40\,\%$.

Risposta corretta.

Soluzione:

1. Un regolatore lineare seriale usa un elemento attivo collegato tra generatore e carico, che agisce da resistenza variabile e controlla la corrente che fluisce dal generatore al carico. La sua efficienza è definita come il rapporto tra la potenza erogata al carico e la potenza assorbita dal generatore, ma poiché la corrente che attraversa l'elemento serie di regolazione è uguale a quella che attraversa il carico, l'efficienza dipende solo dalle tensioni: $\eta = \frac{V_{\text{out}}}{V_{\text{in}}} = \frac{6\,\text{V}}{10\,\text{V}} = 60\,\%$.
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: $\eta \approx 60\,\%$.

Domanda 11

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Per misurare la relazione tra tensione d'uscita Vo e corrente assorbita Io all'uscita di una porta logica allo stato basso (L) si può:

- (a) collegare l'uscita alla tensione di alimentazione.
- (b) collegare l'uscita alla tensione di ground.
- (c) collegare l'uscita alla tensione di alimentazione tramite una resistenza variabile.
- (d) collegare l'uscita alla tensione di ground tramite una resistenza variabile.

Risposta corretta.

Soluzione:

1. Sì, collegando l'uscita alla tensione d'alimentazione tramite una resistenza variabile si può misurare la relazione tra la tensione d'uscita e la corrente assorbita per diverse correnti d'uscita.
2. No, sul livello basso l'uscita di una porta logica può assorbire corrente da un carico con un potenziale più alto del potenziale di riferimento (ground).
3. No, per misurare la relazione tra la tensione d'uscita e la corrente assorbita sono necessarie più misure fatte per diverse correnti d'uscita, che non si ottengono collegando direttamente l'uscita al potenziale di riferimento (ground).
4. No, per misurare la relazione tra la tensione d'uscita e la corrente assorbita sono necessarie più misure fatte per diverse correnti d'uscita, che non si ottengono collegando direttamente l'uscita alla tensione di alimentazione.

La risposta corretta è: collegare l'uscita alla tensione di alimentazione tramite una resistenza variabile.

Domanda 12

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Una linea di impedenza caratteristica 50 Ω aperta all'estremità remota è pilotata all'altra estremità da un inverter della serie LS04, che presenta una resistenza di uscita diversa allo stato basso rispetto allo stato alto. La tensione all'uscita dell'inverter presenta:

- (a) gradini multipli in salita.
- (b) quasi totale assenza di gradini multipli (buon adattamento) in discesa.
- (c) gradini multipli in discesa.
- (d) oscillazioni dovute a riflessioni multiple con inversione di segno in salita.

Risposta corretta.

Soluzione:

1. Sì, allo stato alto l'uscita è collegata all'alimentazione positiva tramite un transistore con una resistenza interna relativamente elevata e che eroga una corrente circa venti volte inferiore a quella che può assorbire l'uscita della porta allo stato basso. Di conseguenza, la resistenza equivalente d'uscita è molto più elevata sullo stato alto, superiore all'impedenza caratteristica della linea di $50\,\Omega$. Quindi, sullo stato alto il coefficiente di riflessione lato generatore è positivo ma inferiore a $+1$, mentre il coefficiente di riflessione al estremo remoto è pari a $+1$, il che determina gradini multipli di ampiezza decrescente per il fronte di salita.
2. No, allo stato basso l'uscita è collegata al riferimento di tensione (ground) tramite un transistore con una resistenza interna relativamente bassa, in grado di assorbire una corrente circa venti volte maggiore a quella che può erogare l'uscita della porta allo stato alto. Di conseguenza, la resistenza equivalente d'uscita è più bassa sullo stato basso, inferiore all'impedenza caratteristica della linea di $50\,\Omega$. Quindi, sullo stato basso il coefficiente di riflessione lato generatore è negativo ma superiore a -1, mentre il coefficiente di riflessione al estremo remoto è pari a $+1$, il che determina oscillazioni smorzate nel tempo per il fronte di discesa.
3. No, per entrambi i livelli la resistenza d'uscita della porta è o maggiore (per lo stato alto), o inferiore (per lo stato basso) all'impedenza caratteristica della linea, il che determina gradini multipli in salita e oscillazioni smorzate in discesa.
4. No, allo stato alto l'uscita è collegata all'alimentazione positiva tramite un transistore con una resistenza interna relativamente elevata e che eroga una corrente circa venti volte inferiore a quella che può assorbire l'uscita della porta allo stato basso. Di conseguenza, la resistenza equivalente d'uscita è molto più elevata sullo stato alto, superiore all'impedenza caratteristica della linea di $50\,\Omega$. Quindi, sullo stato alto il coefficiente di riflessione lato generatore è positivo ma inferiore a $+1$, mentre il coefficiente di riflessione al estremo remoto è pari a $+1$, il che determina gradini multipli di ampiezza decrescente per il fronte di salita.

La risposta corretta è: gradini multipli in salita.

Domanda 13

Risposta errata

Punteggio ottenuto 0,0 su 1,0

Per pilotare l'ingresso U/D del contatore CD4029 di un convertitore AD ad inseguimento con un segnale logico all'incirca tra $V_{s_{min}} = 0\,\text{V}$ e $V_{s_{max}} = 5\,\text{V}$, partendo dalla d'uscita del comparatore che è un amplificatore operazionale alimentato tra $V_{dd} = +5\,\text{V}$ e $V_{ss} = -6\,\text{V}$, occorre:

- (a) Una resistenza serie tra l'uscita del comparatore e l'ingresso U/D e un diodo con anodo collegato a $0\,\text{V}$ e catodo collegato all'ingresso U/D.
- (b) Un diodo con anodo collegato all'uscita del comparatore e catodo collegato all'ingresso U/D e una resistenza collegata anch'essa tra l'uscita del comparatore e l'ingresso U/D.
- (c) Una resistenza serie tra l'uscita del comparatore e l'ingresso U/D e un diodo con anodo collegato all'ingresso U/D e catodo collegato a $0\,\text{V}$.
  2) un diodo con anodo collegato a U/D e catodo collegato a ground.
- (d) Un diodo con catodo collegato all'uscita del comparatore e anodo collegato all'ingresso U/D e una resistenza collegata tra l'ingresso U/D e $0\,\text{V}$.

Risposta errata.

Soluzione:

1. Sì, la resistenza serie trasmette il segnale dall'uscita del comparatore all'ingresso U/D del contatore, mentre il diodo con anodo collegato a $0\,\text{V}$ e catodo collegato all'ingresso U/D protegge l'ingresso U/D del contatore dalle tensioni negative che può generare in uscita il comparatore alimentato a $V_{ss} = -6\,\text{V}$.
2. No, mentre la resistenza serie trasmette il segnale dall'uscita del comparatore all'ingresso U/D del contatore, il diodo col catodo collegato a $0\,\text{V}$ e l'anodo collegato all'ingresso U/D non solo non protegge l'ingresso U/D del contatore dalle tensioni negative che può generare in uscita il comparatore alimentato a $V_{ss} = -6\,\text{V}$, ma blocca (collega a $0\,\text{V}$) i suoi segnali positivi.
3. No, il diodo con catodo collegato all'uscita del comparatore e anodo collegato all'ingresso U/D non conduce i segnali positivi che sono convertiti in zero logico dalla resistenza collegata tra l'ingresso U/D e $0\,\text{V}$ che agisce da pull-down, mentre conduce i segnali negativi generati dal comparatore alimentato a $V_{ss} = -6\,\text{V}$, che potenzialmente danneggiano l'ingresso U/D del contatore.
4. No, il diodo con anodo collegato all'uscita del comparatore e catodo collegato all'ingresso U/D trasmette i segnali positivi, mentre la resistenza collegata in parallelo al diodo trasmette anche i segnali negativi generati dal comparatore alimentato a $V_{ss} = -6\,\text{V}$, che sono fuori dalle tensioni accettabili e possono potenzialmente danneggiare l'ingresso U/D del contatore.

La risposta corretta è: Una resistenza serie tra l'uscita del comparatore e l'ingresso U/D e un diodo con anodo collegato a $0\,\text{V}$ e catodo collegato all'ingresso U/D.

Domanda 14

Parzialmente corretta

Punteggio ottenuto 2,3 su 4,5

In un sistema di acquisizione a $N_{bit} = 24$ bit per $N_{ch} = 2$ canali audio, i segnali di ingresso hanno frequenza massima $f_{S_{max}} = 20\,\text{kHz}$ e dinamica da $V_{in_{min}} = -0.125\,\text{V}$ a $V_{in_{max}} = +0.125\,\text{V}$. Gli amplificatori di condizionamento adattano tale dinamica a quella del convertitore A/D ad approssimazioni successive che va da $S_{min} = 0\,\text{V}$ a $S_{max} = 5\,\text{V}$. Ogni canale è campionato a $f_{S_{ch}} = 128\,\text{kHz}$ e il circuito S/H e il convertitore A/D sono condivisi tra i due canali.

1. Calcolare il guadagno $G =$ [ ] e l'offset in uscita $O =$ [ ] V degli amplificatori di condizionamento.
2. Le nonlinearità del convertitore A/D sono tali per cui la retta migliore approssimante della caratteristica di conversione ha equazione $D(A) = \frac{M}{S}(-0.1 + 0.9A)$, dove A è la grandezza analogica (in V) in ingresso al convertitore, S è la sua dinamica (in V), D è il valore digitale corrispondente ad A ed M è il massimo valore digitale rappresentabile. Un convertitore ideale avrebbe una caratteristica di conversione descritta da $D(A) = \frac{M}{S}A$. Per compensare gli errori di offset e di guadagno, si modificano i valori di G e O rispetto a quelli del punto precedente, ottenendo $G\hat{a} =$ [ ] ✗ e $O\hat{a} =$ [ ] ✗ V.
3. Sapendo che il tempo di acquisizione e il tempo di conversione sono uguali, calcolare la minima frequenza di clock del convertitore A/D ad approssimazioni successive $f_{ck_{min}} =$ [ ] ✓ MHz.
4. Per avere un numero effettivo di bit $ENOB = 23$ con rapporto segnale rumore di aliasing e di jitter uguali tra loro, calcolare il numero di celle a 2 poli impiegate nei filtri antialiasing $C =$ [ ] ✗.

Soluzione:

1. Il guadagno è dato dal rapporto delle ampiezze della scala d'ingresso del convertitore e quella del segnale $G = \frac{\Delta V_o}{\Delta V_i} = \frac{S_{max} - S_{min}}{V_{in_{max}} - V_{in_{min}}} = \frac{5\,\text{V} - 0\,\text{V}}{0.125\,\text{V} - (-0.125\,\text{V})} = 20$. L'offset deve allineare l'ampiezza del segnala in uscita dell'amplificatore alla scala del convertitore $O = S_{max} - G \cdot V_{in_{max}} = 5\,\text{V} - 20 \cdot 0.125\,\text{V} = 2.5\,\text{V}$.
2. Per compensare l'attenuazione occorre modificare il guadagno di un fattore $1/0.9$ ottenendo $G\hat{a} = 1/0.9 \cdot 20 = 22.2$ e l'offset a $O\hat{a} = O/0.9 - (-0.1\,\text{V}) = 2.88\,\text{V}$. In questo modo si compensano gli errori di offset e guadagno. Infatti, detto s il segnale in ingresso al circuito di condizionamento, si ottiene in uscita da questo $A = 2.88 + 22.2 \cdot s$ e, tramite la retta migliore approssimante,

$D(A) = \frac{M}{S}[-0.1\,\mathrm{V} + 0.9 \cdot (2.88\,\mathrm{V} + 22.2 \cdot s)] = \frac{M}{S}(2.5\,\mathrm{V} + 20 \cdot s)$.

3. La frequenza di campionamento usata da S/H e A/D è $256\,\mathrm{kHz}$, ossia il doppio di quella di ogni singolo canale. Ciò corrisponde a un tempo di campionamento di $3.91\,\mu\mathrm{s}$, da cui il tempo di acquisizione $t_\mathrm{a} = 1.95\,\mu\mathrm{s}$ e di conversione $t_\mathrm{c} = 1.95\,\mu\mathrm{s}$. Poiché il convertitore A/D è ad approssimazioni successive, il periodo di clock massimo è $T_{\mathrm{ck}_\mathrm{max}} = t_\mathrm{c}/N_\mathrm{bit} = 1.95\,\mu\mathrm{s}/24 = 81.4\,\mathrm{ns}$ e la frequenza di clock minima $f_{\mathrm{ck}_\mathrm{min}} = 1/T_{\mathrm{ck}_\mathrm{max}} = 12.3\,\mathrm{MHz}$.
4. Con 24 bit, il rapporto segnale-rumore di quantizzazione per segnali sinusoidali è $SNR_\mathrm{q} = 6N_\mathrm{bit} + 1.76\,\mathrm{dB} = 146\,\mathrm{dB}$. L'effetto di aliasing e jitter fa ridurre il numero effettivo di bit a 23, per cui il rapporto segnale rumore totale scende di $6\,\mathrm{dB}$ rispetto a quello di quantizzazione, $SNR_\mathrm{tot} = 146\,\mathrm{dB} - 6\,\mathrm{dB} = 140\,\mathrm{dB}$. Dalla formula del rapporto segnale-rumore totale, sapendo che $SNR_\mathrm{a} = SNR_\mathrm{j}$ si ricava il rapporto segnale-rumore di aliasing: $SNR_\mathrm{tot} = -10\lg(10^{-SNR_\mathrm{q}/10} + 2 \cdot 10^{-SNR_\mathrm{a}/10})$
$SNR_\mathrm{a} = -10\lg\left[\frac{1}{2}\left(10^{-SNR_\mathrm{tot}/10} - 10^{-SNR_\mathrm{q}/10}\right)\right]$
$= -10\lg\left[\frac{1}{2}\left(10^{-140\,\mathrm{dB}/10} - 10^{-146\,\mathrm{dB}/10}\right)\right] = 144\,\mathrm{dB}$ Da questo si calcola il numero di poli P nella funzione di trasferimento del filtro antialiasing
$SNR_\mathrm{a} = 20\,\mathrm{dB/dec} \cdot P \cdot \lg\frac{f_{S_\mathrm{ch}} - f_{S_\mathrm{max}}}{f_{S_\mathrm{max}}}$
$P = \frac{SNR_\mathrm{a}}{20\,\mathrm{dB/dec} \cdot \lg\frac{f_{S_\mathrm{ch}} - f_{S_\mathrm{max}}}{f_{S_\mathrm{max}}}} = \frac{144\,\mathrm{dB}}{20\,\mathrm{dB/dec} \cdot \lg\frac{128\,\mathrm{kHz} - 20\,\mathrm{kHz}}{20\,\mathrm{kHz}}} = 9.83$ per cui occorrono 10 poli. Serviranno pertanto $C = 10/2 = 5$ celle da 2 poli in cascata.

1) La risposta corretta è : 20
2) La risposta corretta è : 2.5
3) La risposta corretta è : 22.22
4) La risposta corretta è : 2.88
5) La risposta corretta è : 12.29
6) La risposta corretta è : 5

Domanda 15

Completo

Non valutata


Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Domanda 16

Parzialmente corretta

Punteggio ottenuto 2,3 su 4,5

Un bus *source synchronous* collega due chip come nella figura sottostante. I driver CMOS trasmettitori usano una tensione di alimentazione $V_{dd} = 3.3\,\text{V} \pm 10\,\%$, hanno uguali resistenze di uscita R_O per entrambe le transizioni e ritardo di propagazione $T_d = 0.5\,\text{ns}$. I buffer ricevitori presentano tensioni di soglia $V_{IH} = 2\,\text{V}$ e $V_{IL} = 1.1\,\text{V}$ e ritardo di propagazione $T_b = 0.2\,\text{ns}$. I flip-flop hanno $T_{ck\text{-}q} = 0.15\,\text{ns}$, $T_{su} = 0.1\,\text{ns}$ e $T_h = 0.05\,\text{ns}$. Le linee di trasmissione hanno induttanza unitaria $L_u = 16.67\,\text{nH/cm}$, capacità unitaria $C_u = 1.67\,\text{pF/cm}$ e sono lunghe $l = 10 \pm 0.5\,\text{cm}$.



Si chiede:

1. Calcolare il valore dell'impedenza caratteristica delle linee di trasmissione, $Z_\infty =$ [ ] ✓Ω.
2. Calcolare la velocità di propagazione, $P =$ [ ] ✗cm/ns, il tempo di propagazione medio, $t_p =$ [ ] ✗ns e l'incertezza, $\delta t_p =$ [ ] ✗ns.
3. Calcolare il valore delle resistenze di terminazione, $R_T =$ [ ] ✓Ω e il valore massimo di $R_O =$ [ ] ✗Ω per operare in modalità IWS con un margine di rumore $NM = 0.5\,\text{V}$.
4. Per operare in modalità source synchronous rispettando il tempo di set-up e di hold dei flip-flop del chip B, il chip A usa un periodo di clock di durata non inferiore a $T_{ck_{min}} =$ [ ] ✗ns e inserisce un apposito ritardo Δt sul clock, $\Delta t =$ [ ] ✗ns.

Soluzione:

1. $Z_\infty = \sqrt{\frac{L_u}{C_u}} = \sqrt{\frac{16.67\,\text{nH/cm}}{1.67\,\text{pF/cm}}} = 99.9\,\Omega.$
2. $P = \frac{1}{\sqrt{L_u C_u}} = \frac{1}{\sqrt{16.67\,\text{nH/cm}\cdot 1.67\,\text{pF/cm}}} = 5.99\,\text{cm/ns}.$
   $t_p = \frac{l}{P} = \frac{10\,\text{cm}}{5.99\,\text{cm/ns}} = 1.67\,\text{ns}.\ \delta t_p = \frac{\delta l}{P} = \frac{0.5\,\text{cm}}{5.99\,\text{cm/ns}} = 0.0834\,\text{ns}.$
3. IWS necessità terminazione adattata $R_T = Z_\infty = 99.9\,\Omega.$ Per IWS, l'ampiezza del primo gradino deve superare la soglia più lontana dal livello di partenza e il margine di rumore per entrambe le transizioni. Per LH

$V_{dd_{min}} \frac{Z_\infty}{R_O+Z_\infty} \geq V_{IH} + NM \Longrightarrow R_{O_{LH}} \leq Z_\infty \left(\frac{V_{dd_{min}}}{V_{IH}+NM} - 1 \right)$
$\Longrightarrow R_{O_{LH}} \leq 99.9\,\Omega \cdot \left[\frac{3.3\,V \cdot (1-10\,\%)}{2\,V+0.5\,V} - 1 \right] \Longrightarrow R_{O_{LH}} \leq 18.8\,\Omega.$ Per HL
$V_{dd_{max}} - V_{dd_{max}} \frac{Z_\infty}{R_O+Z_\infty} \leq V_{IL} - NM \Longrightarrow R_{O_{HL}} \leq Z_\infty \frac{1}{\frac{V_{dd_{max}}}{V_{IL}-NM}-1}$
$\Longrightarrow R_{O_{HL}} \leq 99.9\,\Omega \cdot \frac{1}{\frac{3.3\,V \cdot (1+10\,\%)}{1.1\,V-0.5\,V}-1} \Longrightarrow R_{O_{HL}} \leq 19.8\,\Omega.$ Complessivamente si sceglie il valore minore
$R_O = \min(R_{O_{LH}}, R_{O_{HL}}) = \min(18.8\,\Omega, 19.8\,\Omega) = 18.8\,\Omega.$

4. Occorre rispettare il tempo di set-up nel caso peggiore, ovvero quando i dati arrivano dopo il fronte di clock tramite le linee più lente con tempo di propagazione massimo $t_{p_{max}} = T_{ck\text{-}q} + T_d + t_p + \delta t_p + T_b$ e il clock tramite linea più veloce con tempo di propagazione minimo $t_{p_{min}} = \Delta t + T_d + t_p - \delta t_p + T_b$. Imponendo la condizione necessaria per rispettare T_{su}
$\Delta t + T_d + t_p - \delta t_p + T_b \geq T_{ck\text{-}q} + T_d + t_p + \delta t_p + T_b + T_{su}$ si ottiene
$\Delta t \geq T_{ck\text{-}q} + 2\delta t_p + T_{su} \Longrightarrow \Delta t \geq 0.15\,ns + 2 \cdot 0.0834\,ns + 0.1\,ns \Longrightarrow \Delta t \geq 0.417\,ns.$
Per poter poi rispettare il tempo di hold, come visto a lezione (protocollo sincrono) occorre che il dato trasmesso dal chip A non cambi prima di un tempo pari a $T_{su} + T_h + 2 \cdot t_k$, dove t_k è lo skew che è la differenza tra il tempo di propagazione massimo $t_p + \delta t_p$ e il minimo $t_p - \delta t_p$, ovvero $t_k = 2\delta t_p = 0.167\,ns$. Questo si traduce in un periodo di clock minimo
$T_{ck_{min}} = T_{su} + T_h + 2 \cdot t_k = 0.1\,ns + 0.05\,ns + 2 \cdot 0.167\,ns = 0.484\,ns.$

1) La risposta corretta è : 99.91
2) La risposta corretta è : 5.99
3) La risposta corretta è : 1.67
4) La risposta corretta è : 0.08
5) La risposta corretta è : 99.91
6) La risposta corretta è : 18.78
7) La risposta corretta è : 0.48
8) La risposta corretta è : 0.42

Commento:

Domanda 17

Completo


Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Domanda 18

Parzialmente corretta

Punteggio ottenuto 1,3 su 4,5



Un circuito digitale è alimentato da una Power Supply Unit (PSU) a $V_{dd} = 1.2\,\mathrm{V}$ come nella figura sopra. Al suo interno è presente un'unità aritmetica combinatoria, "Arith. Unit", il cui

comportamento è descritto dal seguente codice Verilog con ritardi:

```
`timescale 1ns/100ps

module arith_unit (S, A, B, C)
   output [32:0] S;
   input [15:0] A, B;
   input [31:0] C;
   wire [31:0] P;

   assign #0.3 P = A * B;
   assign #0.15 S = P + C;
endmodule
```

I flip-flop del circuito hanno $T_{ck\text{-}q} = 35\ \text{ps}$, $T_{su} = 15\ \text{ps}$, $T_h = 10\ \text{ps}$. La logica dell'unità aritmetica contiene i percorsi critici i cui ritardi determinano la frequenza massima di clock dell'intero circuito.
Si richiede:

1. Calcolare la massima frequenza di clock $F_{max} =$ [ ] GHz.
2. Il circuito contiene il PLL schematizzato in basso a destra nella figura, il cui divisore per N deve essere configurato per generare la frequenza massima di clock a partire dal segnale "Ref. clock" con la frequenza $F_{ck_r} = 125\ \text{MHz}$. Determinare il valore del divisore $N =$ [ ].
3. La capacità interna complessiva del circuito $C_P = 70\ \text{nF}$ e ad ogni ciclo di clock il $p = 10\ \%$ di questa subisce una singola commutazione (da 0 a 1 oppure da 1 a 0). Calcolare la potenza dinamica dissipata, $P_d =$ [ ] W, quando il circuito funziona alla frequenza massima di clock.
4. Durante le commutazioni, il circuito assorbe un picco di corrente $I_{max} = 10\ \text{A}$ in un tempo pari a $N_c = 10$ cicli di clock e, per contenere le variazioni di tensione di alimentazione entro $\Delta V_{dd} = 5\ \%$, occorre dimensionare la capacità C del condensatore di disaccoppiamento che presenta una resistenza serie equivalente (ESR). Ipotizzando che ESR sia trascurabile, calcolare il valore della capacità richiesta, $C(ESR = 0\ \Omega) =$ [ ] nF. Come varia la capacità se $ESR = 1\ \text{m}\Omega$, $C\,(ESR = 1\ \text{m}\Omega) =$ [ ] nF?

Soluzione:

1. Dal codice Verilog, il ritardo massimo della logica combinatoria nella unità è $T_{pd} = 0.3\ \text{ns} + 0.15\ \text{ns} = 0.45\ \text{ns}$. Il periodo di clock minimo quindi è dato da $T_{min} = T_{ck\text{-}q} + T_{pd} + T_{su} = 35\ \text{ps} + 0.45\ \text{ns} + 15\ \text{ps} = 0.5\ \text{ns}$. La frequenza massima è quindi $F_{max} = \frac{1}{T_{min}} = \frac{1}{0.5\ \text{ns}} = 2\ \text{GHz}$.
2. Poiché la frequenza di uscita del PLL è N volte quella del riferimento di frequenza, occorre

$$N = \frac{F_{max}}{F_{ckr}} = \frac{2\,\text{GHz}}{125\,\text{MHz}} = 16.$$

3. Per una sola commutazione (LH o HL) si dissipa la metà della potenza
$$P_d = \frac{1}{2} p C_p V_{dd}^2 F_{max} = \frac{1}{2} \cdot 10\,\% \cdot 70\,\text{nF} \cdot (1.2\,\text{V})^2 \cdot 2\,\text{GHz} = 10.1\,\text{W}.$$
4. Usando le formule viste a lezione si ha
$$C(ESR = 0\,\Omega) = \frac{i\Delta t}{\Delta V} = \frac{i N_c T_{min}}{5\,\% V_{dd}} = \frac{10\,\text{A}\cdot 10\cdot 0.5\,\text{ns}}{5\,\%\cdot 1.2\,\text{V}} = 833\,\text{nF}$$ e
$$C(ESR = 1\,\text{m}\Omega) = \frac{i\Delta t}{\Delta V - ESR\cdot i} = \frac{i N_c T_{min}}{5\,\% V_{dd} - ESR\cdot i} = \frac{10\,\text{A}\cdot 10\cdot 0.5\,\text{ns}}{5\,\%\cdot 1.2\,\text{V} - 1\,\text{m}\Omega\cdot 10\,\text{A}} = 1000\,\text{nF}.$$

1) La risposta corretta è : 2
2) La risposta corretta è : 16
3) La risposta corretta è : 10.08
4) La risposta corretta è : 833.33
5) La risposta corretta è : 1000

Commento:

Domanda 19

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Domanda 20

Parzialmente corretta

Punteggio ottenuto 0,6 su 5,5

Una memoria DRAM è alimentata a $V_{DD} = 1.2\,\text{V} \pm 5\,\%$, ha $N = 512$ celle collegate a ciascuna bitline ed $M = 64$ celle collegate a ciascuna wordline. Ciascun pass-transistor delle celle ha capacità di drain $C_D = 0.15\,\text{fF} \pm 10\,\%$, capacità di gate $C_G = 0.1\,\text{fF} \pm 10\,\%$ e

tensione di threshold $V_{TH} = 0.15\,V \pm 5\,\%$. I sense amplifiers hanno sensibilità $V_{SA} = 45\,mV$. Ciascuna cella collegata alla wordline aumenta la resistenza della wordline di $R_{WC} = 8\,\Omega$. Si chiede:

1. Determinare la capacità minima di storage, $C_S =$ [ ] ✗ fF che assicura una corretta lettura.
2. Determinare la resistenza massima di uscita dell'inverter del decoder di indirizzo, $R_O =$ [ ] ✗ Ω, che consente di raggiungere la tensione di threshold di tutti i pass-transistors collegati alla wordline durante una transizione L-H in al massimo $t_{LH} = 0.5\,ps$.

Soluzione:

1. La variazione di tensione sulla bitline durante una lettura dipende dalla capacità della bitline, $C_{BL}\,\Delta V_{BL} = (V_{bit} - V_{pre})\,\frac{C_S}{C_S + C_{BL}}$ e occorre che sia maggiore della sensibilità del sense amplifier $(V_{bit} - V_{pre})\,\frac{C_S}{C_S + C_{BL}} \geq V_{SA} \Longrightarrow C_S \geq C_{BL}\,\frac{V_{SA}}{V_{bit} - V_{pre} - V_{SA}}$. Nel caso peggiore occorre considerare:
   - la massima capacità di bitline $C_{BL_{max}} = C_{D_{max}}\,N = 0.15\,fF \cdot (1 + 10\,\%) \cdot 512 = 84.5\,fF$
   - la minima tensione sul condensatore di storage $V_{bit_{min}} = V_{DD_{min}} - V_{TH_{max}} = 1.2\,V \cdot (1 - 5\,\%) - 0.15\,V \cdot (1 + 5\,\%) = 0.982\,V$
   - la tensione di precarica che dipende dalla tensione di alimentazione da cui a sua volta dipende la minima tensione sul condensatore di storage vista al punto precedente $V_{pre} = \frac{V_{DD_{min}}}{2} = \frac{1.2\,V \cdot (1 - 5\,\%)}{2} = 0.57\,V$

   da cui si ottiene $C_S \geq 84.5\,fF \cdot \frac{45\,mV}{0.982\,V - 0.57\,V - 45\,mV} \Longrightarrow C_S \geq 10.3\,fF.$
2. Dall'equazione che definisce la variazione esponenziale crescente della tensione in uscita dall'ultimo stadio del decoder, con tensione iniziale $0\,V$, tensione finale V_{DD}, costante di tempo τ, si ricava che il tempo necessario a raggiungere la soglia V_{TH} è $t_{LH} = \tau\,\ln\frac{V_{DD}}{V_{DD} - V_{TH}}$. Poiché $\tau = (R_O + M \cdot R_{WC}) \cdot M \cdot C_G$ si ricava $R_O = \frac{t_{LH}}{C_G \cdot M \cdot \ln\frac{V_{DD}}{V_{DD} - V_{TH}}} - M \cdot R_{WC}$. Nel caso peggiore occorre considerare:
   - la massima $C_{G_{max}} = C_G\,(1 + 10\,\%) = 0.1\,fF \cdot (1 + 10\,\%) = 0.11\,fF$
   - la massima $V_{DD_{max}} = V_{DD}\,(1 + 5\,\%) = 1.2\,V \cdot (1 + 5\,\%) = 1.26\,V$
   - la massima tensione di soglia $V_{TH_{max}} = V_{TH}\,(1 + 5\,\%) = 0.15\,V \cdot (1 + 5\,\%) = 0.1575\,V$

   da cui si ottiene $R_O = \frac{t_{LH}}{C_{G_{max}}\,M \cdot \ln\frac{V_{DD_{max}}}{V_{DD_{max}} - V_{TH_{max}}}} - M \cdot R_{WC} = \frac{0.5\,ps}{0.11\,fF \cdot 64 \cdot \ln\frac{1.26\,V}{1.26\,V - 0.1575\,V}} - 64 \cdot 8\,\Omega = 19.9\,\Omega.$

1) La risposta corretta è : 10.34
2) La risposta corretta è : 19.88

Commento:

Domanda 21

Risposta non data

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente