Domanda 1

Risposta errata

Punteggio ottenuto 0,0 su 1,0

Due porte logiche con la stessa tensione di alimentazione e con stadio d'uscita tri-state hanno le uscite collegate insieme. Se per un errore vengono attivate entrambe le uscite ed entrambe le porte cercano di produrre uno zero logico in uscita, la tensione effettiva del nodo d'uscita sarà:

- (a) minore o uguale a V_{OL}
- (b) compresa tra V_{OL} e V_{OH}
- (c) dipende dalla resistenza di pull-up
- (d) maggiore o uguale a V_{OH}

La risposta corretta è: minore o uguale a V_{OL}

Domanda 2

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Una porta CMOS nand a 3 ingressi ha transistori MOS con resistenza R_{ON} = 1000 Ω e capacità di gate 1 fF. Se la porta ha come fanout altre tre porte nand dello stesso tipo, i ritardi di propagazione LH e HL della porta saranno (caso peggiore):

- (a) t_{HL} = 12,4 ps, t_{LH} = 4,1 ps
- (b) t_{HL} = 4,1 ps, t_{LH} = 12,4 ps
- (c) t_{HL} = 6,2 ps, t_{LH} = 2,1 ps
- (d) t_{HL} = 16,6 ps, t_{LH} = 16,6 ps

La risposta corretta è: t_{HL} = 12,4 ps, t_{LH} = 4,1 ps

Domanda 3

Risposta corretta

Punteggio ottenuto 0,5 su 0,5

L'uscita di un oscillatore al quarzo di frequenza 125 MHz è collegata ad un Phase Locked Loop (PLL). Per poter ottenere una frequenza di clock di 1 GHz tramite sintesi di frequenza è necessario

- (a) un divisore di frequenza per 8 nell'anello del PLL
- (b) un moltiplicatore di frequenza per 8 nell'anello del PLL
- (c) un divisore di frequenza per 8 tra l'uscita dell'oscillatore e il PLL
- (d) un divisore di frequenza per 16 nell'anello del PLL

La risposta corretta è: un divisore di frequenza per 8 nell'anello del PLL

Domanda 4

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Il tempo di conversione di un convertitore A/D ad approssimazioni successive a N bit è proporzionale a:

- (a) N
- (b) N - 1
- (c) 2^N
- (d) $2^N - 1$

La risposta corretta è: N

Domanda 5

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Il tempo minimo necessario per leggere un array di 1 MB da una memoria DRAM DDR4 con parallelismo 16 bit e bus con frequenza di clock 2133 MHz è:

- (a) 123 µs
- (b) 123 ms
- (c) 246 µs
- (d) 246 ms

La risposta corretta è: 123 µs

Domanda 6

Risposta corretta

Punteggio ottenuto 1,5 su 1,5

Date la capacità C_U e l'induttanza L_U unitarie di una linea di trasmissione, l'impedenza caratteristica Z_∞ e la velocità di propagazione P si calcolano come

- (a) $Z_\infty = \sqrt{\frac{L_U}{C_U}}, P = \frac{1}{\sqrt{L_U C_U}}$
- (b) $Z_\infty = \frac{1}{\sqrt{L_U C_U}}, P = \sqrt{\frac{L_U}{C_U}}$
- (c) $Z_\infty = \frac{L_U}{C_U}, P = \frac{1}{\sqrt{L_U C_U}}$
- (d) $Z_\infty = \frac{1}{\sqrt{L_U C_U}}, P = \frac{L_U}{C_U}$

La risposta corretta è: $Z_\infty = \sqrt{\frac{L_U}{C_U}}, P = \frac{1}{\sqrt{L_U C_U}}$

Domanda 7

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Il crosstalk in linee accoppiate aumenta se:

- (a) aumenta la ripidità dei fronti dei segnali
- (b) si scelgono porte con elevati margini di rumore
- (c) si aumenta la distanza tra le linee
- (d) si usano ove possibile segnali differenziali

La risposta corretta è: aumenta la ripidità dei fronti dei segnali

Domanda 8

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Il derating della potenza di un dispositivo elettronico:

- (a) è determinato dalla temperatura della giunzione
- (b) è determinato dal normale degrado del dispositivo con l'utilizzo
- (c) serve per tenere conto della variabilità della produzione
- (d) è indipendente dalla resistenza termica case-ambiente



La risposta corretta è: è determinato dalla temperatura della giunzione

Domanda 9

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

La potenza dinamica dissipata da un circuito CMOS:

- (a) viene assorbita dall'alimentazione durante lo scarico delle capacità di carico delle uscite
- (b) viene assorbita dall'alimentazione durante la carica delle capacità di carico delle uscite
- (c) viene dissipata nelle capacità di carico
- (d) dipende dalla resistenza di uscita dei transistori delle porte del circuito

La risposta corretta è: viene assorbita dall'alimentazione durante la carica delle capacità di carico delle uscite

Domanda 10

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Il tempo di lettura per un ciclo asincrono:

- (a) dipende dal tempo di setup del registro destinazione
- (b) non dipende dal tempo di hold del registro destinazione
- (c) non dipende dal tempo di skew della comunicazione
- (d) include due volte il tempo di trasmissione massimo

La risposta corretta è: dipende dal tempo di setup del registro destinazione

Domanda 11

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Il consumo statico di un inverter del circuito 74HC05 (hex inverter open drain) quando ha l'uscita sul livello basso ("0" logico):

- (a) dipende dalla resistenza verso l'alimentazione sull'uscita
- (b) dipende dalla resistenza di pull-down necessaria in uscita
- (c) è generalmente uguale al consumo statico con l'uscita sul livello alto (H)
- (d) dipende dalla capacità del carico sull'uscita

La risposta corretta è: dipende dalla resistenza verso l'alimentazione sull'uscita

Domanda 12

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

Con la riflettometria nel dominio del tempo:

- (a) si può applicare solo a cavi coassiali schermati perché insensibili a diafonia
- (b) si può analizzare una linea di trasmissione con accesso alle due estremità
- (c) si può determinare la lunghezza di una linea di trasmissione
- (d) non si può utilizzare su linee interrotte



La risposta corretta è: si può determinare la lunghezza di una linea di trasmissione

Domanda 13

Parzialmente corretta

Punteggio ottenuto 1,0 su 2,0

Una capacità su una delle uscite di un convertitore digitale-analogico con resistenze pesate:

- (a) determina variazioni temporanee dell'uscita analogica
- (b) determina errori di non-linearità
- (c) determina glitch di ampiezze casuali sull'uscita analogica
- (d) determina glitch in momenti casuali sull'uscita analogica

La risposta corretta è: determina variazioni temporanee dell'uscita analogica

Domanda 14

Parzialmente corretta

Punteggio ottenuto 3,6 su 4,0

Un sistema di acquisizione a 4 canali utilizza un convertitore A/D di tipo Flash a 4 bit.

1. Quanti comparatori sono necessari per realizzare il convertitore? [ ]

2. Per avere una dinamica di ingresso 0-5V qual è il valore della tensione di riferimento del convertitore? [ ] ✓

3. Qual è il valore minimo delle resistenze usate nel convertitore per avere una corrente erogata dal generatore di tensione di riferimento inferiore a 10 μA? [ ] ✗ ohm.

4. Se le resistenze sono tutte affette dallo stesso errore sistematico pari al 2% del valore nominale, che tipo di errore si manifesta nella caratteristica del convertitore?

- non linearità differenziale
- nessun errorre
- guadagno
- offset
- non linearità integrale

La risposta corretta è: nessun errorre

5. Se i segnali di ingresso hanno dinamica [-0.25,0.25] V, quali sono le specifiche dell'amplificatore di condizionamento? Guadagno: , Offset (in uscita): , V

6. Sapendo che convertitore e S&H usano una frequenza di campionamento pari a 1 MHz e che i segnali hanno banda 50 kHz, rispondere alle seguenti domande.

- Il fattore di sovracampionamento è pari a k =
- Utilizzando un filtro antialiasing (a monte del multiplexer) a 3 poli si ottiene SNRa =
- Indicare se il valore ottenuto di SNRa è maggiore o minore di SNRq:
  - (•) Maggiore
  - ( ) Minore

La risposta corretta è: Maggiore

1) La risposta corretta è : 15
2) La risposta corretta è : 5
3) La risposta corretta è : 31250
4) La risposta corretta è : nessun errorre
5) La risposta corretta è : 10
6) La risposta corretta è : 2.5
7) La risposta corretta è : 2.5
8) La risposta corretta è : 36
9) La risposta corretta è : Maggiore

Domanda 15

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

- punto 1

M = 2^N -1 = 15

- punto 5

G = dinamica_in / dinamica_segnale = 5 / (0.25 - (-0.25)) = 10

Voff = (5 + 0) / 2 - G * (0.25 + (-0.25))/2 = 2.5V

- punto 6

da


Fs = fs * 2 * k * nch ricaviamo --> K = Fs / (fs * 2 * nch) = 2.5

SNRa = 20 * npoles * log10((fb - fs) / fs) = 20 * 3 * log10((250 - 50)/ 50) = 36.12 dB

Domanda 16

Parzialmente corretta

Punteggio ottenuto 3,0 su 5,0



Due chip su una scheda comunicano tramite un protocollo source-synchronous che usa linee di interconnessione con impedenza caratteristica $Z_\infty = 100\Omega$ e velocità di propagazione 0.1 C. Le linee di dato hanno una lunghezza $L = 30cm$ ma la linea di clock presenta un'incertezza $\Delta L = 3cm$ (lunghezza compresa tra 27 e 33 cm). Le resistenze di terminazione sono collocate a un estremo come nella figura sopra. I buffer CMOS B1-B4 sono alimentati a 3,3V e hanno Vil = 1,5V e Vih = 1,8V.

1. Determinare il ritardo di propagazione t_P della linea di dato e di clock e l'incertezza del ritardo Δt_P sulla linea di clock: $t_p =$ [ ] ✓ ns, $\Delta t_P =$ [ ] ✓ ns.

2. Determinare il valore della resistenza di terminazione R_T che garantisce l'adattamento e il valore massimo della resistenze d'uscita R_O di B1 e B3 per essere in condizioni Incident Wave Switching (IWS) con un margine di rumore di 0.5V: $R_T =$ [ ] ✓ Ω, $R_O =$ [ ] ✗ Ω

3. Sapendo che i FF presentano $t_{ck-q} = 0.1ns$, $t_{su} = 0.25ns$, $t_h = 0.1ns$ e che i buffer B1-B3 hanno un ritardo $t_B = 0.5ns$, determinare il ritardo t_{B4} del buffer con ritardo programmabile B4 che garantisce di operare con il minimo periodo di clock e il valore T_{CK} di tale periodo: $t_{B4} =$ [ ] ✗ ns, $T_{CK} =$ [ ] ✗ ns.

1) La risposta corretta è : 10
2) La risposta corretta è : 1
3) La risposta corretta è : 100
4) La risposta corretta è : 43.4
5) La risposta corretta è : 1.85
6) La risposta corretta è : 2.35

Domanda 17

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

punto 1

tp = L / U = 10 ns

delta_tp = tp' - tp = 11ns - 10 ns = 1ns

con tp' = (L + deltaL) / U = 11 ns

punto 2

condizione di adattamento Rt = Zinf -> Rt = 100 Ohm

per determinare Ro

Vdd * (Ro / (Ro + Zinf)) > Vih + NM

da cui

Ro,min = Zinf * ((Vih + NM) / (Vdd - Vih -NM))

punto 3

tp = 10 ns

Tck = tckq + tsu + 2tB + tp = 2.35 ns

condizione sul tempo di hold

Th < Tckq + Tb + Tb4

Tck' = tckq + tsu + tp' + tB3 + tB4 = Tck -> tb4 = 0,4ns

Domanda 18

Parzialmente corretta

Punteggio ottenuto 3,5 su 5,0

I flip-flop di tipo D nel circuito in figura 1 hanno tempo di propagazione dall'ingresso di clock all'uscita Q t_{CKQ} = 2 ns, il tempo di setup t_{SU} = 1 ns e il tempo di hold t_H = 0,5 ns.




Figura 1.

Calcolare la frequenza massima del segnale "clock" F_{MAX} = ✗ MHz per la quale il circuito funziona correttamente e mantiene stabile ciascuno stato per almeno metà del periodo di clock.

Lo switch SW del convertitore dc-dc ideale in figura 2 è comandato dall'uscita della porta logica NAND collegata alle uscite Q_2, Q_3 e Q_4 del circuito in figura 1 in modo tale che quando l'uscita della porta logica NAND è a livello alto (logico "1") lo switch SW è chiuso e quando l'uscita è a livello basso (logico "0") lo switch SW è aperto.




Figura 2.

Di che tipo è il convertitore dc-dc nella figura 2?

- ○ lineare serie
- ○ switching buck
- ◉ switching buck-boost ✓
- ○ lineare parallelo

La risposta corretta è: switching buck-boost

Calcolare la tensione di uscita del convertitore dc-dc V_O = ✗ V nella figura 2 alla frequenza massima di clock determinata in precedenza se la tensione in ingresso è V_I = 5 V e i ritardi di propagazione attraverso tutti gli elementi logici (flip-flop, porta logica) sono nulli. Nelle stesse condizioni, calcolare la tensione di uscita V_O = ✗ V se lo switch SW viene comandato con il complemento logico del segnale all'uscita della porta logica NAND.

Come cambia l'ampiezza della tensione di uscita del convertitore dc-dc in figura 2 se solo il ritardo di propagazione attraverso la porta logica NAND cambia a t_P = 3 ns?

- ◉ invariata
- ○ diminuisce
- ○ aumenta

La risposta corretta è: invariata

1) La risposta corretta è : 62.5
2) La risposta corretta è : switching buck-boost
3) La risposta corretta è : -35
4) La risposta corretta è : -0.71
5) La risposta corretta è : invariata

Domanda 19

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

nu = -D / (1 - D) = 0,109

V = nu * Vi = 0,54V

se fosse buck

nu = 1/8 -> Vo = 5/8 V

Il circuito superiore è un divisore di frequenza a modulo 8 per cui il segnale che comanda lo switch sarà per 7/8 basso per 1/8 alto (logica negata) pertanto avrà duty cycle pari a 7/8 siccome viene comandato con il complemento logico del segnale all'uscita della porta logica NAND

siccome ho ritenuto il convertitore DC DC buck boost da

nu = - D / (1 -D) = -7

V = nu * Vi = -35V

se fosse stato buck

Vo = nu * Vi con nu = D -> Vo = 4.38 V

Domanda 20

Parzialmente corretta

Punteggio ottenuto 3,0 su 4,0

Una memoria DRAM è alimentata a V_{DD} = 1,2 V, ha N = 512 celle collegate a ciascuna bitline e M = 64 celle collegate a ciascuna wordline. Ciascun pass-transistor delle celle ha capacità di drain C_D = 0,15 fF, capacità di gate C_G = 0,1 fF e tensione di threshold V_{TH} = 0,15 V. I sense amplifiers hanno sensibilità V_{SA} = 45 mV. Ciascuna cella collegata alla wordline aumenta la resistenza della wordline di R_{WC} = 8 Ω.

Determinare la capacità minima di storage, C_S = [ ] ✓ fF che assicura una corretta lettura.

Determinare la resistenza massima di uscita dell'inverter del decoder di indirizzo, R_O = [ ]

✗ Ω, che consente di raggiungere la tensione di threshold di tutti i pass-transistors collegati alla wordline durante una transizione L-H in al massimo t_{LH} = 0,5 ps.

1) La risposta corretta è : 8.53
2) La risposta corretta è : 73.1

Domanda 21

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

Cbl = Nbitline * Cd = 76,8 fF

imponendo le condizioni del sense amplifier otteniamo

Cs = (Vsa * Cbl) / (Vdd - Vt - Vdd/2 - Vsa) = 8.53fF