Informazione

VIRTUAL CLASSROOM (VC) DI SUPPORTO

Collegatevi subito alla VC di supporto tramite il bottone sotto la vostra foto **solo se siete in remoto** (non se siete in aula).

COME E' STRUTTURATA LA PROVA

Il test è costituito da 13 quesiti a risposta multipla (A) e da 4 esercizi (B.1-B.4) a risposta chiusa. La durata complessiva del test è di 125 minuti.

Ogni quesito della sezione A ha 4 possibili risposte delle quali una sola è corretta. Ogni risposta corretta determina l'attribuzione di 1 punto e non ci sono penalità per le risposte errate. Il totale dei punti per la sezione A è quindi 13. Le ultime tre domande della sezione A (11-13) sono relative alle esercitazioni di laboratorio.

Lo svolgimento corretto dei quattro esercizi comporta l'attribuzione complessiva di 18 punti. Ogni esercizio ha un punteggio diverso. Di seguito ad ogni esercizio trovate un campo di componimento libero (uno diverso per ogni esercizio) in cui potete riportare calcoli, procedimenti, schemi, eccetera.

Il voto massimo complessivo è quindi 31 in modo che la lode venga attribuita chi ha un voto $\geq 30,5$.

E' possibile sostenere l'orale, se lo si desidera, ma il risultato del test deve essere sufficiente (≥ 18).

Nel corso del test è possibile scorrere avanti e indietro le domande in modo da ricontrollare le risposte date. Se volete correggere la risposta è sufficiente cliccare sulla nuova risposta che ritenete esatta. Per annullare una risposta è sufficiente premere due volte sulla risposta stessa.

Domanda 1

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Una look-up table che può realizzare 65536 funzioni logiche ha:

- Almeno 256 ingressi.
- Almeno 16 ingressi. ✗
- Almeno 8 ingressi.
- Almeno 4 ingressi.

Solution:

1. Sì, 65536 funzioni logiche si possono realizzare se si hanno a disposizione almeno $\log_2 65536 = 16$ valori binari indipendenti, che si possono mappare sulle celle di memoria di una look-up table con almeno $\log_2 16 = 4$ ingressi.
2. No, servono almeno 4 ingressi, vedi sopra.
3. No, servono almeno 4 ingressi, vedi sopra.
4. No, servono almeno 4 ingressi, vedi sopra.

La risposta corretta è: Almeno 4 ingressi.

Domanda 2

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Il tempo di propagazione lungo una linea di trasmissione raddoppia senza cambiare la sua impedenza caratteristica se:

- L'induttanza unitaria raddoppia e la capacità unitaria si dimezza.
- L'induttanza unitaria e la capacità unitaria si dimezzano.
- Raddoppia sia la sua induttanza unitaria, sia la capacità unitaria. ✓
- La capacità unitaria raddoppia e l'induttanza unitaria si dimezza.

Solution:

1. Sì, se raddoppia sia la capacità unitaria, sia l'induttanza unitaria della linea di trasmissione, l'impedenza caratteristica della linea non cambia, ma la velocità di propagazione si dimezza quindi il tempo di propagazione raddoppia: $Z_\infty = \sqrt{\frac{L_U}{C_U}} \Longrightarrow Z_{\infty_2} = \sqrt{\frac{2L_U}{2C_U}} = Z_\infty$ $p = \sqrt{\frac{1}{L_U C_U}} \Longrightarrow p_2 = \sqrt{\frac{1}{2L_U \cdot 2C_U}} = \frac{1}{2}\sqrt{\frac{1}{L_U C_U}} = \frac{1}{2}p.$
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: Raddoppia sia la sua induttanza unitaria, sia la capacità unitaria.

Domanda 3

Risposta errata

Punteggio ottenuto 0,0 su 1,0

Un convertitore analogico-digitale con una scala d'ingresso $S = [0\,\mathrm{V}, 14\,\mathrm{V}]$ ed $N = 10\,\mathrm{bit}$ [001] di uscita converte un segnale sinusoidale di tensione effettiva $V_{\mathrm{in_{eff}}} = 5\,\mathrm{V}$ col valore medio a metà della scala d'ingresso dell'ADC. Il rapporto segnale-rumore di quantizzazione sarà:

- $SNR_{\mathrm{q}} \approx 44\,\mathrm{dB}$ ✗
- $SNR_{\mathrm{q}} \approx 62\,\mathrm{dB}$
- $SNR_{\mathrm{q}} \approx 32\,\mathrm{dB}$
- $SNR_{\mathrm{q}} \approx 26\,\mathrm{dB}$

Solution:

1. L'ampiezza del segnale d'ingresso e $V_{\mathrm{in}} = V_{\mathrm{in_{eff}}}\sqrt{2}$ la tensione picco-picco è $V_{\mathrm{in_{pp}}} = 2V_{\mathrm{in}} = 2V_{\mathrm{in_{eff}}}\sqrt{2} = 2 \cdot 4.95\,\mathrm{V} \cdot \sqrt{2} \approx 14\,\mathrm{V}$ che è pari alla scala d'ingresso del convertitore, quindi il rapporto segnale-rumore dovuto alla quantizzazione è $SNR_{\mathrm{q}} = 6N + 1.76\,\mathrm{dB} = 6\,\mathrm{dB/bit} \cdot 10\,\mathrm{bit} + 1.76\,\mathrm{dB} \approx 62\,\mathrm{dB}.$
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: $SNR_{\mathrm{q}} \approx 62\,\mathrm{dB}$

Domanda 4

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Un oscillatore ad anello current starved:

- La frequenza è intrinsecamente stabile con la temperatura.
- È un oscillatore controllato in tensione. ✓
- Non può oscillare a frequenze elevate, dell'ordine dei GHz.
- Si può realizzare con un numero di inverter multiplo di due.

Solution:

1. Sì, è un oscillatore controllato in tensione realizzato con una catena di invertitori di tipo current starved, cui ritardo di propagazione dipende da una tensione di controllo, con l'uscita dell'ultimo invertitore collegata all'ingresso del primo.
2. No, un oscillatore ad anello può oscillare a frequenze molto alte, dell'ordine dei GHz.
3. No, deve essere stabilizzato in un loop di controllo utilizzando un oscillatore di riferimento stabile, esterno.
4. No, un singolo inverter calcola il NOT logico del suo ingresso, quindi l'ultima uscita della catena di un numero dispari di inverter è il NOT logico dell'ingresso del primo. L'uscita dell'ultimo inverter cambia un certo tempo dopo il cambiamento di stato dell'ingresso del primo inverter e la retroazione dell'ultima uscita sull'ingresso causa l'oscillazione.

La risposta corretta è: È un oscillatore controllato in tensione.

Domanda 5

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Il crosstalk in linee accoppiate aumenta se:

- (•) Aumenta lo slew rate delle transizioni dei segnali sulle linee. ✓
- ( ) Aumenta la distanza tra le linee.
- ( ) Si usano drivers con resistenza equivalente d'uscita alta.
- ( ) Si usano segnali differenziali.

Solution:

1. Sì, con lo slew rate aumentano 1) le correnti nelle linee durante le transizioni dei segnali, che determinano campi elettromagnetici più intensi che inducono tensioni più elevate nelle linee vicine e 2) le correnti più elevate attraverso le capacità parassitiche tra le linee che determinano variazioni di tensione transitori più elevate.
2. No, drivers con resistenza d'uscita alta rallentano le transizioni, riducono il loro slew rate, quindi riducono gli effetti che determinano l'ampiezza del crosstalk.
3. No, una distanza più elevata tra le linee riduce sia le capacità parassitiche, sia l'ampiezza delle tensioni indotte, quindi riduce l'ampiezza del crosstalk.
4. No, le correnti dei segnali differenziali sono uguali e di segno opposto, quindi creano crosstalk di segno opposto che tendono a cancellarsi a vicenda, riducendo il crosstalk risultante.

La risposta corretta è: Aumenta lo slew rate delle transizioni dei segnali sulle linee.

Domanda 6

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

In una modellazione Verilog RTL, la seguente sequenza d'istruzioni:

```
assign c = a & b;
assign d = a | c;
assign s = c ^ d;
```

e la seguente sequenza d'istruzioni:

```
assign s = c ^ d;
assign c = a & b;
assign d = a | c;
```

- Non permettono ai segnali di assestarsi (oscillazioni).
- Descrivono la stessa funzionalità. ✓
- Devono essere realizzate con circuiti sequenziali.
- Non possono essere sintetizzate in un circuito logico.

Solution:

1. Sì, le due sequenze d'istruzioni descrivono la stessa funzionalità perché le assegnazioni cambiano i segnali solo alla fine della valutazione di tutte le espressioni a destra, quindi l'ordine delle istruzioni non cambia la funzionalità descritta dal codice.
2. No, le espressioni logiche possono essere realizzate usando circuiti combinatori.
3. No, tutte le espressioni logiche e l'assegnazione dei loro risultati ai segnali si possono realizzare usando porte logiche.
4. No, la valutazione delle espressioni a destra dell'"=" sono valutate usando i valori iniziali dei segnali e alla fine della valutazione tutti i risultati sono assegnati ai rispettivi segnali. Ciò non dà luogo a instabilità.

La risposta corretta è: Descrivono la stessa funzionalità.

Domanda 7

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Il derating della potenza di un dispositivo elettronico:



- È determinato dalla variabilità della produzione.
- È indipendente dalla resistenza termica case-ambiente.
- È determinato dalla temperatura della giunzione. ✓
- Compensa la perdita di prestazioni del dispositivo nel tempo.

Solution:

1. Sì, la potenza massima che può essere dissipata da un dispositivo elettronico è limitata principalmente dalla temperatura massima ammissibile della giunzione. Quindi, col crescere della temperatura della giunzione, sopra una certa soglia la potenza massima che può essere dissipata in un determinato circuito termico diminuisce proporzionalmente.
2. No, vedi sopra.
3. No, vedi sopra.
4. No, la resistenza termica case-ambiente cambia i parametri del circuito termico e determina solo variazioni della soglia sopra la quale bisogna utilizzare il derating, per i motivi discussi sopra.

La risposta corretta è: È determinato dalla temperatura della giunzione.

Domanda 8

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

La lettura di $D = 2\,\text{MiB}^*$ da una memoria DRAM DDR3 con bus dati da $W = 64\,\text{bit}$ e frequenza di clock $f_{ck} = 1333\,\text{MHz}$ richiede almeno:

$^*\ 1\,\text{MiB} = 2^{20}\,\text{byte}$

- $t = 197\,\mu\text{s}$
- $t = 24.6\,\mu\text{s}$
- $t = 98.3\,\mu\text{s}$ ✓
- $t = 12.3\,\mu\text{s}$

Solution:

1. Il numero di bit da trasferire è $N_\text{b} = D \cdot 2^{20} \cdot 8.$ Trasferiti in numero di W bit per transazione, richiedono un numero di transazioni $N_\text{t} = \frac{N_\text{b}}{W}$ e sapendo che per una memoria DDR ci sono 2 transazioni per periodo di clock, il tempo minimo di trasferimento è $t = \frac{D \cdot 2^{20} \cdot 8}{W} \cdot \frac{1}{2 \cdot f_{ck}} = \frac{2\,\text{MiB} \cdot 2^{20}\,\text{byte/MiB} \cdot 8\,\text{bit/byte}}{64\,\text{bit/trans.}} \cdot \frac{1}{2 \cdot 1333 \cdot 10^6\,\text{trans./s}} = 98.3\,\mu\text{s}.$
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: $t = 98.3\,\mu\text{s}$

Domanda 9

Risposta corretta

Punteggio ottenuto 1,0 su 1,0


001

Un oscillatore al quarzo che genera $f_x = 125\,\text{MHz}$ è collegato a un circuito phase locked loop (PLL) che deve sintetizzare una frequenza $f_{ck} = 2\,\text{GHz}$. Perciò:

- L'oscillatore al quarzo è collegato al PLL tramite un moltiplicatore di frequenza per 16.
- L'anello del PLL ha un divisore di frequenza per 2^{16}.
- L'anello del PLL ha un divisore di frequenza per 16. ✓
- L'anello del PLL ha un moltiplicatore di frequenza per 16.

Solution:

1. Sì, la frequenza di uscita f_{ck} ("System Clock" nello schematico) del PLL deve essere divisa per un fattore N tale da farla scalare al pari della frequenza di riferimento f_x ("Local clock" nello schematico) per permettere di operare al comparatore di fase in ingresso del PLL.
   Quindi $N = \frac{f_{ck}}{f_x} = \frac{2\,\text{GHz}}{125\,\text{MHz}} = 16$.



2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: L'anello del PLL ha un divisore di frequenza per 16.

Domanda 10

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

La potenza dinamica consumata da una porta logica in tecnologia CMOS:

- Diminuisce con l'aumento della capacità commutata dalla sua uscita.
- È proporzionale alla tensione d'alimentazione. ✗
- Serve per mantene un livello di tensione costante in uscita.
- È convertita in calore.

Solution:

1. Sì, la potenza dinamica è dissipata nel tempo nelle parti resistive del circuito d'uscita, principalmente nelle resistenze R_{on} dei transistori MOS della porta logica ed è convertita in calore.
2. No, la potenza dinamica consumata da una porta logica CMOS è proporzionale alla capacità equivalente commutata dall'uscita della porta logica.
3. No, la potenza dinamica consumata da una porta logica CMOS è proporzionale al quadrato della tensione d'alimentazione.
4. No, la potenza dinamica viene consumata solo durante i transitori delle commutazioni dell'uscita della porta logica, non per il mantenimento di stati logici stabili.

La risposta corretta è: È convertita in calore.

Domanda 11

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Un inverter di un circuito HC05 non pilota alcun carico. Scollegando la sua resistenza di pull-up di $2.2\,\mathrm{k\Omega}$, la tensione d'uscita nello stato basso:

- Si può calcolare sapendo la R_{on} del transistore nMOS d'uscita. ✗
- Si può calcolare sapendo la R_{on} del transistore pMOS d'uscita.
- È pari a $0\,\mathrm{V}$.
- È pari a V_{dd}.

Solution:

1. Sì, se un inverter di un circuito HC05, che è di tipo open-drain, non pilota alcun carico e la resistenza di pull-up è scollegata, la corrente d'uscita che passa attraverso il transistore nMOS d'uscita nello stato basso è $0\,\mathrm{A}$, quindi la caduta di tensione sulla resistenza $R_{\mathrm{N_{on}}}$ del transistore nMOS è $R_{\mathrm{N_{on}}} \cdot 0\,\mathrm{A} = 0\,\mathrm{V}$.
2. No, vedi sopra.
3. No, vedi sopra.
4. No, vedi sopra.

La risposta corretta è: È pari a $0\,\mathrm{V}$.

Domanda 12

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Per realizzare il circuito anti-rimbalzo nella seconda esercitazione di laboratorio:

- È stato realizzato un flip-flop di tipo SR con le porte NOR del componente 74HC00 e resistenze esterne.
- È stato realizzato un flip-flop di tipo JK con le porte NOR del componente 74HC00 e resistenze esterne.
- È stato realizzato un flip-flop di tipo SR con le porte NAND del componente 74HC00 e resistenze esterne.
- È stato realizzato un flip-flop di tipo JK con le porte NAND del componente 74HC00 e resistenze esterne. ✗

Solution:

1. Sì, il circuito anti-rimbalzo è stato realizzato con un flip-flop di tipo SR e due resistenze di pull-up esterne collegate agli ingressi $\overline{S}$ e $\overline{R}$ del flip-flop realizzato con due porte NAND.
2. No, il componente 74HC00 ha porte NAND, non NOR.
3. No, il tipo del flip-flop è SR non JK.
4. No, il componente 74HC00 ha porte NAND, non NOR e il tipo del flip-flop è SR non JK.

La risposta corretta è: È stato realizzato un flip-flop di tipo SR con le porte NAND del componente 74HC00 e resistenze esterne.

Domanda 13

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Il circuito integrato CD4029 usato come contatore per provare un convertitore analogico-digitale in laboratorio:

- Ha bisogno di un decodificatore esterno per limitare il conteggio a 9 (0→9).
- Può contare solo up (da 0 al massimo).
- È sincrono con 4 bit d'uscita. ✓
- È asincrono con 4 bit d'uscita.

Solution:

1. Sì, il circuito CD4029 realizza un contattore sincrono con 4 bit d'uscita.
2. No, il circuito CD4029 realizza un contattore sincrono con 4 bit d'uscita, non asincrono.
3. No, il circuito CD4029 realizza un contattore sincrono con 4 bit d'uscita che può contare up o down, configurabile tramite un apposito pin.
4. No, il circuito CD4029 realizza un contattore sincrono con 4 bit d'uscita che può contare per 16 oppure per 9, configurabile tramite un apposito pin.

La risposta corretta è: È sincrono con 4 bit d'uscita.

Domanda 14

Parzialmente corretta

Punteggio ottenuto 3,0 su 4,5

Un sistema di acquisizione a 8 canali utilizza un convertitore A/D di tipo Flash a 5 bit.

1. Quanti comparatori sono necessari per realizzare il convertitore? 31 ✓

2. Per avere una dinamica di ingresso 0-5V qual è il valore della tensione di riferimento del convertitore (generatore collegato alla serie di resistenze)? 5 ✓ V

3. Qual è il valore minimo delle resistenze usate nel convertitore per avere una corrente erogata dal generatore di tensione di riferimento inferiore a 10 μA? ✗ Ω.

4. Se le resistenze sono tutte affette dallo stesso errore sistematico pari al 1% del valore nominale, che tipo di errore si manifesta nella caratteristica del convertitore?

- non linearità differenziale
- nessun errore ✓
- non linearità integrale
- offset
- guadagno

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: nessun errore

5. Se i segnali di ingresso hanno dinamica [-0.125,0.125] V, quali sono le specifiche dell'amplificatore di condizionamento? Guadagno: 19 ✗, Offset (in uscita): ✗ V

6. Sapendo che convertitore e S&H usano una frequenza di campionamento pari a 1 MHz e che i segnali hanno frequenza massima 25 kHz, rispondere alle seguenti domande.

- Il fattore di sovracampionamento è pari a k = 2.5 ✓
- Utilizzando un filtro antialiasing (a monte del multiplexer) a 3 poli si ottiene SNRa = 36 ✓ dB
- Indicare se il valore ottenuto di SNRa è maggiore o minore di SNRq (segnali sinusoidali):
  - Minore ✗
  - Maggiore

Punteggio ottenuto 0,0 su 1,0

La risposta corretta è: Maggiore

1. Con N = 5 bit servono 2^N-1 = 2^5-1 = 31 comparatori.

2. La tensione di ingresso viene confrontata con le soglie determinate dal partitore della tensione di riferimento con le diverse resistenze serie tutte uguali di valore R. Il valore massimo della tensione di ingresso che non determina overload è proprio la tensione di riferimento, che pertanto deve essere pari a 5 V.

3. Servono 32 resistenze in serie per ottenere 31 tensioni di soglia da collegare a uno degli ingressi dei 31 comparatori. La corrente che scorre nelle resistenze è pertanto 5V / (32 R). Per avere una corrente inferiore a 10 μA occorre che R sia maggiore di 5 / (32 * 10*10^{-6}) = 15625 Ω.

4. Non si verifica nessun errore perché le tensioni di soglia dipendono da un rapporto di resistenze per cui l'errore sistematico viene eliminato.

5. Il guadagno è dato dal rapporto della dinamica di ingresso con la dinamica del segnale: 5 / 0.25 = 20. L'offset deve allineare il valor medio della tensione di ingresso con il valor medio della dinamica del convertitore, pertanto occorre un offset di 2.5 V.

6. Con 8 canali, ogni segnale viene campionato a 1 MHz / 8 = 125 kHz. La frequenza di Nyquist è 50 kHz, per cui il fattore di sovracampionamento è 125/50 = 2.5. Il limite inferiore dello spettro del segnale campionato si trova a 125-25 = 100 kHz. Poiché tra 25 kHz e 100 kHz ci sono due ottave e poiché ogni polo nella funzione di trasferimento del filtro introduce 6 dB/ottava, in totale l'attenuazione del filtro sarà 3*6*2 = 36 dB che corrisponde al rapporto SNRa. SNRq è dato da 6Nbit+1.76 dB per segnali sinusoidali, pari a 31.76 dB. Pertanto SNRa > SNRq.

1) La risposta corretta è : 31
2) La risposta corretta è : 5
3) La risposta corretta è : 15625
4) La risposta corretta è : nessun errore
5) La risposta corretta è : 20
6) La risposta corretta è : 2.5
7) La risposta corretta è : 2.5
8) La risposta corretta è : 36
9) La risposta corretta è : Maggiore

Commento:

Domanda 15

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Domanda 16

Parzialmente corretta

Punteggio ottenuto 1,6 su 4,5

Un inverter CMOS presenta le seguenti caratteristiche:

- Tensione di alimentazione Vdd = 4.5 V; R_{OL} compreso tra 85 e 130 Ω; R_{OH} compreso tra 95 e 160 Ω.

L'inverter pilota una linea di trasmissione lunga 30 cm, con velocità di propagazione pari a 0,2c e impedenza caratteristica 75 Ω. La linea è aperta all'estremo remoto, dove sono collocati dei ricevitori CMOS con V_{IL} = 1,35V e V_{IH} = 2,5 V. Al lato del trasmettitore non sono presenti ricevitori.

Rispondere alle seguenti domande:

1. Determinare l'induttanza unitaria L_U e la capacità unitaria C_U della linea:
   L_U = 12.37 ✓ nH/cm, C_U = 2.22 ✓ pF/cm.
2. Determinare il tempo di trasmissione minimo T_{min} e massimo T_{max} per la transizione LH con margine di rumore 0,5 V:
   T_{min} = 10 ✗ ns, T_{max} = 20 ✗ ns.
3. Determinare il tempo di trasmissione minimo T_{min} e massimo T_{max} per la transizione HL con margine di rumore 0,5 V:
   T_{min} = 15 ✗ ns, T_{max} = 20 ✗ ns.
4. Ipotizzando che la linea sia usata in un protocollo asincrono con T_{su} = 1 ns e T_h = 0,5 ns, determinare la durata del ciclo di scrittura:
   T_{wr} = 46.5 ✗ ns.

1. Poiché l'impedenza caratteristica vale $Z_0 = (L_U/C_U)^{1/2}$ = 75 Ω e la velocità di propagazione vale $P = 1 / (L_U C_U)^{1/2}$ = 0.2 c = 6 cm/ns, mettendo a sistema le due equazioni si ricavano i valori L_U = 12.5 nH/cm e C_U = 2.22 pF/cm.

2. Osserviamo innanzitutto che i due coefficienti di riflessione al lato generatore ($\Gamma_G = (R_{OH}-Z_0)/(R_{OH}+Z_0)$) e alla terminazione aperta ($\Gamma_T = 1$) sono positivi, per cui le tensioni sono monotone e pertanto non sono presenti commutazioni multiple. Per determinare il tempo minimo, consideriamo il valore massimo del primo gradino LH pari a $U_{max} = Vdd*Z_0/(Z_0+R_{OHmin})$ = 2 V. All'istante t_p = 30 cm / 6 cm/ns = 5 ns, la tensione al ricevitore vale 2U = 4V per via della terminazione con circuito aperto. Tale tensione è maggiore di V_{IL}-NM e pertanto il tempo minimo è 5 ns. Per quanto riguarda il tempo massimo, consideriamo il valore minimo del primo gradino LH pari a $U_{min} = Vdd*Z_0/(Z_0+R_{OHmax})$ = 1.4 V a cui corrisponde una tensione 2U = 2.8 V al lato dove sono presenti i ricevitori. Poiché 2.8 V < V_{IH}+NM = 3V, occorre considerare cosa accade all'istante 3tp = 15 ns, in cui la tensione vale $U(1 + \Gamma_T + \Gamma_G\Gamma_T + \Gamma_G\Gamma_T^2) = 2U(1 + \Gamma_G)$ = 2.8(1 + 0.36) = 3.8 V. Pertanto siamo sicuri che a 15 ns la soglia richiesta di 3 V è stata superata e il tempo massimo è 15 ns.

3. Anche in questo caso i coefficienti di riflessione sono positivi ($\Gamma_G = (R_{OL}-Z_0)/(R_{OL}+Z_0)$, $\Gamma_T = 1$). Consideriamo una tensione iniziale sulla linea pari alla tensione di alimentazione Vdd raggiunta a regime al livello alto. Il primo gradino HL (negativo) avrà ampiezza nel caso migliore pari a $U_{max} = Vdd*Z_0/(Z_0+R_{OLmin}) = 2.1$ V, che diventano 2U = 4.2 V al ricevitore all'istante, facendo scendere la tensione da Vdd a Vdd - 4.2 = 0.3 V. Questa tensione è già minore addirittura di V_{IL}-NM e pertanto il tempo minimo è senz'altro 5 ns. Considerando invece il gradino di ampiezza minima pari a $U_{min} = Vdd*Z_0/(Z_0+R_{OLmax}) = 1.64$ V che diventa 2U = 3.28 V, questo fa scendere la tensione da Vdd a Vdd - 3.28 = 1.22 V che non è inferiore a V_{IL} -NM = 0.85 V. All'istante 3tp invece la tensione al ricevitore scende rispetto a Vdd di $2U(1 + \Gamma_G) = 3.28(1 + 0.27) = 4.16$ V da cui Vdd - 4.16 = 0.34 V < 0.85 V, e pertanto il tempo di trasmissione massimo vale 15 ns.

4. In un protocollo asincrono la durata del ciclo di scrittura è data da $T_k + T_{su} + T_h + 4T_{max} = (15-5) + 1 + 0.5 + 4*15 = 71.5$ ns.

1) La risposta corretta è : 12.5
2) La risposta corretta è : 2.22
3) La risposta corretta è : 5
4) La risposta corretta è : 15
5) La risposta corretta è : 5
6) La risposta corretta è : 15
7) La risposta corretta è : 71.5

Commento:

Domanda 17

Completo

Non valutata


Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

Domanda 18

Parzialmente corretta

Punteggio ottenuto 1,3 su 4,5

Nel circuito in figura i FF JK hanno Tckq = 0.75 ns, Tsu = 0.5 ns. $T_A = 0,375$



- Determinare il massimo ritardo della porta AND affinché il circuito possa operare a un frequenza massima di 500 MHz: T_{AND} = 0.75 ✗ ns.

- Indicare il massimo tempo di hold dei FF che permette di non avere violazioni: Th = 0.25 ✗ ns.

- Determinare la sequenza di uscite (Q1,Q2, Q3, Q4) in quattro cicli consecutivi di clock a partire dalla condizione iniziale "Ciclo 1" nella tabella seguente (completare la tabella con le scelte multiple)

Sequenza Q1-Q4 in 4 cicli di clock consecutivi

Ciclo	Q1	Q2	Q3	Q4
1	0	0	0	0
2	1 ✓	0 ✓	0 ✓	0 ✓
3	1 ✗	1 ✓	0 ✓	0 ✓
4	1 ✓	1 ✓	1 ✗	0 ✓

Il percorso critico che determina il periodo minimo di clock va dall'uscita Q1 agli ingressi J e K del FF con uscita Q4, passando attraverso le due porte AND. Il relativo periodo minimo di clock, dal primo fronte di discesa sul FF con uscita Q1 al successivo fronte di discesa sul FF con uscita Q4, è dato da Tck = Tckq + 2*Tand + Tsu. Per poter funzionare a 500 MHz occorre Tck = 2 ns, da cui Tand = 1/2(Tck - Tckq - Tsu) = 0.375 ns.

Il percorso più breve va dall'uscita Q1 agli ingressi J e K del FF con uscita Q2 ed è relativo al medesimo fronte di discesa del clock. A questo corrisponde un ritardo pari a Tckq = 0.75 ns. Per non avere violazioni occorre quindi che Tckq sia maggiore del tempo di hold, per cui il massimo

tempo di hold è proprio Th = 0.75 ns.

Il circuito è un contatore sincrono, per cui la sequenza Q1:4 a partire dalla condizione iniziale 0000 è la seguente per i successivi tre cicli: 0000 -> 1000 -> 0100 -> 1100.

1) La risposta corretta è : 0.375
2) La risposta corretta è : 0.75
3) La risposta corretta è : 1
4) La risposta corretta è : 0
5) La risposta corretta è : 0
6) La risposta corretta è : 0
7) La risposta corretta è : 0
8) La risposta corretta è : 1
9) La risposta corretta è : 0
10) La risposta corretta è : 0
11) La risposta corretta è : 1
12) La risposta corretta è : 1
13) La risposta corretta è : 0
14) La risposta corretta è : 0

Commento:

Domanda 19

Risposta non data

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente


Domanda 20

Parzialmente corretta

Punteggio ottenuto 0,6 su 4,5

Un circuito digitale è alimentato tramite lo schema di alimentazione della figura sottostante.

001



Il circuito digitale ha tensione di alimentazione $V_{dd} = 3.3\,\text{V}$ e utilizza un clock di frequenza $f_{ck} = 100\,\text{MHz}$. Inoltre, è costituito da $N_g = 1 \cdot 10^6$ porte CMOS le cui uscite commutano (da 0 a 1 oppure da 1 a 0) mediamente ogni $n_{sw} = 10$ cicli di clock e hanno una capacità di carico media $C_u = 20\,\text{fF}$. Inoltre, ogni porta assorbe una corrente statica $I_s = 30\,\text{nA}$.
Si chiede:

1. Calcolare la potenza dinamica $P_d =$ [ ] ✗ W, la potenza statica $P_s =$ [0.1] ✓ W e la corrente media $I_u =$ [ ] ✗ A assorbite dal circuito digitale.

2. Il regolatore di tipo switching fornisce la tensione $V_{dd} = 3.3\,\text{V}$ al circuito digitale a partire da una tensione d'ingresso raddrizzata e filtrata con valore medio $V_{in_{med}} = 30\,\text{V}$. Indicare la tipologia di regolatore switching utilizzata tra le seguenti:

   ○ boost ○ buck ◉ buck-boost ✗

   Punteggio ottenuto 0,0 su 1,0

   La risposta corretta è: buck

   e il valore del duty cycle del segnale a onda quadra che definisce l'apertura e chiusura dell'interruttore interno attivo, $D =$ [ ] ✗.

3. Il raddrizzatore fornisce la tensione $V_{in_{med}} = 30\,\text{V}$ con un ripple massimo $V_{rip} = 3\,\text{V}$. Considerando che il regolatore di tensione è ideale (ha rendimento $\eta = 1$, ovvero dissipazione nulla di potenza, quindi potenza in uscita uguale a quella in entrata, $P_u = P_{in}$), determinare il valore minimo della capacità del condensatore usato per filtraggio nel raddrizzatore a singola semionda $C =$ [ ] ✗ μF per funzionamento nelle condizioni al primo punto.
   Se si utilizza invece un raddrizzatore a doppia semionda, il valore minimo di C

   ◉ raddoppia ✗ ○ non cambia ○ quadruplica ○ si dimezza

   Punteggio ottenuto 0,0 su 1,0

   La risposta corretta è: si dimezza

Soluzione:

1. La potenza dinamica consumata dal circuito è dovuta alla commutazione delle uscite di tutte le porte, considerando che ciascuna uscita commuta in un solo verso (0→1 o 1→0) e il rapporto tra la loro frequenza media di commutazione e la frequenza di clock

$P_d = \frac{1}{2} \cdot \frac{f_{ck}}{n_{sw}} C_u V_{dd}^2 N_g = \frac{1}{2} \cdot \frac{100\,\text{MHz}}{10\,\text{cicli}} \cdot 20\,\text{fF} \cdot (3.3\,\text{V})^2 \cdot 1 \cdot 10^6\,\text{porte} = 1.09\,\text{W}.$
La potenza statica consumata dipende soltanto dalla corrente statica consumata da ciascuna porta in parte e la tensione di alimentazione
$P_s = V_{dd} I_s N_g = 3.3\,\text{V} \cdot 30\,\text{nA} \cdot 1 \cdot 10^6\,\text{porte} = 0.099\,\text{W}.$ La corrente consumata dal circuito dipende dalla tensione di alimentazione e la potenza totale consumata $I_u = \frac{P_d + P_s}{V_{dd}} = \frac{1.09\,\text{W} + 0.099\,\text{W}}{3.3\,\text{V}} = 0.36\,\text{A}.$

2. Il regolatore di tensione di tipo switching deve ridurre la tensione d'ingresso dal valore medio $V_{in_{med}} = 30\,\text{V}$ al quella d'uscita, $V_{dd} = 3.3\,\text{V}$, che è inferiore e della stessa polarità, quindi la topologia del convertitore switching di tensione è buck (anche buck-boost può essere comandato per ridurre la tensione, ma ne cambia anche la polarità) e deve essere comandato con un duty cycle $D = \frac{V_{dd}}{V_{in_{med}}} = \frac{3.3\,\text{V}}{30\,\text{V}} = 0.11\,\text{V}.$
3. Con un raddrizzatore a singola semionda, il tempo di scarica del condensatore di filtraggio C è approssimato per eccesso al periodo T_{in} della tensione alternata d'ingresso di frequenza $f_{in} = 50\,\text{Hz}$. La corrente media di scarica, di nuovo approssimata per eccesso alla massima corrente assorbita dal regolatore switching è $I_{in_{med}} = \frac{P_{in}}{V_{in_{med}}}$ e dal rendimento del regolatore switching $\eta = \frac{P_u}{P_{in}} = 1$ otteniamo
$I_{in_{med}} = \frac{\frac{P_u}{\eta}}{V_{in_{med}}} = \frac{P_d + P_s}{V_{in_{med}}} \cdot \frac{1}{\eta}.$ Con questi dati, il valore minimo della capacità di filtraggio per un livello di ripple $V_{rip} = 3\,\text{V}$ risulta
$C = \frac{I_{in_{med}}}{f_{in} V_{rip}} = \frac{\frac{P_d + P_s}{V_{in_{med}}} \cdot \frac{1}{\eta}}{f_{in} V_{rip}} = \frac{\frac{1.09\,\text{W} + 0.099\,\text{W}}{30\,\text{V}} \cdot \frac{1}{1}}{50\,\text{Hz} \cdot 3\,\text{V}} = 264\,\mu\text{F}.$ Con un raddrizzatore a doppia semionda il tempo di scarica della capacità di filtraggio si dimezza, quindi è sufficiente una capacità a metà per ottenere lo stesso livello di ripple.
$C_{ds} = \frac{I_{in_{med}}}{2 f_{in} V_{rip}} = \frac{1}{2} \cdot \frac{I_{in_{med}}}{f_{in} V_{rip}} = \frac{1}{2} C = \frac{1}{2} \cdot 264\,\mu\text{F} = 132\,\mu\text{F}.$

1) La risposta corretta è : 1.09
2) La risposta corretta è : 0.1
3) La risposta corretta è : 0.36
4) La risposta corretta è : buck
5) La risposta corretta è : 0.11
6) La risposta corretta è : 264
7) La risposta corretta è : si dimezza

Commento:

Domanda 21

Risposta non data

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente