Informazione

VIRTUAL CLASSROOM (VC) DI SUPPORTO

Collegatevi subito alla VC di supporto tramite il bottone sotto la vostra foto.

COME E' STRUTTURATA LA PROVA

Il test è costituito da 13 quesiti a risposta multipla (A) e da 4 esercizi (B.1-B.4) a risposta chiusa. La durata complessiva del test è di 125 minuti.

Ogni quesito della sezione A ha 4 possibili risposte delle quali una sola è corretta. Ogni risposta corretta determina l'attribuzione di 1 punto e non ci sono penalità per le risposte errate. Il totale dei punti per la sezione A è quindi 13. Le ultime tre domande della sezione A (11-13) sono relative alle esercitazioni di laboratorio.

Lo svolgimento corretto dei quattro esercizi comporta l'attribuzione complessiva di 18 punti. Ogni esercizio ha un punteggio diverso. Di seguito ad ogni esercizio trovate un campo di componimento libero (uno diverso per ogni esercizio) in cui potete riportare calcoli, procedimenti, schemi, eccetera.

Il voto massimo complessivo è quindi 31 in modo che la lode venga attribuita chi ha un voto $\geq 30,5$.

E' possibile sostenere l'orale, se lo si desidera, ma il risultato del test deve essere sufficiente (≥ 18).

Nel corso del test è possibile scorrere avanti e indietro le domande in modo da ricontrollare le risposte date. Se volete correggere la risposta è sufficiente cliccare sulla nuova risposta che ritenete esatta. Per annullare una risposta è sufficiente premere due volte sulla risposta stessa.

Domanda 1

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Un sistema di acquisizione ha un rapporto segnale-rumore dovuto al rumore di quantizzazione SNR_q = 60 dB quando il segnale sinusoidale d'ingresso ha un'ampiezza picco-picco A_S = 10 V. Se l'ampiezza picco-picco diventa a_S = 2.5 V, l'SNR_q diventa

- 54 dB
- 58.2 dB
- 48 dB
- 56.4 dB

Solution:

1. Il rapporto segnale-rumore dovuto al rumore di quantizzazione dipende dal numero di bit N effettivamente utilizzati per la sua rappresentazione. Per un segnale sinusoidale $SNR_q = 6N + 1.76\,\text{dB}$. La nuova ampiezza del segnale, a_S, si può rappresentare su un numero di bit $n = N + \log_2 \frac{a_S}{A_S} = N + \log_2 \frac{2.5\,\text{V}}{10\,\text{V}} = N - 2\,\text{bit}$ e il rapporto segnale-rumore diventa
   $SNR_q = 6n + 1.76 = 6(N-2) + 1.76 = 6N + 1.76 + 6(-2) = SNR_q - 12 = 60\,\text{dB} - 12\,\text{dB} = 48\,\text{dB}.$
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: 48 dB

Domanda 2

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Se un convertitore a commutazione di tipo buck-boost che opera con un duty cycle $DC = 0.6$ ha la tensione d'uscita $V_o = -3$ V, la sua tensione d'ingresso è

- -4.5 V
- 2 V
- -2 V
- 4.5 V

Solution:

1. Per un convertitore ideale di tipo buck-boost, il rapporto tra la tensione d'uscita e quella d'ingresso dipende dal duty cycle con cui è operato
$$\frac{V_o}{V_i} = -\frac{DC}{1-DC} \implies V_i = -V_o\frac{1-DC}{DC} = -(-3\,\mathrm{V})\cdot\frac{1-0.6}{0.6} = 2\,\mathrm{V}.$$
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: 2 V

Domanda 3

Risposta corretta

Punteggio ottenuto 1,0 su 1,0


001

In una porta CMOS NAND a tre ingressi i cui transistori hanno tutti la stessa resistenza R_{on} in conduzione, il ritardo di propagazione H→L, $t_{P_{HL}}$

- È quattro volte maggiore del ritardo di propagazione L→H
- È tra tre e nove volte maggiore del ritardo di propagazione L→H
- È pari al ritardo di propagazione L→H
- È nove volte inferiore al ritardo di propagazione L→H

Solution:

1. Come si vede dallo schematico nella figura sotto, la transizione H→L dell'uscita *O* di una porta NAND CMOS si realizza quando tutti e tre i transistori nMOS conducono, formando quindi un collegamento tra l'uscita e il riferimento di tensione di 3 R_{on}.



   La transizione L→H dell'uscita *O* di una porta NAND CMOS si realizza quando da uno a tutti e tre i transistori pMOS conducono, formando quindi un collegamento tra l'uscita e l'alimentazione pari a, rispettivamente, R_{on}, 1/2 R_{on} o 1/3 R_{on}.

   Dato che i tempi di propagazione sono proporzionali alla costante di tempo del circuito RC equivalente, se la resistenza equivalente per la transizione H→L è da tre a nove volte superiore alla resistenza equivalente per la transizione L→H, i tempi di propagazione si trovano negli stessi rapporti.
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: È tra tre e nove volte maggiore del ritardo di propagazione L→H

Domanda 4

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

La potenza dinamica consumata da un circuito CMOS aumenta di 2.25 volte se la sua

- frequenza di clock aumenta di 4.5 volte, altri parametri invariati
- frequenza di clock aumenta di 1.5 volte, altri parametri invariati
- tensione di alimentazione aumenta di 4.5 volte, altri parametri invariati
- tensione di alimentazione aumenta di 1.5 volte, altri parametri invariati

Solution:

1. La potenza dinamica P_d consumata da un circuito CMOS dipende dalla frequenza di clock f, capacità commutata C e tensione di alimentazione V $P_\mathrm{d} = fCV^2$. All'aumento della tensione di alimentazione, la potenza dissipata cambia $P_{\mathrm{d}_1} = fCV_1^2$. Il rapporto delle potenze dissipate dipende quindi dalla tensione di alimentazione
   $\frac{P_{\mathrm{d}_1}}{P_\mathrm{d}} = \left(\frac{V_1}{V}\right)^2 = 2.25 \implies V_1 = V\sqrt{2.25} = 1.5 \cdot V.$
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: tensione di alimentazione aumenta di 1.5 volte, altri parametri invariati

Domanda 5

Risposta errata

Punteggio ottenuto 0,0 su 1,0

001

Un sistema digitale implementato usando software e microprocessori ha

- prestazioni superiori ad un’implementazione basata su FPGA.
- maggiori costi unitari di un’implementazione basata su FPGA.
- maggiori costi NRE di un’implementazione basata su FPGA.
- tempi di sviluppo inferiori rispetto ad un’implementazione basata su FPGA.

Solution:

1. Sì, i tempi di sviluppo per programmi software sono inferiori ai tempi di sviluppo per la programmazione o la progettazione di sistemi hardware.
2. No, i sistemi basati su programmazione software hanno prestazioni inferiori ai sistemi basati su circuiti hardware, programmabili o dedicati.
3. No, i costi NRE per realizzare sistemi basati su circuiti hardware sono maggiori dei costi NRE dei sistemi basati su microprocessori e programmi software.
4. No, i costi unitari de sistemi realizzati con microprocessori programmabili sono inferiori ai costi unitari dei sistemi realizzati utilizzando circuiti hardware, sia NRE, sia come componenti.

La risposta corretta è: tempi di sviluppo inferiori rispetto ad un’implementazione basata su FPGA.

Domanda 6

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Nel convertitore D/A usato in laboratorio, un errore nella resistenza corrispondente al ramo MSB causa un numero di numero di punti di discontinuità della caratteristica (che determinano errore di non-linearità) pari a

- 7
- 3
- 1
- 15

Solution:

1. Il ramo MSB del convertitore è attivo solo per la metà superiore dei valori digitali che accetta in ingresso. Quindi, un errore della resistenza sul ramo MSB avrà effetto sulla linearità della caratteristica del convertitore solo in corrispondenza all'attivazione del ramo, che avviene solo una volta sull'intera caratteristica.
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: 1

Domanda 7

Risposta corretta

Punteggio ottenuto 1,0 su 1,0


001

Capacità verso massa aggiunte in uscita al contatore usato nel convertitore D/A usato in laboratorio causano

- glitch sui livelli delle uscite.
- non linearità della caratteristica del convertitore.
- non monotonicità della caratteristica del convertitore.
- errori di missing code.

Solution:

1. Determina dei glitch sui livelli delle uscite per la durata quando la tensione dell'uscita del convertitore alla quale è collegato il condensatore è diversa dalla nominale, motivo per cui il contributo della tensione dell'uscita alla tensione di uscita del contatore è diverso da quello nominale. Questo accade per il tempo necessario per la carica o la scarica del condensatore tramite la resistenza equivalente dell'uscita, quando questa viene rispettivamente attivata o disattivata durante il conteggio.



2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: glitch sui livelli delle uscite.

Domanda 8

Risposta errata

Punteggio ottenuto 0,0 su 1,0


001

La cella base di una memoria flash NOR EEPROM è costituita

- da due transistori nMOS in serie, di cui uno con soglia programmabile e con gate collegato sempre all'alimentazione V_{dd} e l'altro connesso tra la wordline e la bitline.
- da quattro transistori nMOS e due pMOS, di cui due nMOS connessi tra la wordline e la bitline.
- da un transistore nMOS con soglia programmabile connesso tra la wordline e la bitline.
- da un condensatore di memoria e da un transistore nMOS connesso tra la wordline e la bitline.

Solution:

1. Sì, la struttura di una ROM NOR utilizza transistori nMOS collegati controllati dalla wordline e che quando sono in conduzione possono collegare la bitline alla massa. Una memoria flash NOR EEPROM mantiene la stessa struttura sostituendo i transistori nMOS con transistori con soglia programmabile, come si vede nello schematico nella figura sottostante.



2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: da un transistore nMOS con soglia programmabile connesso tra la wordline e la bitline.

Domanda 9

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

L'ingresso di una porta logica ha il livello minimo della soglia d'ingresso V_{IL} = 0.8 V e il livello massimo V_{IH} = 2.5 V. Quali sono i livelli limite di uscita alto e basso della porta logica che la pilota se lo fa con un margine di rumore per il livello alto V_{NMH} = 0.6 V e per il livello basso V_{NML} = 0.4 V?

- V_{OL} = 0.4 V e V_{OH} = 3.1 V
- V_{OL} = 1 V e V_{OH} = 2.2 V
- V_{OL} = 1.2 V e V_{OH} = 1.9 V
- V_{OL} = 0.6 V e V_{OH} = 2.8 V

Solution:

1. Il margine di rumore per il livello logico alto è definito come la differenza tra il minimo livello della tensione d'uscita del driver per il livello logico alto e il massimo livello di soglia dell'ingresso del ricevitore
   $$V_{NMH} = V_{OH} - V_{IH} \implies V_{OH} = V_{NMH} + V_{IH} = 0.6\,\text{V} + 2.5\,\text{V} = 3.1\,\text{V}.$$
   Il margine di rumore per il livello logico basso è definito come la differenza tra il minimo livello di soglia dell'ingresso del ricevitore e il massimo livello della tensione d'uscita del driver per il livello logico basso
   $$V_{NML} = V_{IL} - V_{OL} \implies V_{OL} = V_{IL} - V_{NML} = 0.8\,\text{V} - 0.4\,\text{V} = 0.4\,\text{V}.$$
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: V_{OL} = 0.4 V e V_{OH} = 3.1 V

Domanda 10

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Scollegando l'uscita della porta logica NOT open-drain HC05 dalla resistenza di pull-up, la tensione nello stato alto d'uscita

- diminuisce sempre fino a raggiungere quasi la tensione di riferimento (ground).
- aumenta sempre fino a raggiungere quasi la tensione di alimentazione.
- viene mantenuta invariata dall'nMOS di uscita.
- non è definita dalla porta.

Solution:

1. Quando la porta deve impostare un livello logico alto sull'uscita, in transistore nMOS non conduce. Siccome il transistore pMOS non è presente, la tensione del nodo d'uscita non è determinabile analizzando il funzionamento dei circuiti della porta logica.
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: non è definita dalla porta.

Domanda 11

Risposta corretta

Punteggio ottenuto 1,0 su 1,0


001

Un raddrizzatore a doppia semionda alimenta un carico che assorbe una corrente quasi costante I_o = 0.1 A a partire da una tensione di rete sinusoidale di tensione efficace $V_{i_{ef}}$ = 230 V con frequenza f_{in} = 60 Hz. Per avere una tensione di ripple V_r = 0.1 V, il condensatore di filtraggio C deve essere

- 5.89 mF
- 8.33 mF
- 16.7 mF
- 11.8 mF

Solution:

1. La tensione di ripple in uscita è data dalla variazione della tensione sul condensatore di filtraggio quando viene scaricato dalla corrente quasi costante d'uscita per un intero semiperiodo della frequenza d'ingresso (considerando che il raddrizzatore è doppia semionda) $V_r = \frac{I_o \cdot \frac{1}{2} \cdot \frac{1}{f_{in}}}{C} \implies C = \frac{I_o}{2\, f_{in} V_r} = \frac{0.1\,\text{A}}{2 \cdot 60\,\text{Hz} \cdot 0.1\,\text{V}} = 8.33\,\text{mF}.$



2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: 8.33 mF

Domanda 12

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Una linea di trasmissione ha impedenza caratteristica Z_∞ = 100 Ω. Se la capacità unitaria C_U aumenta di un fattore K_C = 16, Z_∞ diventa

- 200 Ω
- 400 Ω
- 25 Ω
- 50 Ω

Solution:

1. L'impedenza caratteristica di una linea ideale di trasmissione Z_∞ dipende dalla sua induttanza unitaria L_U e dalla sua capacità unitaria C_U $Z_\infty = \sqrt{\frac{L_U}{C_U}}$. Al variare della C_U di un fattore K_U, Z_∞ diventa $Z_\infty^{\hat{a}} = \sqrt{\frac{L_U}{K_U C_U}} = Z_\infty \sqrt{\frac{1}{K_U}} = 100\,\Omega \cdot \sqrt{\frac{1}{16}} = 25\,\Omega.$
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: 25 Ω

Domanda 13

Risposta corretta

Punteggio ottenuto 1,0 su 1,0

001

Questo costrutto Verilog

```
module my_gate( C, A, B );
  output C;
  input A, B;

  assign C = (A ^ B);
endmodule
```

denota:

- una porta NAND.
- una porta AND.
- una porta OR.
- una porta XOR.

Soluzione:

1. Il codice definisce un modulo, ”my_gate”, con un’uscita ”C” e due ingressi, ”A” e ”B”. All’uscita ”C” viene assegnato un valore ottenuto applicando l’operatore ”^” ai segnali provenienti dagli ingressi ”A” e ”B”. L’operatore combina i suoi due operandi tramite l’operazione XOR.
2. Vedi sopra.
3. Vedi sopra.
4. Vedi sopra.

La risposta corretta è: una porta XOR.

Domanda 14

Risposta corretta

Punteggio ottenuto 4,0 su 4,0

001

Un sistema di acquisizione a N_{ch} = 8 canali usa un convertitore A/D ad approssimazioni successive con dinamica tra S_{min} = 2 V ed S_{max} = 10 V e un circuito sample & hold con tempo di

acquisizione $t_a = 0.1t_c$, t_c essendo il tempo di conversione del convertitore. Il segnale in ingresso per ogni canale ha un'ampiezza picco-picco $V_{in_{pp}} = 200$ mV, offset $V_{in_{off}} = 0$ V e uno spettro di frequenze tra una frequenza minima $f_{min} = 0$ Hz ed una frequenza massima $f_{max} = 5$ kHz. Il filtro antialiasing ha $n_p = 1$ poli con frequenza di cutoff pari alla f_{max}. Il fattore di sovracampionamento è $K = 5$ volte la minima frequenza di campionamento che rispetta il teorema di Nyquist.
Determinare:

1. Il guadagno $G =$ [ ] e l'offset in uscita $V_{os} =$ [ ] V per l'amplificatore di condizionamento.
2. La frequenza minima di campionamento di ogni singolo canale $F_{s_{ch}} =$ [ ] kHz e la frequenza minima di conversione A/D $F_s =$ [ ] kHz.
3. Il rapporto segnale rumore di aliasing $SNR_a =$ [ ] dB.
4. Il numero di bit $N =$ [ ] bit se il rapporto segnale rumore di quantizzazione SNR_q per un segnale d'ingresso sinusoidale di massima ampiezza è inferiore di $dSNR_q = 2$ dB a quello di aliasing.
5. La frequenza di clock del convertitore A/D $f_{ck} =$ [ ] MHz in queste condizioni.

Soluzione:

1. Il guadagno dell'amplificatore di condizionamento deve rendere l'ampiezza del segnale d'ingresso pari alla scala del convertitore A/D $S = S_{max} - S_{min} = 10\,\text{V} - 2\,\text{V} = 8\,\text{V}$. Quindi, il suo guadagno deve essere $G = \frac{S}{V_{in_{pp}}} = \frac{8\,\text{V}}{200\,\text{mV}} = 40$. L'offset in uscita deve portare il valore medio del segnale d'ingresso, $V_{in_{off}}$, pari al valore medio della scala del convertitore A/D $V_{o_{off}} = \frac{S_{max}+S_{min}}{2} = \frac{10\,\text{V}+2\,\text{V}}{2} = 6\,\text{V}$. Quindi, l'offset in uscita dell'amplificatore di condizionamento è $V_{os} = V_{o_{off}} - GV_{in_{off}} = 6\,\text{V} - 40 \cdot 0\,\text{V} = 6\,\text{V}$.
2. La frequenza di campionamento di ogni singolo canale deve essere K volte superiore alla minima frequenza di campionamento di un canale che rispetta il teorema di campionamento di Nyquist $f_{Nyquist} = 2f_{min} = 2 \cdot 5\,\text{kHz} = 10\,\text{kHz}$. La frequenza di campionamento di ciascun canale d'ingresso deve essere K volte superiore $F_{s_{ch}} = Kf_{Nyquist} = 5 \cdot 10\,\text{kHz} = 50\,\text{kHz}$. La frequenza minima di conversione invece deve essere N_{ch} volte superiore per poter campionare ogni canale con la frequenza $F_{s_{ch}} F_s = F_{s_{ch}} N_{ch} = 50\,\text{kHz} \cdot 8 = 400\,\text{kHz}$.
3. Per determinare il rapporto segnale/rumore dovuto all'aliasing bisogna determinare prima l'ampiezza della frequenza più bassa di aliasing considerando la sua attenuazione dovuta al filtro antialiasing. La frequenza di aliasing più bassa è $f_{a_{min}} = F_s - f_{max} = 50\,\text{kHz} - 5\,\text{kHz} = 45\,\text{kHz}$ e il numero di decadi tra questa e la massima frequenza nello spettro del segnale d'ingresso è dato da

$N_{dec} = \lg\left(\frac{f_s - f_{max}}{f_{max}}\right) = \lg\left(\frac{50\,kHz - 5\,kHz}{5\,kHz}\right) = 0.95.$ Considerando un'attenuazione ideale del filtro antialiasing di 20 dB/dec, il rapporto segnale/rumore dovuto all'aliasing, SNR_a è pari all'attenuazione della minima frequenza di alias
$SNR_a = n_p \cdot 20\,dB/dec \cdot N_{dec} = 1 \cdot 20\,dB/dec \cdot 0.95 = 19\,dB.$

4. Considerando, come richiesto, che il rapporto segnale/rumore di quantizzazione per un segnale d'ingresso sinusoidale di massima ampiezza sia inferiore di $dSNR_q$ al rapporto segnale/rumore di aliasing $SNR_q = SNR_a - dSNR_q = 6N + 1.76$
$\Longrightarrow N = \frac{SNR_a - dSNR_q - 1.76}{6} = \frac{19\,dB - 2\,dB - 1.76\,dB}{6} = 2.6\,bit \rightarrow 3\,bit$
5. Dalla frequenza di conversione in digitale di un campione d'ingresso otteniamo il tempo di conversione T_s del convertitore
$T_s = \frac{1}{F_s} = t_a + t_c = 0.1t_c + t_c \Longrightarrow t_c = \frac{1}{F_s(0.1+1)}$. Considerando che un convertitore A/D ad approssimazioni successive ha bisogno di un colpo di clock per ogni bit del risultato della conversione otteniamo
$t_c = N\frac{1}{f_{ck}} \Longrightarrow f_{ck} = \frac{N}{t_c} = NF_s(0.1 + 1) = 3\,bit \cdot 400\,kHz \cdot (0.1 + 1) = 1.32\,MHz.$

1) La risposta corretta è : 40
2) La risposta corretta è : 6
3) La risposta corretta è : 50
4) La risposta corretta è : 400
5) La risposta corretta è : 19.08
6) La risposta corretta è : 3
7) La risposta corretta è : 1.32

Domanda 15

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

G = (Smax - S min) / (V max - V min)

Voff = (Smax + Smin)/2 - G(Vmax - Vmin)/2

Fsch = fb(5khz) * 2K

Fmax=Fsch * Nch

SNRa = 20 * Npoli* log10 ((Fsch - fb) / fb)

Nbit -> SNRq = SNRa -2 = 6 * Nbit +1.76

Fclk -> Fmax = 1 / Tcamp

Tcamp = tacq * tconv = 1.1*tconv

tconv = Nbit * tclk

Fclk = 1.1*Nbit * Fmax

Domanda 16

Parzialmente corretta

Punteggio ottenuto 3,8 su 5,0


001

Negli schematici sotto:

- i flip-flop di tipo D hanno:
  - t_{ckq} = 0.2 ns;
  - t_{su} = 0.15 ns;
  - t_{h} = 0.1 ns;
- la porta XOR ha $t_{pd_{LH_{XOR}}} = t_{pd_{HL_{XOR}}}$ = 0.8 ns;
- le porte AND hanno:
  - $t_{pd_{HL_{AND}}}$ = 0.5 ns;
  - $t_{pd_{LH_{AND}}}$ = 0.7 ns;
- le porte NOR hanno:
  - $t_{pd_{HL_{NOR}}}$ = 0.6 ns;
  - $t_{pd_{LH_{NOR}}}$ = 0.4 ns.

Determinare:

1. Il minimo periodo di clock $T_{ck_{min}}$ = [ ] ✓ ns per un funzionamento corretto del circuito nello schematico sotto




Ci sono violazioni di hold?

- (•) No
- ( ) Sì

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: No

2. Quanti transistori MOS N_{MOS} = [ ] ✓ sono necessari per realizzare la funzione logica del circuito nello schematico sotto con un'unica porta CMOS progettata a livello di transistor?




3. Indicare per il circuito nello schematico sotto la condizione sui segnali A e B per avere $Q = 1$ e $Q^* = 0$:

- ( ) $A = 1, B = 1$
- (•) $A = 1, B = 0$


Punteggio ottenuto 0,0 su 1,0

La risposta corretta è: $A = 1, B = 1$



Soluzione:

1. Nel caso peggiore un primo fronte attivo di clock, mettiamo al tempo $t = 0$ s, determina cambiamenti sulle uscite dei due flip-flop al più tardi dopo un tempo t_{ckq} (uguale per tutti i flip-flop interessati), poi i nuovi valori delle uscite dei flip-flop si devono propagare attraverso la logica combinatoria (in questo caso la porta XOR) che al più tardi cambia la sua uscita dopo $t_{pd_{LH_{XOR}}} = t_{pd_{HL_{XOR}}}$ e poi il valore del segnale sull'uscita dello XOR deve restare stabile per il tempo di setup del flip-flop di destra, t_{su}. Solo dopo il raggiungimento di tutte queste condizioni può arrivare il successivo fronte attivo del clock, quindi
$$T_{ch_{min}} = t_{ckq} + t_{pd_{LH_{XOR}}} + t_{su} = 0.2\,\text{ns} + 0.8\,\text{ns} + 0.15\,\text{ns} = 1.15\,\text{ns}.$$
2. La funzione logica realizzata dal circuito è $O = \overline{A \cdot B + C} = (\overline{A} + \overline{B}) \cdot \overline{C}$ che può essere realizzata con una porta CMOS con una rete di 3 transistori pMOS e una rete di 3 transistori nMOS, per un totale di 6 transistori MOS come nello schematico sottostante.



3. Se $Q = 1$, allora la porta NOR superiore imposta la sua uscita $Q^* = 0$, che è il valore desiderato a prescindere dal valore dei segnali d'ingresso A e B. La porta NOR inferiore deve invece avere entrambi gli ingressi a 0 per impostare l'uscita $Q = 1$. Un ingresso è $Q^* = 0$, mentre per impostare l'altro ingresso a 0 abbiamo bisogno che si verifichi almeno $A = 0$ oppure $B = 1$.

1) La risposta corretta è : 1.15
2) La risposta corretta è : No
3) La risposta corretta è : 6
4) La risposta corretta è : $A = 1$, $B = 1$

Domanda 17

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

Tmin = Tckq + Tsu + Tp(XOR)

Th < Tckq

sono necessari 6 mos, 3 nella rete di pull-up e 3 nella pull-down(uno per ingresso)


Domanda 18

Parzialmente corretta

Punteggio ottenuto 3,2 su 4,0

001

Per la memoria nella figura sotto



si richiede:

1. il tipo della memoria:
   - (•) ROM NAND
   - ( ) flash

- ROM NOR
- EEPROM

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: ROM NAND

2. cosa rappresentano i segnali $Y_i,\ i \in \{1, \dots, 7\}$:
   - Bit lines
   - Linee di precarica
   - Linee di indirizzo
   - Word lines

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: Bit lines

3. cosa rappresentano i segnali $X_i,\ i \in \{1, \dots, 7\}$:
   - Word lines
   - Linee di indirizzo
   - Bit lines
   - Linee di precarica

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: Word lines

4. come possono essere realizzate le resistenze $R_i,\ i \in \{1, \dots, 7\}$:
   - transistori pMOS con gate collegato ad alimentazione
   - transistori nMOS con gate collegato ad alimentazione
   - transistori nMOS con gate collegato a massa
   - transistori pMOS con gate collegato a massa

Punteggio ottenuto 0,0 su 1,0

La risposta corretta è: transistori pMOS con gate collegato a massa

5. quante parole sono programmate nella memoria:
   - 64
   - 7
   - 8

- 16

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: 8

6. quanti bits hanno le parole nella memoria:
   - 8
   - variabile
   - 64

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: 8

7. quanti bits sono memorizzati nella memoria:
   - 31
   - 8
   - 64
   - 33

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: 64

8. quale è il valore binario memorizzato all'indirizzo 4 nella memoria (il primo indirizzo è 0):
   - 11111111
   - 00000000

Punteggio ottenuto 1,0 su 1,0

La risposta corretta è: 00000000

9. con che livello di tensione si seleziona una word line nella memoria:
   - differenziale, livello alto sugli ingressi X
   - livello basso
   - livello alto
   - differenziale, livello alto sugli ingressi Y

Punteggio ottenuto 0,0 su 1,0

La risposta corretta è: livello basso

10. quante linee d'indirizzo servono minimo per accedere a tutte le parole della memoria?
    - 4
    - 32
    - 3
    - 8

    Punteggio ottenuto 1,0 su 1,0

    La risposta corretta è: 3

11. calcolate la resistenza massima di uscita dei drivers delle word lines R_o = [ ] Ω,

    che assicura il raggiungimento della tensione di soglia dei transistori MOS della memoria, V_{th} = 0.2 V, in un tempo massimo t_r = 0.4 ps durante una transizione della word line dallo stato inattivo (deselezionata) verso lo stato attivo (selezionata).

Altri dati: tensione di alimentazione V_{DD} = 1.5 V, capacità di gate di ciascun transistore MOS C_G = 0.1 fF e resistenza complessiva di una word line R_{WL} = 30 Ω (utilizzate un modello a parametri RC concentrati per il calcolo).

Soluzione:

1. La ROM è di tipo NAND, nome richiamato dalla somiglianza del collegamento in serie dei transistori nMOS sia nella rete della porta logica NAND, sia nella struttura della ROM.
2. I segnali *Y* sono i bit del dato di uscita della memoria, codificato nella struttura dei collegamenti della memoria ed attivato dai segnali forniti in ingresso sulle linee di selezione *X*.
3. I segnali *X* attivano i transistori che codificano il dato memorizzato su una linea della memoria e si chiamano wordlines.
4. Un modo conveniente per realizzare le resistenze *R* di pull-up consiste nell'utilizzo di transistori pMOS sempre attivi (con il gate collegato a *GND* e dimensionati opportunamente per realizzare il valore di resistenza di pull-up necessario.
5. La struttura della memoria codifica una parola (word) per ogni riga, attivabile da una delle linee *X*.
6. Ciascuna parla (word) memorizzata nella struttura della memoria è composta da 8 bit, tanti quante "colonne" si trovano nella struttura della memoria.
7. La struttura della memoria codifica 8 bit per ciascuna parola e codifica in complessivo 8 parole. Quindi, il numero totale di bits memorizzati nella ROM è
   $$N = \text{¡bit per parola¿} \cdot \text{¡numero parole¿} = 8 \cdot 8 = 64.$$
8. L'indirizzo 4 viene letto quando il segnale X_4 diventa attivo (ha tensione bassa). Si osserva facilmente che il segnale X_4 non controlla il gate di nessuno dei transistori nMOS che compongono la memoria. Quindi, tutti i transistori che codificano i dati nella memoria sono in conduzione (pilotati dagli altri segnali *X* che sono inattivi e hanno valore alto, quindi tutte le colonne sono realizzate da transistori nMOS in conduzione che collegano ciascuna delle

uscite *Y* della memoria a massa. Quindi, la parola letta dalla memoria all'indirizzo 4 è 00000000.

9. La memoria ha 8 parole, ciascuna selezionabile dal segnale di una linea *X*. Quindi, 8 valori numerici distinti possono essere codificati su $8 = 2^N \implies N = \log_2 8 = 3.$
10. Perché diventi attiva, una wordline (WL) deve abbassare il suo livello di tensione da V_{DD} fino almeno al livello di soglia dei transistori nMOS collegati ad essa per portare il transistore in cutoff (commutatore aperto). Modellando l'insieme dell'uscita del driver, la wordline e i gate come una cella RC a parametri concentrati si ottiene l'evoluzione della tensione sulla wordline nel tempo $V_{WL}(t) = V_{DD} e^{-\frac{t}{RC}} \implies R = \frac{t}{8C_G \ln \frac{V_{DD}}{V_{WL}(t)}}$ con $R = R_o + R_{WL}$ e la massima capacità di carico della wordline $C = 8C_G$. Sapendo che $V_{WL}|_{t=t_r} = V_{th}$ abbiamo $R = \frac{t_r}{8C_G \ln \frac{V_{DD}}{V_{th}}} = \frac{0.4\ \text{ns}}{8 \cdot 0.1\ \text{fF} \cdot \ln \frac{1.5\ \text{V}}{0.2\ \text{V}}} = 248\,\Omega.$ Conseguentemente $R_o = R - R_{WL} = 248\,\Omega - 30\,\Omega = 218\,\Omega.$

1) La risposta corretta è : ROM NAND
2) La risposta corretta è : Bit lines
3) La risposta corretta è : Word lines
4) La risposta corretta è : transistori pMOS con gate collegato a massa
5) La risposta corretta è : 8
6) La risposta corretta è : 8
7) La risposta corretta è : 64
8) La risposta corretta è : 00000000
9) La risposta corretta è : livello basso
10) La risposta corretta è : 3
11) La risposta corretta è : 218.15

Commento:

Domanda 19

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

Vth = Vinf+(V0-Vinf)e^(-t/tao) tao = R * C

R = (Rwl * R0)

C = Cg * Nbitline * 2(2 perche sono porte nand)

Vinf = Vdd V0 = 0

Domanda 20


Parzialmente corretta

Punteggio ottenuto 4,5 su 5,0

001

Nello schematico sottostante, una linea di trasmissione ideale TL con velocità di propagazione $p = 0.4c$, lunghezza $l = 15$ cm e impedenza caratteristica $Z_\infty = 50\ \Omega$. è terminata su un resistore $R_T = 50\ \Omega$ e viene pilotata all'istante $t = 0$ s con un gradino di tensione da 0 V a $V_g = 2.5$ V da un generatore di tensione con la resistenza equivalente d'uscita $R_g = 25\ \Omega$.
Determinare:

1. Il tempo di propagazione sulla linea di trasmissione TL (dall'estremità vicina B all'estremità lontana C), t_p = 1,25 ✓ ns.
2. La tensione del nodo A del circuito all'istante $t = 3$ ns, V_A = ✓ V.
3. La tensione a regime del nodo C del circuito V_{C_r} = ✓ V.
4. La tensione a regime del nodo B del circuito V_{B_r} = ✗ V.
5. la soglia di ingresso più alta V_{IH} = ✓ V di un ricevitore collegato al nodo C del circuito che assicura un margine di rumore a regime sul livello alto $V_{NH} = 0.2$ V.



Soluzione:

1. Il segnale si propaga sulla linea di trasmissione ideale TL con una frazione 0.4 della velocità della luce *c*. Pertanto, il segnale percorrerà la lunghezza *l* della linea in
$$t_p = \frac{l}{p} = \frac{15\,\text{cm}}{0.4 \cdot 3 \cdot 10^8\,\text{m/s}} = 1.25\,\text{ns}.$$
2. La tensione del nodo A è pilotata direttamente dalla sorgente di tensione ideale V_g = 2.5 V, che è costante ad ogni istante di tempo $t > 0$ s $V_A = V_g = 2.5\,\text{V}.$
3. A regime, la linea di trasmissione ideale TL si comporta come un conduttore perfetto. Pertanto, la tensione a regime del nodo C è data dalla tensione V_g attraverso il partitore di tensione formato da R_g ed R_T $V_{C_r} = V_g \frac{R_T}{R_g + R_T} = 2.5\,\text{V} \cdot \frac{50\,\Omega}{25\,\Omega + 50\,\Omega} = 1.67\,\text{V}.$
4. A regime, la linea di trasmissione ideale TL si comporta come un conduttore perfetto. Pertanto, la tensione a regime del nodo B è uguale alla tensione a regime del nodo C
$V_{B_r} = V_{C_r} = 1.67\,\text{V}.$
5. Il margine di rumore sul livello alto è definito come la differenza tra il livello di uscita minimo sul livello alto e la soglia d'ingresso massima
$$V_{NH} = V_{OH} - V_{IH} \implies V_{IH} = V_{OH} - V_{NH} = 1.67\,\text{V} - 0.2\,\text{V} = 1.47\,\text{V}.$$

1) La risposta corretta è : 1.25
2) La risposta corretta è : 2.5
3) La risposta corretta è : 1.67
4) La risposta corretta è : 1.67
5) La risposta corretta è : 1.47

Commento:

Domanda 21

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

---

tp = l(0.15 m) / (0.4 * c)

Va = Vg (indipendentemente dal tempo)

a regime ignoro i'impedenza quindi

Vc = Vg* Rt /(Rt + Rg)

Vb = Vg * Rg/(Rt+Rg)

per il punto 5 calcolo

Vb (0) = Z * Vg/(Rg+Z) =1.67

dato che la terminazione è adattata l'onda avrà

Vc (tp) = Vb

quindi

Vih = Vb(0)-NMH