

EXAMEN PARCIAL DE FUNDAMENTOS DE COMPUTADORES

CURSO 2015-16, PRIMER PARCIAL (CONV. DE JUNIO), 12 DE FEBRERO DE 2016

1. (1 punto) Dados los siguientes números: $A = +(27)_{10}$, $B = -(127)_8$, $C = +(74)_{16}$ y $D = +(1111010)_2$

(0,5 puntos) Expréselos en representación en complemento a 2 con 8 bits

- b) (0,5 puntos) Efectúe las operaciones (A-B) y (-C-D) indicando en cada caso si hay desbordamiento y/o acarreo y el por qué.
- 2. (2,5 puntos) Un depósito de agua cuenta para su llenado con dos electroválvulas (E1 y E2) que suministran un caudal de 50 y 10 litros/minuto respectivamente. El nivel del agua en su interior puede conocerse mediante la lectura de 3 sensores (S1, S2 y S3) tales que:
 - La salida del sensor S1 vale 1, cuando se ha llegado al 100% de la capacidad del depósito.
 - La salida del sensor S2 vale 1, si la cantidad de agua en el depósito supera el 90%.
 - La salida del sensor S3 vale 1, si el nivel se encuentra por encima del 60%.

Se desea diseñar un sistema combinacional que controle la activación de las electroválvulas en función del valor de los sensores según las siguientes especificaciones:

- Cuando la cantidad de agua existente en el depósito se encuentre entre el 0 y el 60% de la capacidad total, se deberá llenar el depósito a razón de 60 litros/minuto.
- Si el nivel de agua se encuentra entre el 60 y el 90%, la velocidad de llenado será de 50 litros/minuto.
- Si el nivel se encuentra entre el 90 y el 100%, se procederá a terminar de llenar el depósito con un caudal de 10 litros/minuto.
- Si el nivel ha llegado a su punto máximo, es decir al 100%, se deben cerrar ambas electroválvulas.

Se pide:

- a) (0,5 puntos) Obtener la tabla de verdad del sistema.
- b) (1 punto) Utilizando el menor número de puertas NAND, implementar un circuito con el comportamiento anteriormente especificado.
- c) (0,5 puntos) Implementar el control de E1 utilizando un decodificador 3 a 8 y el menor número de puertas lógicas.
- d) (0,5 puntos) Implementar el control de E2 utilizando un multiplexor 4 a 1 y el menor número de puertas lógicas.
- 3. (1 punto) Usando un sumador binario de 8 bits así como las puertas y/o multiplexores que necesite, diseñe un sumador saturado de 8 bits en C2. Su comportamiento es el siguiente:
 - Si al realizar la suma se produce un desbordamiento positivo (es decir, el resultado de la suma sería positivo pero requeriría más de 8 bits para ser representado correctamente en C2), el sumador devuelve el máximo valor representable en C2 con 8 bits.
 - Si al realizar la suma se produce un desbordamiento negativo (es decir, el resultado de la suma sería negativo pero requeriría más de 8 bits para ser representado correctamente en C2), el sumador devuelve el mínimo valor representable en C2 con 8 bits.
 - Si al realizar la suma no se produce desbordamiento alguno (es decir, el resultado de la suma puede representarse correctamente en C2 con 8 bits), el sumador devuelve el resultado de dicha suma.
- 4. (2,5 puntos) Sea un sistema secuencial con una entrada de 2 bits (\underline{X}) , una salida de un bit (Z) y que se comporta según la siguiente expresión:

$$Z(t) = \begin{cases} 1 & si \, \underline{X}(t-2) = (01) \, y \, \underline{X}(t-1) = (10) \\ 0 & en \, caso \, contrario \end{cases}$$

Se pide:

- a) (1 punto) Especificar el sistema mediante un diagrama de estados de tipo Moore.
- b) (0,5 puntos) Obtener las tablas de transición y de salida del sistema.
- c) puntos) Implementar el sistema con biestables D y una ROM.
- 5. (3 puntos) Utilizando un contador módulo 4 con carga en paralelo y el mínimo número de puertas lógicas, implemente un sistema secuencial cuya salida de 2 bits (Z) en función de una entrada de 2 bits (X) siga repetidamente las siguientes secuencias:
 - Si $\underline{X} = 0$, la salida del sistema seguirá la secuencia 0,1,2,3...
 - Si $\underline{X} = 1$, la salida del sistema seguirá la secuencia 0,2,1,3....
 - Si $\underline{X} = 2$, la salida del sistema seguirá la secuencia 0,3,1,2...

Si el valor de entrada cambia en un cierto ciclo, el sistema seguirá la nueva secuencia a partir del dígito que esté en la salida en dicho ciclo (véase la figura).

X(t)	0	0	0	0	0	2	7 2	2	1 2	7	2	T 1	1	1	T 1
Z(t)	0	1	2	3	0	1	2	0	3	1	$\frac{2}{2}$	0	2	1	1 3
į	Secuencia "0123"								<u></u>		4	L	<u> </u>		1
	S							Secuencia "0312"							
									Sec	menci	a "021	13"			

diagrama de Estados 15

tables sup - 075

vesto -075

(Februs 2016)	(!
(Februs 2016) (D) [A=+27]	
1+27/-> divido recorsivamente por 2 por encartar la magnitud representa	the ea
$\frac{27/2}{13 2} = +27 = \Delta 10416p$ $\frac{3 2}{11} + 27 = 01101162 = 100$	
B=-(127)/ -1278/ = cada dispito se sostituse por la re bicava ca 36+11	
1-177/ = 005050111/2 = 00101011/2 para acourta -127, cambiamos el signo 1-10-101-0000	
$\frac{10000000}{1000000000000000000000000000$	sectaria,
D= 01111010	

ļ

Conficts.

$$\begin{array}{c}
\Omega \\
A = 000 | 10 | 10 \\
B = |0|0|00 & C_2 \\
C_1 = 0| 1| 0|00 & C_2 \\
D = 0| 1| 10|0 & C_2
\end{array}$$

$$[-(-)] = -(+(-0))$$

$$C = 01110100
-C = 01110100
+ 4
10001100$$

$$D = 01111010$$

$$-C = 010000101$$


$$+ 4$$

$$10000110$$

100001100


I destaduiente > la sana de 2000 nogrativos noprade dar un vo position a carrecto de l'esottado tietre unas bita q. los operandos

(3)











Tenço G. Atlieu mux g. tieta menos entrades de castrol g. veriches de entreda el sistema. aplico mapas k pociales apociales tomo como señales de control del nox tomo como señales de entreda Se y S3 las variables de entreda S2 y S3 las variables de entreda S2 y S3 calalo las soloresiones del major k g. calalo las soloresiones del major k g. consesponden a cada una de las posibles combinaciones de S2 y S3


5253 CAJON POR S253=10


ragion par reside pur 5253=00 5253=01 LLD 1 LLD P


2-0 8-1 4-2 5-1-2












aprovechedo les capacidades de carga paralela (6), y courte (c) hay que recover los estados del contedor segun el relar de la entre de X



:

3

Se necesitar 2 bits para codificor los 107 estados E1EG SO 00 SI 01 PsPo + es la entrada paralela g. hay g. es peatrar para implemento los saltos del diagrama de atril. S 1 S 2 1 53 /11 Perserda q. cualido el siguiente estado corresponde a una coarta (p.e. desplus de SZ VA 53, 6 despres de SI va SZ) & activa la coeuta g la Setal de lacd = 0 course d'signiante estado no avesponde a dia aventa (es ou salto p. 2 51 le Signe S3)
has a realizar cha carga paralele =
locad = 1, cuenta = don't care E166 41X6 | Pt P6 Ld C 0000 0001 1 1 0010 0011 0100 0101 0110 1000 01 1001 60 1610 1011 11 00 200 011 LAA 6 MAA

la seud de coetit s iempre prede estar a s.



