

Architektury systemów komputerowych: Reference

Data: 2026-06-21
Zakres: 1 - 2

1. Logika cyfrowa

Układ	Formuła / sygnatura	Opis
Sumatory		
Półsumator	$s = x \oplus y$ $c = x \& y$	Dodaje dwa bity. s to suma, c to bit przeniesienia (carry).
Pełny sumator (FA)	$s = x \oplus y \oplus c_i$ $c_o = x \& y \mid c_i \& (x \oplus y)$	Jak półsumator, ale przyjmuje też przeniesienie wejściowe c_i .
Sumator n-bitowy	$n \times \text{FA}$	Kaskadowo wyjście C_i trafia na wejście kolejnego FA. Ostatnie c_o to Carry Out całości.

Układy kombinacyjne		
Dekoder	$n \rightarrow 2^n$	Wejście koduje liczbę k . Na wyjściu zapalony jest bit k .
Multiplekser	$2^n + n \rightarrow 1$	2^n bitów danych + n bitów sterujących S . Na wyjściu zapalony S -ty bit danych.
ALU	$A, B, f \rightarrow C$	Dekoder na bitach f wybiera operację np. $A + B$, multipleksowanie wyników bramkami AND/OR.

Układy sekwencyjne (pamięć)		
Przerzutnik S-R	S - set, R - reset	Przechowuje 1 bit (Q). S=1 ustawia Q = 1 , R=1 zeruje, S=R=0 trzyma stan. Dwa sprzężone NOR -y.
Sterowany poziomem	aktywny gdy CLK = 1	Wejścia S / R zAND-owane z zegarem.
Sterowany zboczem	zbocze 1 → 0	Dwa przerzutniki poziomowe w kaskadzie. Stan przepisuje się w momencie zmiany zegara.

2. Typy danych

Typ	char	short	unsigned	int	long	float	double	void*
x86-64	1	2	4	4	8	4	8	8

3. Rozszerzanie, obcinanie i przesunięcia

$x \ll k$	$x \cdot 2^k$ (sgn./uns.)
$u \gg k$	$\lfloor u/2^k \rfloor$ - logiczne (zera)
$x \gg k$	arytmetyczne (kopia MSB), zaokr. do $-\infty$
$x/2^k$ do 0	$(x \mid (1 \ll (k-1))) \gg k$
Strength reduction	$x * 24 \rightarrow (x \ll 5) - (x \ll 3)$

4. Operacje i endianness

Negacja U2	<code>-x = ~x+1 ; -TMin=TMin , -0=0</code>	
Wykr. nadmiaru (<code>s=x+y</code>)	<code>((s^x)&(s^y))>>(w-1)</code>	
Maska / abs	<code>m=x>>31; abs=(x^m)-m</code>	
<code>c ? a : b</code>	<code>b ^ (-c & (a ^ b))</code>	
Promocja w C: <code>unsigned</code> i <code>int</code> w jednym wyrażeniu/porównaniu (<code>< > ==</code>) → <code>int</code> promowany do <code>unsigned</code> (bity bez zmian, <code>-1</code> → <code>Max</code>).		
Schemat	Najniższy adres	<code>0x0123</code>
Big Endian	MSB	<code>[01][23]</code>
Little Endian	LSB	<code>[23][01]</code>