

Architektury systemów komputerowych: Reference

Data: 2026-06-11
Zakres: 1 - 1

1. Logika cyfrowa

Układ	Formuła / sygnatura	Opis
Sumatory		
Półsumator	$\begin{aligned}s &= x \oplus y \\ c &= x \& y\end{aligned}$	Dodaje dwa bity. s to suma, c to bit przeniesienia (carry).
Pełny sumator (FA)	$\begin{aligned}s &= x \oplus y \oplus c_i \\ c_o &= x \& y \vee c_i \& (x \oplus y)\end{aligned}$	Jak półsumator, ale przyjmuje też przeniesienie wejściowe c_i .
Sumator n-bitowy	$n \times \text{FA}$	Kaskada (ripple-carry): wyjście C_i trafia na wejście kolejnego FA. Ostatnie c_o to Carry Out całości.

Układy kombinacyjne		
Dekoder	$n \rightarrow 2^n$	Wejście koduje liczbę k . Na wyjściu zapalony jest tylko bit nr k .
Multiplekser	$2^n + n \rightarrow 1$	2^n bitów danych + n bitów sterujących S . Na wyjście przechodzi S -ty bit danych.
ALU	$A, B, f \rightarrow C$	Dekoder na bitach f wybiera operację (np. $A + B$, $A \vee B$, $A \& B$); multipleksowanie wyników bramkami AND/OR.

Układy sekwencyjne (pamięć)		
Przerzutnik S-R	S - set, R - reset	Przechowuje 1 bit (Q). S=1 ustawia $Q = 1$, R=1 zeruje, S=R=0 trzyma stan. Zbudowany z dwóch sprzężonych NOR -ów.
Sterowany poziomem	aktywny gdy CLK = 1	Wejścia S / R bramkowane AND-em z zegarem. Stan zmienia się tylko przy CLK=1 .
Sterowany zboczem	zbocze 1 $\rightarrow$ 0	Dwa przerzutniki poziomowe w kaskadzie (master-slave), drugi z zanegowanym zegarem. Stan przepisuje się w momencie zmiany zegara.

Uwaga o sufiksach: Instrukcje przyjmują sufiks określający rozmiar danych:

b (8-bit), **w** (16-bit), **l** (32-bit), **q** (64-bit).

Np. **movl** kopiuje 32 bity (i automatycznie zeruje górną połowę 64-bitowego rejestru!).