Master SESI - UE EACN - SESI
Chapitre Conception des circuits intégrés

Projet : conception d'un convertisseur analogique-numérique à 4 bits à approximation successive

Dimitri Galayko

1 Introduction

L'objectif de ce projet est de concevoir un ADC SAR 4 bits dans une tenchnologie CMOS 0.13 μm. Les blocs suivant seront conçus :

1. L'architecture du SAR composée du DAC capacitif, du comparateur et du module numérique de contrôle
2. Le circuit pour générer les différentes tensions de référence
3. Le générateur d'horloge

Chaque bloc devra être conçu au niveau des transistors. Le transisotrs de basse tension (1.2V) seront utilisés.

2 Principe de fonctionnement de ADC SAR

Le convertisseur utilise une architecture SAR (*Successive Approximation Register*), c'est-à-dire une recherche du mot numérique de sortie bit par bit. ADC commence l'approximation de la valeur analogique à l'entrée par le bit de poid fort (MSB), et affine l'approximation en allant vers le bit du poid faible. À chaque étape, le bloc de contrôle choisit l'état des interrupteurs du DAC capacitif, observe la sortie du comparateur, puis décide si le bit testé vaut `1` ou `0`.

Pour un ADC 4 bits, la conversion se déroule typiquement ainsi :

1. Échantillonnage de l'entrée analogique `Vin`.
2. Test du MSB (b_3), associé à $8C_0$.
3. Test du bit suivant (b_2), associé à $4C_0$.
4. Test du bit suivant (b_1), associé à $2C_0$.
5. Test du LSB (b_0), associé à C_0.
6. Fin de conversion et mise à disposition du code numérique.

3 Signaux à produire

Le bloc VHDL doit générer les signaux suivants :

Sorties

Signal	Rôle
SW1	Commande l'échantillonnage ou la mise à la masse du nœud supérieur
SW2	Sélectionne `Vin` ou `Vref`
SWC3	Commande de la polarisation de l'armature basse du condensateur $8C_0$
SWC2	Commande de la polarisation de l'armature basse du condensateur $4C_0$
SWC1	Commande de la polarisation de l'armature basse du condensateur $2C_0$
SWC0	Commande de la polarisation de l'armature basse du condensateur C_0
EOC	*End Of Conversion* (output ready), indique la fin de conversion
DOUT[3 :0]	Résultat numérique de conversion, qui doit se conserver jusqu'à la fin de la conversion suivante.

Entrée principale

Signal	Rôle
`COMP`	Sortie du comparateur, égale à `0` ou `1`
CLK	Horloge cadençant le processus de conversion

4 Machine d'états proposée

Le contrôle peut être décrit par une machine d'états finis avec les états suivants :

État	Action	Interrupteurs
SAMPLE	Échantillonnage de `Vin`	SW1 ON, SW2 "1", les SWCi à "2"
TEST_B3	Test du bit 3, poids fort	SW1 OFF, SW2 "2", SWC, SWC0-2 "1". SwC3 "1" ou "2"
TEST_B2	Test du bit 2	SwC2 "1" ou "2"
TEST_B1	Test du bit 1	SwC1 "1" ou "2"
TEST_B0	Test du bit 0, poids faible	SwC0 "1" ou "2"
DONE	Conversion terminée	

Ce tableau décrit le changement des interrupteurs ; ceux qui ne sont pas mentionnés gardent la position de l'étape précédente. Pour les bits B0-B3, l'interrupteur correspondant est d'abord positionné à "2", si la sortie du comparateur vaut 1 (le bit correspondant vaut zéro), on repositionne l'interrupteur à "1". Notez que le positionnement de l'interrupteur à "1" se fait en cycle m, et la lecture de la sortie du comparateur et le repositionnement éventuel de l'interrupteur se font en cycle n+1. Ainsi, le résultat de conversion est disponible après le cycle TEST_B0, dans le cycle DONE.

5 Travail demandé

Les étudiants doivent :

1. Définir les entrées/sorties du bloc VHDL.
2. Écrire une machine d'états synchronisée par une horloge.
3. Générer les commandes `SW1`, `SW2`, `SWC3..SWC0`.
4. Mémoriser le résultat de conversion dans un registre 4 bits.
5. Générer un signal `EOC` en fin de conversion.
6. Vérifier le comportement par simulation hybride (électriques/VHDL) dans Cadence.

6 Contraintes de conception

Le code VHDL doit être synthétisable, lisible et structuré. Les noms des ports doivent correspondre à ceux utilisés dans le schématique Cadence. Les transitions d'état doivent être synchrones avec l'horloge, et un reset doit permettre de revenir à un état connu.

7 Livrables attendus

Les étudiants doivent fournir :

— le fichier VHDL du bloc de contrôle ;
— un banc de test VHDL simple ;
— les chronogrammes de simulation ;
— une courte explication du séquencement de conversion ;
— l'intégration du bloc dans le schématique Cadence fourni.

8 Comporateur dynamique pour ADC SAR

8.1 Objectifs

Les étudiants doivent réaliser et valider un comparateur dynamique destiné à être intégré dans un convertisseur analogique-numérique SAR (*Successive Approximation Register*) en technologie SG13G2 sous Cadence.

Le schématique transistor du comparateur est fourni par l'enseignant (fig. 1). Les étudiants devront :

1. comprendre le fonctionnement du comparateur ;
2. simuler son comportement dynamique ;
3. caractériser l'offset d'entrée ;
4. vérifier la vitesse de décision ;
5. intégrer le comparateur dans l'architecture SAR ADC complète.

ht 

FIGURE 1 – Schéma transistor du comparateur dynamique.

8.2 Architecture du comparateur

Le comparateur utilisé est un comparateur dynamique à latch régénératif inspiré des structures de sense amplifier utilisées dans les mémoires SRAM.

Le principe de fonctionnement repose sur :

— une phase de précharge ;

— une phase d'évaluation ;

— une amplification régénérative par rétroaction positive.

Les sorties différentielles évoluent vers des niveaux logiques complets grâce au latch croisé.

Phase de pré-charge :

Lorsque l'horloge est basse :

— les nœuds de sortie sont préchargés ;

— les branches d'évaluation sont désactivées ;

— aucune décision n'est prise.

Phase d'évaluation :

Lorsque l'horloge passe à l'état haut :

— les transistors d'entrée conduisent ;

— une légère différence entre V_{1P} et V_{1M} crée un déséquilibre ;

— la régénération positive amplifie cette différence ;

— les sorties convergent vers les niveaux logiques.

Les tensions V_{1P} et V_{1M} sont les entrées du comparateur. Or, pour améliorer la sensibilité du comparateur, un étage de pré-amplification est ajouté. Il s'agit d'un amplificateur differentiel à charges réalisées par des transitors montés en diodes quadratiques.

Notez également que la valeur de sortie est enregistrée par un RS latch, ce qui permet de conserver le résultat même après la fin de la phase d'évaluation.

8.3 Travail demandé

1. Étude du schéma

Les étudiants doivent :

— identifier les transistors de précharge ;

— identifier les transistors du latch croisé ;

— identifier les transistors d'entrée ;

— expliquer le rôle de l'horloge ;

— expliquer le mécanisme de régénération.

2. Simulation transitoire

Les étudiants doivent effectuer une simulation temporelle (*Transient Analysis*) sous Cadence Spectre.

Conditions typiques

Paramètre	Valeur typique
V_{DD}	1.2 V
Fréquence horloge	10 MHz à 100 MHz
Amplitude différentielle	1 mV à 20 mV

Signaux à observer

— V_{IP} et V_{IM} ;
— horloge ;
— sorties différentielles ;
— temps de décision ;
— niveaux logiques obtenus.

Mesure de l'offset

L'offset d'entrée est la tension différentielle minimale nécessaire pour faire commuter correctement le comparateur.

$$V_{offset} = V_{IP} - V_{IM}$$

pour laquelle le comparateur change d'état.
Les étudiants doivent :

1. fixer une entrée à une valeur constante ;
2. balayer progressivement l'autre entrée ;
3. observer le changement d'état des sorties ;
4. déterminer la valeur de l'offset.

Une analyse paramétrique (*Parametric Sweep*) est recommandée.
Exemple :

$$V_{IP} = 600 \text{ mV}$$

et balayage de :

$$V_{IM} = 595 \text{ mV} \rightarrow 605 \text{ mV}$$

8.4 Analyse des performances

Les étudiants doivent extraire :

— l'offset d'entrée ;
— le temps de décision ;
— la consommation dynamique ;
— la tension minimale détectable ;
— le comportement aux faibles différences d'entrée.

Les étudiants doivent identifier le composant qui provoque l'offset dans cette structure qui est sensée être parfaitement symétrique.

8.5 Intégration dans le SAR ADC

Une fois validé, le comparateur doit être connecté au modèle du SAR ADC. Le comparateur reçoit :

- la tension issue du DAC capacitif ;
- la tension de référence ;
- l'horloge de conversion.

La sortie du comparateur alimente ensuite :

- le bloc de contrôle SAR ;
- le registre d'approximation successive.

8.6 Vérifications système

Les étudiants doivent vérifier :

- le bon fonctionnement du SAR ADC complet ;
- la cohérence du code numérique ;
- l'impact de l'offset sur la conversion ;
- la stabilité temporelle des décisions.

8.7 Livrables attendus

Les étudiants devront fournir :

- le schéma du comparateur ;
- les simulations transitoires ;
- les mesures d'offset ;
- les chronogrammes
- une analyse des performances ;
- l'intégration du comparateur dans le SAR ADC ;
- une conclusion technique.

Questions de réflexion

1. Pourquoi un comparateur dynamique consomme-t-il peu de puissance statique ?
2. Quel est l'effet du mismatch transistor sur l'offset ?
3. Pourquoi le latch régénératif accélère-t-il la décision ?
4. Quel est l'impact de l'offset sur la précision du SAR ADC ?
5. Comment réduire l'offset du comparateur ?

9 Génération de la tension de référence.

Cette tension est nécessaire pour le fonctionnement du DAC capacitif. Elle doit être stable, précise et consommer peu de puissance. Elle est générée à partir d'un circuit bandgap générant une tension de 0.5V stable en température. Le circuit bandgap Cette tension sert de la masse virtuelle (masse petit signal). A partir de cette tension, on générera une tension double (1V), qui représente la tension de référence nécessaire au fonctionnement de l'ADC.

9.1 Bandgap

Ajustez la valeur de la résistance R1 définissant la tension de sortie du bandgap afin de régler la tension de sortie de bandgap à 500mV à température 30°C.

9.2 Doubleur de tension

Pour réaliser un doubleur de tension, nous utiliseront un circuit de régulateur de tension. Nous allons créer un circuit de type "diviseur de tension", dont une des résistances sera variable. Le schéma est donné fig. 2. Sur ce schéma



FIGURE 2 – Schéma du régulateur de tension pour réaliser un doubleur de tension à partir de la tension de référence du bandgap.

Ce schéma comporte deux diviseurs de tension. Le premier diviseur de tension, formé par les transistors P3 et P4, sert à générer 1V à partir de la tension d'alimentation de 1.2V. Pour cela, le transistor P4 est monté en diode quadratique, alors que le transistor P3 est commandée sur sa grille pour ajuster la valeur de sa résistance équivalente (donc pour ajuster le coefficient de division).

Le second diviseur de tension, formé par les transistors P1 et P2, sert à générer une tension de 0.5V à partir de la tension d'alimentation de 1.2V. Le second diviseur formé par les transistors P1 et P2 est utilisé pour mesurer la tension de sortie en la divisant par 2. Les transistors P1 et P2 sont identiques et ils sont montés tous les deux en diodes quadratiques.

La tension de sortie du second diviseur (P1 P2) est comparée à la tension de sortie du bandgap (0.5V) par un amplificateur opérationnel. L'amplificateur opérationnel génère une tension de commande qui ajuste la résistance équivalente du transistor P3, afin de faire en sorte que la tension de sortie du second diviseur soit égale à 0.5V.

Pour ce projet, vous pouvez utiliser un modèle d'amplificateur opérationnel composé d'un bloc "Voltage Controlled Voltage Source" (VCVS) à fonction de transfert passe-bas d'ordre, avec un gain de 1000 et une fréquence de coupure de 100MHz. Pour limiter la tension de sortie de l'amplificateur (limiter de 0 à 1.2V), on utilisera en cascade un block "Voltage Controlled Switch" (VCS) doté d'un écrêtage de sa tension de sortie.

9.3 Simulation et validation

Testez d'abord le circuit de régulateur fourni avec une source de tension de 0.5V (qui remplace temporairement le circuit bandgap), la tension appelée Vref. Vérifiez que la tension de sortie du régulateur (appelée Vref2) est bien de 1V. Connectez une charge capacitive équivalente à 16 capacités unitaires (16C0) à la sortie du régulateur, appliquer à l'autre électrode de la capacité une tension carrée de 0-0.5V à fréquence de 100kHz. Observez les transitoires ; concluez sur le temps nécessaire pour réaliser la charge/décharge de la capacité jusqu'à la stabilisation de la tesnion de référence Vref2.

Ensuite, connecter le modèle du bandgap et testez l'ensemble.

Effectuez un test des deux tensions de sortie (Vref et Vref2) :

- en fonction de la température (de -40°C à 125°C) ;
- en fonction de la tension d'alimentation (de 0.8V à 1.3V).

10 Générateur d'horloge

Pour réaliser un générateur d'horloge, on utilisera l'architecture d'oscillateur à relaxation. L'oscillateur à relaxation est un circuit qui génère une oscillation périodique en utilisant la charge et la décharge d'un condensateur grâce à un dispositif de commutation qui créer une rétroaction positive.

Le principe de fonctionnement de l'oscillateur à relaxation est le suivant :

— Le condensateur, connectée à une source de courant DC, se charge d'une manière linéaire, à vitesse I/C (Volts par seconde). Ce rapport définit la pente de charge du condensateur et par conséquent, la période de l'oscillation.

— Un comparateur (dans le cas le plus simple, un circuit numérique), compare la tension du condensateur à un seuil de référence. Lorsque ce seuil est atteint, le comparateur active l'interrupteur qui court-circuite le condensateur, provoquant la décharge rapide du celui-ci.

— Ce processus de charge et de décharge crée une oscillation périodique.

10.1 Intégration des modules

Pour réaliser ce circuit, vous procéderez ainsi :

– Vous prendrez une source de courant idéal de 100 nA,

– Vous choisirez un condensateur de valeur qui assure une fréquence d'horloge de 10 MHz (attention, pour calculer la fréquence, vous avez besoin de connaître le seuil, cf. le point suivant),

– Pour réaliser le comparateur, on utilisera une bascule RS. Réflechissez au câblage d'une bascule RS pour réaliser un comparateur. Vous pouvez utiliser les portes de la bibliothèque standard ixc013g2ng_stdcell : la porte DFRRSQJIX1 pour la bascule et la porte INVJIX0 pour l'inversion logique. Quel sera le seuil d'un tel comparateur ?

– Pour laisser au condensateur le temps de se décharger, on introduira des délais réalisés par les portes inverseuses (4 portes en cascade).

Un oscillateur à relaxation génère deux tensions : celle sur le condensateur (en dent de scie) et celle à la sortie du comparateur, des impulsions très courtes à chaque période. Comment générer une horloge à rapport cyclique de 50% à partir de ces impulsions ? Comment faut-il ajuster la fréquence de l'oscillation pour obtenir une horloge de 10 MHz à la sortie du circuit ?

11 Assemblage du SAR ADC complet

Assemblez tous les blocs du SAR ADC réalisé et simuler le fonctionnement complet du convertisseur. Vérifiez que les différentes étapes de conversion se déroulent correctement, que les résultats numériques sont cohérents avec les entrées analogiques, et que les performances (temps de conversion, consommation) sont conformes aux attentes.

12 Bonus : réalisation des amplificateurs et des sources de courant

Pour les étudiants qui souhaitent aller plus loin, vous pouvez réaliser les amplificateurs opérationnels et les sources de courant utilisés dans les différents

blocs du SAR ADC à partir de transistors. Les amplificateurs sont utilisés dans le bandgap et dans le générateur de référence.

Les sources de courant peuvent être dérivées à partir du circuit de bandgap.