25. Процессор 80386. Режимы работы. Регистры.


Микропроцессор i80386 — первая модель 32-разрядного микропроцессора фирмы Intel. 32-разрядные:

- Регистры, кроме сегментных
- Шина данных
- Шина адреса (2^32 = 4Гб ОЗУ)

Режимы работы:

- 1. "Реальный" режим (режим совместимости с 8086)
 - обращение к оперативной памяти происходит по реальным (действительным) адресам, трансляция адресов не используется;
 - набор доступных операций не ограничен;
 - защита памяти не используется.
- 2. "Защищённый" режим
 - обращение к памяти происходит по виртуальным адресам с использованием механизмов защиты памяти;
 - набор доступных операций определяется уровнем привилегий (кольца защиты): системный и пользовательский уровни
- 3. "Виртуальный режим" (Virtual Mode) позволяет выполнение нескольких задач в реальном режиме на компьютерах, работающих в защищенном режиме. Виртуальный режим позволяет запускать программы для 8086 внутри защищенной среды.

Регистры



Регистр EFLAGS

FLAGS + 5 специфических флагов

Регистры управления памятью

Добавлены регистры поддержки работы в защищенном режиме

- **GDTR:** (Global Descriptor Table Register) 6-байтный регистр, содержит 32-битный линейный адрес начала таблицы глобальных дескрипторов (GDT) и 16-битный размер (лимит, уменьшенный на 1);
- IDTR: (Interrupt Descriptor Table Descriptor; то есть в защищенном режиме таблица векторов прерываний начинается с некоторого произвольного адреса) 6-байтный регистр, содержит 32-битный линейный адрес начала таблицы глобальных дескрипторов обработчиков прерываний (IDT) и 16-битный размер (лимит, уменьшенный на 1);
- LDTR: (Local Descriptor Table Register) 10-байтный регистр, содержит 16-битный селектор для GDT и весь 8-байтный дескриптор из GDT, описывающий текущую таблицу локальных дескрипторов;
- TR: (Task Register) 10-байтный регистр, содержит 16-битный селектор для GDT и весь 8байтный дескриптор из GDT, описывающий TSS текущей задачи.

Регистры управления процессором

- CR0 флаги управления системой
 - о PG включение режима страничной адресации
 - о управление отдельными параметрами кеша
 - ∘ WP запрет записи в страницы "только для чтения"
 - ∘ NE ошибки FPU вызывают исключение, а не IRQ13
 - TS устанавливается процессором после переключения задачи
 - о РЕ включение защищённого режима
- CR1 зарезервирован
- CR2 регистр адреса ошибки страницы содержит линейный адрес страницы, при обращении к которой произошло исключение #PF
- CR3 регистр основной таблицы страниц
 - 20 старших бит физического адреса начала каталога таблиц либо 27 старших бит физического адреса начала таблицы указателей на каталоги страниц, в зависимости от бита РАЕ в CR4
 - о Управление кешированием и сквозной записью страниц
- CR4 регистр управления новыми возможностями процессоров (c Pentium)

Отладочные регистры

- DR0..DR3 32-битные линейные адреса четырёх возможных точек останова по доступу к памяти
- DR4, DR5 зарезервированы
- DR6 (DSR) регистр состояния отладки. Содержит причину останова
- DR7 (DCR) регистр управления отладкой. Управляет четырымя точками останова

Машинно-специфичные регистры

- Управление кешем
- Дополнительное управление страничной адресацией
- Регистры расширений процессора: ММХ и т.д.

Система команд

- Аналогична системе команд 16-разрядных процессоров
- Доступны как прежние команды обработки 8- и 16-разрядных аргументов, так и 32разрядных регистров и переменных
- Пример:

```
mov eax, 12345678h

xor ebx, ebx

mov bx, 1

add eax, ebx; eax=12345679h
```