





Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 1



Универзитет у Београду
Електротехнички факултет

Име и презиме

Индекс

Потпис

Пројекат

Задатак 209

Стефан Николић

109 / 2019

Назив

Основи рачунарске технике 2

Датум

25.09.2021.

Страна

2

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
EX ↓ FETCH <= 0, EXEC <= 1 ↓ FETCH	EX ↓ clFETCH, stEXEC ↓ FETCH	step₁₄ clFETCH, stEXEC, br step₀₀





Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 3

Дијаграм тока микрооперација

Дијаграм тока управљачких сигнала

Секвенца управљачких сигнала



step₀₀ br(if notADDR then step₀₀)

step₀₁ br(case(immed, memdir, regdir, memind, preincr, postdec, regindpom) then (immed, step₀₂), (memdir, step₀₃), (regdir, step₀₄), (memind, step₀₅), (preincr, step_{0B}), (postdec, step_{0F}), (regindpom, step₁₃))

step₀₂ mxB0, ldB, br step_{1A}

step₀₃ mxMAR0, ldMAR, br step₁₄

step₀₄ mxB1, ldB, br step_{1A}

step₀₅ mxMAR0, ldMAR

step₀₆ rdMEM, ldMDR, br(if notFCBUS then step₀₆)



Универзитет у Београду
Електротехнички факултет

Име и презиме

Индекс

Потпис

Пројекат

Задатак 209

Стефан Николић

109 / 2019

Назив

Основи рачунарске технике 2

Датум

25.09.2021.

Страна

4

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
		step₀₇ ldDWL, incMAR step₀₈ rdMEM, ldMDR, br(if notFCBUS then step₀₈) step₀₉ ldDWH step_{0A} mxMAR0, mxMAR1, ldMAR, br step₁₄ step_{0B} mxB1, ldB step_{0C} incB step_{0D} incB step_{0E} mxMAR2, ldMAR, wrGPR, br step₁₄ step_{0F} mxMAR2, mxMAR0, ldMAR, mxB1, ldB step₁₀ decB step₁₁ decB step₁₂ wrGPR, br step₁₄



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 5

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
		step₁₃ mxMAR1, ldMAR step₁₄ br(if STOREorJSRorSTRLEN then step_{1A}) step₁₅ rdMEM, ldMDR, br(if notFCBUS then step₁₅) step₁₆ ldDWL, incMAR step₁₇ rdMEM, ldMDR, br(if notFCBUS then step₁₇) step₁₈ ldDWH step₁₉ ldB step_{1A} clADDR, stEXEC, br step₀₀



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 6

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
<pre> graph TD EXEC1[EXEC] --> Loop1(()) Loop1 --> EXEC2{{EXEC}} EXEC2 -- 0 --> Loop1 EXEC2 -- 1 --> Case1{{case(HALT, RTS, RTI, PUSHPSW, POPPSW, PUSH, POP, INTE, INTD, BOVF, BNEQ, BLEQU, JLSS, JLEQ, JMP, LD, ST, JSR, TST, XOR, STRLEN, ADD)}} Case1 -- 1 --> HALT1[1 HALT] Case1 -- 2 --> RTS1[2 RTS] HALT1 --> PSWSTART[PSWSTART <= 0] PSWSTART --> INTR1[INTR] INTR1 --> RTS2[2 RTS] RTS2 --> MAR1[MAR15..0 <= SP15..0, SP15..0 <= SP15..0 - 1] MAR1 --> MDR1[MDR7..0 <= MEM[MAR15..0]7..0] MDR1 --> FCBUS1{{FCBUS}} FCBUS1 -- 0 --> Loop2(()) FCBUS1 -- 1 --> DWH1[DWH7..0 <= MDR7..0] DWH1 --> MAR2[MAR15..0 <= SP15..0, SP15..0 <= SP15..0 - 1] MAR2 --> MDR2[MDR7..0 <= MEM[MAR15..0]7..0] MDR2 --> FCBUS2{{FCBUS}} FCBUS2 -- 0 --> Loop2 FCBUS2 -- 1 --> DWL1[DWL7..0 <= MDR7..0] DWL1 --> Loop2 Loop2 --> EXEC2 </pre>	<pre> graph TD EXEC1[EXEC] --> Loop1(()) Loop1 --> EXEC2{{EXEC}} EXEC2 -- 0 --> Loop1 EXEC2 -- 1 --> Case1{{case(HALT, RTS, RTI, PUSHPSW, POPPSW, PUSH, POP, INTE, INTD, BOVF, BNEQ, BLEQU, JLSS, JLEQ, JMP, LD, ST, JSR, TST, XOR, STRLEN, ADD)}} Case1 -- 1 --> HALT1[1 HALT] Case1 -- 2 --> RTS1[2 RTS] HALT1 --> cIPSWSTART[cIPSWSTART] cIPSWSTART --> INTR1[INTR] INTR1 --> RTS2[2 RTS] RTS2 --> mxMAR1[mxMAR2, mxMAR1, ldMAR, decSP] mxMAR1 --> rdMEM1[rdMEM, ldMDR] rdMEM1 --> FCBUS1{{FCBUS}} FCBUS1 -- 0 --> Loop2(()) FCBUS1 -- 1 --> ldDWH[ldDWH] ldDWH --> mxMAR2[mxMAR2, mxMAR1, ldMAR, decSP] mxMAR2 --> rdMEM2[rdMEM, ldMDR] rdMEM2 --> FCBUS2{{FCBUS}} FCBUS2 -- 0 --> Loop2 FCBUS2 -- 1 --> ldDWL[ldDWL] ldDWL --> Loop2 Loop2 --> EXEC2 </pre>	step₀₀ br(if notEXEC then step₀₀) step₀₁ br(case(HALT, RTS, ..., STRLEN, ADD) then (HALT, step₀₂), (RTS, step₀₃), (RTI, step_{0A}), (PUSHPSW, step_{1F}), (POPSPW, step₂₆), (PUSH, step_{2D}), (POP, step₃₄), (INTE, step_{3C}), (INTD, step_{3D}), (BOVF, BNEQ, BLEQU, step_{3E}), (JLSS, JLEQ, step₄₀), (JMP, step₄₁), (LD, step₄₂), (ST, step₄₄), (JSR, step_{4B}), (TST, step₅₃), (XOR, step₅₄), (STRLEN, step₅₆), (ADD, step_{5B})) step₀₂ cIPSWSTART, br step_{5D} step₀₃ mxMAR2, mxMAR1, ldMAR, decSP step₀₄ rdMEM, ldMDR, br(if notFCBUS then step₀₄) step₀₅ ldDWH step₀₆ mxMAR2, mxMAR1, ldMAR, decSP step₀₇ rdMEM, ldMDR, br(if notFCBUS then step₀₇) step₀₈ ldDWL



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 7

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
		step₀₉ mxPC1, ldPC, br step_{5D} step_{0A} mxMAR2, mxMAR1, ldMAR, decSP step_{0B} rdMEM, ldMDR, br(if notFCBUS then step_{0B}) step_{0C} ldDWH step_{0D} mxMAR2, mxMAR1, ldMAR, decSP step_{0E} rdMEM, ldMDR, br(if notFCBUS then step_{0E}) step_{0F} ldDWL step₁₀ ldN, ldZ, ldC, ldV, ldI, ldSTART step₁₁ mxMAR2, mxMAR1, ldMAR, decSP step₁₂ rdMEM, ldMDR, br(if notFCBUS then step₁₂) step₁₃ ldDWH step₁₄ mxMAR2, mxMAR1, ldMAR, decSP



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 8

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
<pre> graph TD Start15(()) --> MDR15[MDR_{7..0} <= MEM[MAR_{15..0}]_{7..0}] MDR15 --> FCBUS15{{FCBUS}} FCBUS15 -- 1 --> MDR15 FCBUS15 -- 0 --> Exit15(()) </pre>	<pre> graph TD Start15(()) --> rdMEM15[rdMEM, ldMDR] rdMEM15 --> FCBUS15{{FCBUS}} FCBUS15 -- 1 --> rdMEM15 FCBUS15 -- 0 --> Exit15(()) </pre>	step ₁₅ rdMEM, ldMDR, br(if notFCBUS then step ₁₅)
<pre> graph TD Start16(()) --> DWL16[DWL_{7..0} <= MDR_{7..0}] </pre>	<pre> graph TD Start16(()) --> ldDWL16[ldDWL] </pre>	step ₁₆ ldDWL
<pre> graph TD Start17(()) --> A1517[A_{15..0} <= DW_{15..0}] </pre>	<pre> graph TD Start17(()) --> mxA017[mxA0, ldA] </pre>	step ₁₇ mxA0, ldA
<pre> graph TD Start18(()) --> MAR18[MAR_{15..0} <= SP_{15..0}, SP_{15..0} <= SP_{15..0} - 1] </pre>	<pre> graph TD Start18(()) --> mxMAR18[mxMAR2, mxMAR1, ldMAR, decSP] </pre>	step ₁₈ mxMAR2, mxMAR1, ldMAR, decSP
<pre> graph TD Start19(()) --> MDR19[MDR_{7..0} <= MEM[MAR_{15..0}]_{7..0}] MDR19 --> FCBUS19{{FCBUS}} FCBUS19 -- 1 --> MDR19 FCBUS19 -- 0 --> Exit19(()) </pre>	<pre> graph TD Start19(()) --> rdMEM19[rdMEM, ldMDR] rdMEM19 --> FCBUS19{{FCBUS}} FCBUS19 -- 1 --> rdMEM19 FCBUS19 -- 0 --> Exit19(()) </pre>	step ₁₉ rdMEM, ldMDR, br(if notFCBUS then step ₁₉)
<pre> graph TD Start1A(()) --> DWH1A[DWH_{7..0} <= MDR_{7..0}] </pre>	<pre> graph TD Start1A(()) --> ldDWH1A[ldDWH] </pre>	step _{1A} ldDWH
<pre> graph TD Start1B(()) --> MAR1B[MAR_{15..0} <= SP_{15..0}, SP_{15..0} <= SP_{15..0} - 1] </pre>	<pre> graph TD Start1B(()) --> mxMAR1B[mxMAR2, mxMAR1, ldMAR, decSP] </pre>	step _{1B} mxMAR2, mxMAR1, ldMAR, decSP
<pre> graph TD Start1C(()) --> MDR1C[MDR_{7..0} <= MEM[MAR_{15..0}]_{7..0}] MDR1C --> FCBUS1C{{FCBUS}} FCBUS1C -- 1 --> MDR1C FCBUS1C -- 0 --> Exit1C(()) </pre>	<pre> graph TD Start1C(()) --> rdMEM1C[rdMEM, ldMDR] rdMEM1C --> FCBUS1C{{FCBUS}} FCBUS1C -- 1 --> rdMEM1C FCBUS1C -- 0 --> Exit1C(()) </pre>	step _{1C} rdMEM, ldMDR, br(if notFCBUS then step _{1C})
<pre> graph TD Start1D(()) --> DWL1D[DWL_{7..0} <= MDR_{7..0}] </pre>	<pre> graph TD Start1D(()) --> ldDWL1D[ldDWL] </pre>	step _{1D} ldDWL
<pre> graph TD Start1E(()) --> PC1E[PC_{15..0} <= DW_{15..0}] PC1E --> INTR1E[INTR] INTR1E --> PUSH1E[4 PUSHPSW] </pre>	<pre> graph TD Start1E(()) --> mxPC1E[mxPC1, ldPC] mxPC1E --> INTR1E[INTR] INTR1E --> PUSH1E[4 PUSHPSW] </pre>	step _{1E} mxPC1, ldPC, br step _{5D}
<pre> graph TD Start1F(()) --> SP1F[SP_{15..0} <= SP_{15..0} + 1] </pre>	<pre> graph TD Start1F(()) --> incSP1F[incSP] </pre>	step _{1F} incSP
<pre> graph TD Start20(()) --> MAR20[MAR_{15..0} <= SP_{15..0}, MDR_{7..0} <= PSW_{7..0}] </pre>	<pre> graph TD Start20(()) --> MAR20[mxMAR2, mxMAR1, ldMAR, mxMDR2, mxMDR1, ldMDR] </pre>	step ₂₀ mxMAR2, mxMAR1, ldMAR, mxMDR2, mxMDR1, ldMDR



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 9

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
<pre> graph TD Start(()) --> Step21[MEM[MAR15..0]7..0 <= MDR7..0] Step21 --> FCBUS{FCBUS} FCBUS -- 0 --> Step21 FCBUS -- 1 --> Step22[SP15..0 <= SP15..0 + 1] </pre>	<pre> graph TD Start(()) --> Step21[wrMEM] Step21 --> FCBUS{FCBUS} FCBUS -- 0 --> Step21 FCBUS -- 1 --> Step22[incSP] </pre>	step ₂₁ wrMEM, br(if notFCBUS then step ₂₁)
<pre> graph TD Step22[SP15..0 <= SP15..0 + 1] --> Step23[MAR15..0 <= SP15..0, MDR7..0 <= PSW15..8] </pre>	<pre> graph TD Step22[incSP] --> Step23[mxMAR2, mxMAR1, ldMAR, mxMDR2, mxMDR0, ldMDR] </pre>	step ₂₂ incSP
<pre> graph TD Step23[MEM[MAR15..0]7..0 <= MDR7..0] --> FCBUS{FCBUS} FCBUS -- 0 --> Step23 FCBUS -- 1 --> Step24[] </pre>	<pre> graph TD Step23[wrMEM] --> FCBUS{FCBUS} FCBUS -- 0 --> Step23 FCBUS -- 1 --> Step24[] </pre>	step ₂₃ mxMAR2, mxMAR1, ldMAR, mxMDR2, mxMDR0, ldMDR
<pre> graph TD Step24[] --> INTR[INTR] INTR --> POPPSW[POPSPW] POPPSW --> 5[5] </pre>	<pre> graph TD Step24[] --> INTR[INTR] INTR --> POPPSW[POPSPW] POPPSW --> 5[5] </pre>	step ₂₄ wrMEM, br(if notFCBUS then step ₂₄)
<pre> graph TD Step25[] --> INTR[INTR] INTR --> POPPSW[POPSPW] POPPSW --> 5[5] 5 --> Step26[MAR15..0 <= SP15..0, SP15..0 <= SP15..0 - 1] </pre>	<pre> graph TD Step25[] --> INTR[INTR] INTR --> POPPSW[POPSPW] POPPSW --> 5[5] 5 --> Step26[mxMAR2, mxMAR1, ldMAR, decSP] </pre>	step ₂₅ br step _{5D}
<pre> graph TD Step26[MAR15..0 <= SP15..0, SP15..0 <= SP15..0 - 1] --> Step27[MDR7..0 <= MEM[MAR15..0]7..0] </pre>	<pre> graph TD Step26[mxMAR2, mxMAR1, ldMAR, decSP] --> Step27[rdMEM, ldMDR] </pre>	step ₂₆ mxMAR2, mxMAR1, ldMAR, decSP
<pre> graph TD Step27[MDR7..0 <= MEM[MAR15..0]7..0] --> FCBUS{FCBUS} FCBUS -- 0 --> Step27 FCBUS -- 1 --> Step28[DWH7..0 <= MDR7..0] </pre>	<pre> graph TD Step27[rdMEM, ldMDR] --> FCBUS{FCBUS} FCBUS -- 0 --> Step27 FCBUS -- 1 --> Step28[ldDWH] </pre>	step ₂₇ rdMEM, ldMDR, br(if notFCBUS then step ₂₇)
<pre> graph TD Step28[DWH7..0 <= MDR7..0] --> Step29[MAR15..0 <= SP15..0, SP15..0 <= SP15..0 - 1] </pre>	<pre> graph TD Step28[ldDWH] --> Step29[mxMAR2, mxMAR1, ldMAR, decSP] </pre>	step ₂₈ ldDWH
<pre> graph TD Step29[MAR15..0 <= SP15..0, SP15..0 <= SP15..0 - 1] --> Step30[MDR7..0 <= MEM[MAR15..0]7..0] </pre>	<pre> graph TD Step29[mxMAR2, mxMAR1, ldMAR, decSP] --> Step30[rdMEM, ldMDR] </pre>	step ₂₉ mxMAR2, mxMAR1, ldMAR, decSP
<pre> graph TD Step30[MDR7..0 <= MEM[MAR15..0]7..0] --> FCBUS{FCBUS} FCBUS -- 0 --> Step30 FCBUS -- 1 --> Step31[DWL7..0 <= MDR7..0] </pre>	<pre> graph TD Step30[rdMEM, ldMDR] --> FCBUS{FCBUS} FCBUS -- 0 --> Step30 FCBUS -- 1 --> Step31[ldDWL] </pre>	step _{2A} rdMEM, ldMDR, br(if notFCBUS then step _{2A})
<pre> graph TD Step31[DWL7..0 <= MDR7..0] --> Step32[PSW15..0 <= DW15..0] </pre>	<pre> graph TD Step31[ldDWL] --> Step32[ldN, ldZ, ldC, ldV, ldI, ldSTART] </pre>	step _{2B} ldDWL
<pre> graph TD Step32[PSW15..0 <= DW15..0] --> INTR[INTR] </pre>	<pre> graph TD Step32[ldN, ldZ, ldC, ldV, ldI, ldSTART] --> INTR[INTR] </pre>	step _{2C} ldN, ldZ, ldC, ldV, ldI, ldSTART, br step _{5D}



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 10

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
		step_{2D} incSP step_{2E} mxMAR2, mxMAR1, ldMAR, mxMDR0, ldMDR step_{2F} wrMEM, br(if notFCBUS then step_{2F}) step₃₀ incSP step₃₁ mxMAR2, mxMAR1, ldMAR, mxMDR1, ldMDR step₃₂ wrMEM, br(if notFCBUS then step₃₂) step₃₃ br step_{5D} step₃₄ mxMAR2, mxMAR1, ldMAR, decSP step₃₅ rdMEM, ldMDR, br(if notFCBUS then step₃₅) step₃₆ ldDWH step₃₇ mxMAR2, mxMAR1, ldMAR, decSP step₃₈ rdMEM, ldMDR, br(if notFCBUS then step₃₈)



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 11

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
1 ↓ DWL _{7..0} <= MDR _{7..0}	1 ↓ ldDWL	step ₃₉ ldDWL
A _{15..0} <= DW _{15..0}	mxA0, ldA	step _{3A} mxA0, ldA
PSWN <= N, PSWZ <= Z INTR	ldN, ldZ INTR	step _{3B} ldN, ldZ, br step _{5D}
8 INTE PSWI <= 1 INTR	8 INTE stPSWI INTR	step _{3C} stPSWI, br step _{5D}
9 INTD PSWI <= 0 INTR	9 INTD clPSWI INTR	step _{3D} clPSWI, br step _{5D}
10 BOVF, BNEQ, BLEQU brorjmp INTR	10 BOVF, BNEQ, BLEQU brorjmp INTR	step _{3E} br(if notbrorjmp then step _{5D})
1 PC _{15..0} <= PC _{15..0} + IR ₂₃ ...IR ₂₃ IR _{23..16} INTR	1 mxPC0, ldPC INTR	step _{3F} mxPC0, ldPC, br step _{5D}
11 JLSS, JLEQ brorjmp INTR	11 JLSS, JLEQ brorjmp INTR	step ₄₀ br(if notbrorjmp then step _{5D})
12	12	



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 12

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
12 JMP PC_{15..0} <= IR_{15..8}IR_{23..16} INTR 13 LD A_{15..0} <= B_{15..0} PSWN <= N, PSWZ <= Z INTR 14 ST regdir 1 → REG 0 → MDR_{7..0} <= A_{7..0} MEM[MAR_{15..0}]_{7..0} <= MDR_{7..0} FCBUS 0 → 1 → MDR_{7..0} <= A_{15..8}, MAR_{15..0} <= MAR_{15..0} + 1 MEM[MAR_{15..0}]_{7..0} <= MDR_{7..0} FCBUS 0 → 1 → INTR	12 JMP mxPC1, mxPC0, ldPC INTR 13 LD ldA ldN, ldZ INTR 14 ST regdir 1 → REG 0 → mxMDR0, ldMDR wrMEM FCBUS 0 → 1 → mxMDR1, ldMDR, incMAR wrMEM FCBUS 0 → 1 → INTR	step₄₁ mxPC1, mxPC0, ldPC, br step_{5D} step₄₂ ldA step₄₃ ldN, ldZ, br step_{5D} step₄₄ br(if regdir then step_{4A}) step₄₅ mxMDR0, ldMDR step₄₆ wrMEM, br(if notFCBUS then step₄₆) step₄₇ mxMDR1, ldMDR, incMAR step₄₈ wrMEM, br(if notFCBUS then step₄₈) step₄₉ br step_{5D}



Универзитет у Београду
Електротехнички факултет

Име и презиме

Индекс

Потпис

Пројекат

Задатак 209

Стефан Николић

109 / 2019

Назив

Основи рачунарске технике 2

Датум

25.09.2021.

Страна

13

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
		step4A mxGPR, wrGPR, br step5D
		step4B mxDW, ldDWL, ldDWH
		step4C incSP
		step4D mxMAR2, mxMAR1, ldMAR, mxMDR2, ldMDR
		step4E wrMEM, br(if notFCBUS then step4E)
		step4F incSP
		step50 mxMAR2, mxMAR1, ldMAR, mxMDR1, mxMDR0, ldMDR
		step51 wrMEM, br(if notFCBUS then step51)
		step52 mxPC1, ldPC, br step5D
		step53 and, ldN, ldZ, br step5D



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 14

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
17 XOR $A_{15..0} \leq A_{15..0} \text{ xor } B_{15..0}$ $PSWN \leq N, PSWZ \leq Z$ INTR 18 STRLEN $A_{15..0} \leq 0$ $MDR_{7..0} \leq MEM[MAR_{15..0}]_{7..0}$ FCBUS 1 zero 1 INTR 0 $A_{15..0} \leq A_{15..0} + 1, MAR_{15..0} \leq MAR_{15..0} + 1$ $PSWN \leq N, PSWZ \leq Z$ 19 ADD $A_{15..0} \leq A_{15..0} + B_{15..0}$ $PSWC \leq C, PSWV \leq V$ $PSWN \leq N, PSWZ \leq Z$ INTR INTR $INTR \leq 1, EXEC \leq 0$ EXEC	17 XOR xor, mxA1, ldA ldN, ldZ INTR 18 STRLEN clA rdMEM, ldMDR FCBUS 1 zero 1 INTR 0 incA, incMAR ldN, ldZ 19 ADD add, mxA1, ldA, ldC, ldV ldN, ldZ INTR INTR stINTR, clEXEC EXEC	step₅₄ xor, mxA1, ldA step₅₅ ldN, ldZ, br step_{5D} step₅₆ clA step₅₇ rdMEM, ldMDR, br(if notFCBUS then step₅₇) step₅₈ br(if zero then step_{5D}) step₅₉ incA, incMAR step_{5A} ldN, ldZ, br step₅₇ step_{5B} add, mxA1, ldA, ldC, ldV step_{5C} ldN, ldZ step_{5D} stINTR, clEXEC, br step₀₀



Универзитет у Београду
Електротехнички факултет

Име и презиме

Индекс

Потпис

Пројекат

Задатак 209

Стефан Николић

109 / 2019

Назив

Основи рачунарске технике 2

Датум

25.09.2021.

Страна

15

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
		step₀₀ br(if notINTR then step₀₀) step₀₁ br(if notprekid then step_{1B}) step₀₂ incSP step₀₃ mxMAR2, mxMAR1, ldMAR, mxMDR2, ldMDR step₀₄ wrMEM, br(if notFCBUS then step₀₄) step₀₅ incSP step₀₆ mxMAR2, mxMAR1, ldMAR, mxMDR1, mxMDR0, ldMDR step₀₇ wrMEM, br(if notFCBUS then step₀₇) step₀₈ incSP step₀₉ mxMAR2, mxMAR1, ldMAR, mxMDR0, ldMDR step_{0A} wrMEM, br(if notFCBUS then step_{0A})



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 16

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
1 ↓ <pre> graph TD Start(()) -- 1 --> SP15_0[SP_{15.0} ≤ SP_{15.0} + 1] SP15_0 --> MAR15_0[MAR_{15.0} ≤ SP_{15.0}, MDR_{7.0} ≤ A_{15.8}] MAR15_0 --> MEM15_0[MEM[MAR_{15.0}]_{7.0} ≤ MDR_{7.0}] MEM15_0 --> FCBUS1{{FCBUS}} FCBUS1 -- 0 --> SP15_0 FCBUS1 -- 1 --> SP15_0_2[SP_{15.0} ≤ SP_{15.0} + 1] SP15_0_2 --> MAR15_0_2[MAR_{15.0} ≤ SP_{15.0}, MDR_{7.0} ≤ PSW_{7.0}] MAR15_0_2 --> MEM15_0_2[MEM[MAR_{15.0}]_{7.0} ≤ MDR_{7.0}] MEM15_0_2 --> FCBUS2{{FCBUS}} FCBUS2 -- 0 --> SP15_0_2 FCBUS2 -- 1 --> SP15_0_3[SP_{15.0} ≤ SP_{15.0} + 1] SP15_0_3 --> MAR15_0_3[MAR_{15.0} ≤ SP_{15.0}, MDR_{7.0} ≤ PSW_{15.8}] MAR15_0_3 --> MEM15_0_3[MEM[MAR_{15.0}]_{7.0} ≤ MDR_{7.0}] MEM15_0_3 --> FCBUS3{{FCBUS}} FCBUS3 -- 0 --> SP15_0_3 FCBUS3 -- 1 --> BR2_0[BR_{2.0} ≤ UEXT_{2.0}] BR2_0 --> MAR15_0_4[MAR_{15.0} ≤ IVTP_{15.0} + IVTDSP_{15.0}] MAR15_0_4 --> MDR7_0[MDR_{7.0} ≤ MEM[MAR_{15.0}]_{7.0}] MDR7_0 --> FCBUS4{{FCBUS}} FCBUS4 -- 0 --> MAR15_0_4 FCBUS4 -- 1 --> MAR15_0_5[MAR_{15.0} ≤ MAR_{15.0} + 1, DWL_{7.0} ≤ MDR_{7.0}] MAR15_0_5 --> End(()) </pre>	1 ↓ <pre> graph TD Start(()) -- 1 --> incSP1[incSP] incSP1 --> MAR15_0[MxMAR2, MxMAR1, ldMAR, MxMDR1, ldMDR] MAR15_0 --> wrMEM1[wrMEM] wrMEM1 --> FCBUS1{{FCBUS}} FCBUS1 -- 0 --> incSP1 FCBUS1 -- 1 --> incSP2[incSP] incSP2 --> MAR15_0_2[MxMAR2, MxMAR1, ldMAR, MxMDR2, MxMDR1, ldMDR] MAR15_0_2 --> wrMEM2[wrMEM] wrMEM2 --> FCBUS2{{FCBUS}} FCBUS2 -- 0 --> incSP2 FCBUS2 -- 1 --> incSP3[incSP] incSP3 --> MAR15_0_3[MxMAR2, MxMAR1, ldMAR, MxMDR2, MxMDR0, ldMDR] MAR15_0_3 --> wrMEM3[wrMEM] wrMEM3 --> FCBUS3{{FCBUS}} FCBUS3 -- 0 --> incSP3 FCBUS3 -- 1 --> ldBR[ldBR] ldBR --> MAR15_0_4[MxMAR2, MxMAR1, MxMAR0, ldMAR] MAR15_0_4 --> rdMEM[rdMEM, ldMDR] rdMEM --> FCBUS4{{FCBUS}} FCBUS4 -- 0 --> MAR15_0_4 FCBUS4 -- 1 --> incMAR[incMAR, ldDWL] incMAR --> End(()) </pre>	step_{0B} incSP step_{0C} mxMAR2, mxMAR1, ldMAR, mxMDR1, ldMDR step_{0D} wrMEM, br(if notFCBUS then step_{0D}) step_{0E} incSP step_{0F} mxMAR2, mxMAR1, ldMAR, mxMDR2, mxMDR1, ldMDR step₁₀ wrMEM, br(if notFCBUS then step₁₀) step₁₁ incSP step₁₂ mxMAR2, mxMAR1, ldMAR, mxMDR2, mxMDR0, ldMDR step₁₃ wrMEM, br(if notFCBUS then step₁₃) step₁₄ ldBR step₁₅ mxMAR2, mxMAR1, mxMAR0, ldMAR step₁₆ rdMEM, ldMDR, br(if notFCBUS then step₁₆) step₁₇ incMAR, ldDWL



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 17

Дијаграм тока микрооперација	Дијаграм тока управљачких сигнала	Секвенца управљачких сигнала
<pre> graph TD Start(()) --> MDR[MDR_{7..0} <= MEM[MAR_{15..0}]_{7..0}] MDR --> FCBUS{FCBUS} FCBUS -- 0 --> Start FCBUS -- 1 --> DWH[DWH_{7..0} <= MDR_{7..0}] DWH --> PC[PC_{15..0} <= DW_{15..0}] PC --> IF1[IF] IF1 --> IF2[IF] IF2 --> FETCH[FETCH <= 1, INTR <= 0] FETCH --> INTR[INTR] </pre>	<pre> graph TD Start(()) --> rdMEM[rdMEM, ldMDR] rdMEM --> FCBUS{FCBUS} FCBUS -- 0 --> Start FCBUS -- 1 --> ldDWH[ldDWH] ldDWH --> mxPC1[mxPC1, ldPC] mxPC1 --> IF1[IF] IF1 --> IF2[IF] IF2 --> stFETCH[stFETCH, clINTR] stFETCH --> INTR[INTR] </pre>	step₁₈ rdMEM, ldMDR, br(if notFCBUS then step₁₈) step₁₉ ldDWH step_{1A} mxPC1, ldPC step_{1B} stFETCH, clINTR, br step₀₀



Универзитет у Београду
Електротехнички факултет

Име и презиме	Индекс	Потпис	Пројекат Задатак 209	
Стефан Николић	109 / 2019			
Назив Основи рачунарске технике 2			Датум 25.09.2021.	Страна 18