

#### Εθνικό Μετσοβίο Πολυτέχνειο

ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΑΚΑΔ. ΕΤΟΣ 2024-2025

ΑΘΗΝΑ 4 Οκτωβρίου 2024

## 1η ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ ΓΙΑ ΤΟ ΜΑΘΗΜΑ "Εργαστήριο Μικροϋπολογιστών"

Ανάπτυξη κώδικα για το μικροελεγκτή ATmega328 και προσομοίωση της εκτέλεσης του στο αναπτυξιακό περιβάλλον MPLAB X

# Συνεργάτες

Νικόλαος Αναγνώστου 03121818 Νικόλαος Λάππας 03121098

### Ζήτημα 1.1

Σε αυτή την άσκηση ζητήθηκε να παρέχουμε σε avr assembly μια συνάρτηση wait\_x\_msec η οποία ανάλογα με το τι αριθμός αναπαριστά το ζεύγος καταχωρητών r25 - r24 να παράγει την αντίστοιχη καθυστέρηση σε msec.

Προχωρούμε στην εξήγηση. Αφού ο μικροεπεξεργαστής τρέχει με συχνότητα 16 Mhz πρέπει για κάθε msec η ζητούμενη συνάρτηση wait\_x\_msec να φροντίζει εσωτερικά αυτής να καταναλώνονται 16000 κύκλοι αθροιστικά για όλα τα ζητούμενα msec πέραν του τελευταίου όπου για να πετύχουμε την απόλυτη ακρίβεια κάναμε κάτι διαφορετικό!

Βλέποντας τον κώδικα πιο κάτω παρατηρούμε πως καταναλώνονται συνολικά για κάθε msec εκτός του τελευταίου:

```
1+1+(3997*2+3996*2+1)"helper for each msec" +2+1+10+2=16000 κύκλοι.
```

Για το τελευταίο msec έχουμε:

1+1+(3997\*2+3996\*2+1)" helper for each msec" +2+2+4+3+4=16000 κύκλους, συμπεριλαμβάνοντας και τους κύκλους της reall εντολής (3) και της ret (4).



#### Ζήτημα 1.2

Στην συγκεκριμένη άσκηση καλούμαστε να υπολογίσουμε τις λογικές συναρτήσεις

$$F0 = (A \cdot B' + B' \cdot D)'$$

$$F1 = (A + C') \cdot (B + D')$$

σε avr assembly για τον μικροελεγκτή ATmega328.

Στον κώδικά μας, αφού φορτώσουμε στους καταχωρητές τις αρχικές τιμές των A, B, C και D, υπολογίσουμε μεμονωμένα τις λογικές τιμές σιγά σιγά με την βοήθεια προσωρινών καταχωρητών και τον εντολών OR (λογικό Ή) και AND (λογικό ΚΑΙ). Τα αποτελέσματα τα τυπώνουμε στο PORTD του μικροελεγκή, αφού πρόκειται για λογικές συναρτήσεις με 8-bit η καθεμία (και το PORTD έχει 8 leds).

Το loop υπολογισμού των λογικών συναρτήσεων εκτελέστηκε 6 φορές, και σε κάθε loop αυξάναμε τους καταχωρητές τόσο όσο καθορίζει η εκφώνηση της άσκησης. Για να το πετύχουμε αυτό, επειδή αυξάνουμε απευθείας τους καταχωρητές όσο μας λέει η εκφώνηση, τους αρχικοποιήσαμε εκτός του loop με τιμή ανάλογη (μικρότερη τόσες φορές όσες έπρεπε). Τα αποτελέσματα φαίνονται στον επόμενο πίνακα:

Α	В	С	D	F0	F1
0x51	0x41	0x21	0x01	0xEF	0xDF
0x52	0x43	0x24	0x05	0xEB	0xDB
0x53	0x45	0x27	0x09	0xE5	0xD3
0x54	0x47	0x2A	0x0D	0xE7	0xD5
0x55	0x49	0x2D	0x11	0xEB	0xC7
0x56	0x4B	0x30	0x15	0xEB	0xCB

```
main:
; calculate FO
                                                    ;initialize the registers with their values
and temp FO, complement B
                                                    ; minus the number we add in each iteration
and temp, complement B
                                                    ldi A, 0x50
                                                    ldi B, 0x3F
or temp FO, temp
                                                    ldi C, OxlE
com temp F0 ; value F0
                                                    ldi D. 0xFD
                                                    ldi counter, 0x06
out PORTD, temp F0
                                                    out DDRD, r24; Init PORTD as output
; calculate F1
                                                main loop:
or temp Fl, complement C
                                                    subi A. -1
or complement D, B
                                                    subi B, -2
and temp F1, complement_D ; value F1
                                                    subi C, -3
                                                    subi D, -4
out PORTD, temp F1
```

Να πούμε συμπληρωματικά ότι η τελευταία εντολή (*rjmp main*) είναι για την συνεχή λειτουργία του προγράμματος και μπορεί να παραληφθεί.

#### Ζήτημα 1.3

Σε αυτή την άσκηση ζητήθηκε να προσομοιώσουμε ένα τρενάκι που ξεκινάει από δεξιά και πάει αριστερά και σε κάθε βήμα κάνει στάση 1 sec και όταν φτάσει στο MSB της PORTD τότε κάνει 2 sec στάση και ξεκινάει κίνηση προς τα δεξιά όπου πάλι κάθε βήμα πρέπει να καθυστερεί 1 sec μέχρι να φτάσει στο LSB όπου κάνει στάση πάλι 2 sec και έπειτα πάει αριστερά ....και αυτό έπρεπε να εκτελείται ατέρμονα.

Αυτό υλοποιήθηκε με την σύνθετη συνάρτηση της άσκησης 1.1 wait\_x\_msec.

Πέρα από αυτή τη συνάρτηση η λογική της άσκησης είναι απλή , θέσαμε την ddrd σε 0XFF ώστε η portd να είναι η έξοδος και έπειτα φορτώσαμε την τιμή 0x01 στην portd μιας και το τρένο κλήθηκε να ξεκινά από δεξιά. Κατόπιν ακολουθούν πολλαπλά lsl με ανάλογες καθυστερήσεις για κίνηση αριστερά ,όπου θέταμε το T flag του sreg στο λογικό 0 και μετά με lsr για την κίνηση προς τα δεξιά με ανάλογες καθυστερήσεις ,όπου θέταμε το T flag του sreg στο λογικό 1.

Τέλος ας σημειωθεί πως τροποποιήσαμε την wait\_x\_msec ώστε στο τέλος αυτής τα r24 και r25 να αρχικοποιούνται ξανά στα 1000msec. Αυτό επέφερε μια ακόμη πιο μικρή απόκλιση από τους 6 κύκλους που εξηγήσαμε στην 1.1 όμως σε πραγματικά νούμερα αυτή η απόκλιση δεν έπαψε να είναι παρά ελάχιστη και ο χρόνος μας είχε ως αποτέλεσμα ακρίβεια τουλάχιστον 3 δεκαδικών αν όχι και παραπάνω.

Ένας ενδεικτικός χρόνος για αυτή την άσκηση και για την ακρίβεια του χρόνου μας είναι ο εξής:

```
Target halted. Stopwatch cycle count = 15 (937,5 ns)
Target halted. Stopwatch cycle count = 272000168 (17,00001 s)
```

\*17 sec είναι ο χρόνος από την εκκίνηση του τρένου από τα δεξιά μέχρι να βρεθεί στην ίδια θέση και αφού έχουν περιέλθει τα δύο sec και το τρένο είναι έτοιμο να προχωρήσει.