Εθνικο Μετσοβιο Πολυτεχνειο
Σχολη Ηλεκτρολογων Μηχανικων και Μηχανικων Υπολογιστων
Τομεας Τεχνολογιας Πληροφορικης και Υπολογιστων
Εργαστηριο Μικροϋπολογιστων και Ψηφιακων Συστηματων

Ψηφιακά Συστήματα VLSI

6η Εργαστηριακή Άσκηση (Bonus)

Runtime Reconfigurable Debayering Filter

Εισαγωγή

Στην προηγούμενη εργαστηριακή άσκηση έχει υλοποιηθεί στο Zybo ένα debayering φίλτρο σε Zynq SoC FPGA. Μέχρι στιγμής, το φίλτρο λαμβάνει μια εικόνα ενός συγκεκριμένου μεγέθους στην είσοδο, και μετατρέπει την εικόνα από μωσαϊκό Bayer σε RGB. Μέχρι στιγμής, το φίλτρο που έχετε φτιάξει, υποστηρίζει συγκεκριμένο μέγεθος εικόνας εισόδου. Σε ένα πραγματικό όμως συστήμα, είναι συνηθισμένο να γίνεται αλλαγή του μεγέθους εικόνας που υποστηρίζεται.



Σχήμα 1: Η συστοιχία χρωματικών φίλτρων Bayer [1].

Ζητούμενο Εργαστηριακής Άσκησης

Στα πλαίσια της παρούσας Εργαστηριακής Άσκησης, καλείστε να μετατρέψετε το φίλτρο Debayering, το οποίο θα πρέπει να μπορεί να αλλάζει το μέγεθος της εικόνας που υποστηρίζει. Δηλαδή, ο χρήστης στο software, θα επιλέγει το μέγεθος της εικόνας το οποίο θα φορτωθεί. Συγκεκριμένα, το runtime reconfigurable debayering θα πρέπει να υποστηρίζει εικόνες μεγέθους:

64x64, 128x128, 256x256, 512x512, 1024x1024

Προτεινόμενη Αρχιτεκτονική & Σχεδίαση

Η υλοποίηση θα πραγματοποιηθεί σε FPGA με τη γλώσσα περιγραφής υλικού VHDL. Ως εργαλείο θα χρησιμοποιήσετε το Xilinx Vivado, στο οποίο θα επιλέξετε ως board το Zybo. Προτείνουμε να χρησιμοποιήσετε το Debayering που έχετε φτιάξει στην προηγούμενη εργαστηριακή άσκηση, και να κάνετε σε αυτό τις αλλαγές που χρειάζονται. Συγκεκριμένα, για τον ορισμό της διάστασης της εικόνας προτείνουμε να φτιαχτεί ένα επιπλέον σήμα, το οποίο θα ορίζει

το μέγεθος της εικόνας εισόδου (image_dim), καθώς και ένα σήμα (image_dim_vld) που θα γίνεται '1' όταν ο χρήστης θέτει μια valid τιμή για διάσταση εικόνας. Τα υπόλοιπα σήματα είναι ίδια με το Debayering της 5ης εργαστηριακής άσκησης.

Προκειμένου να γίνει η μετατροπή του Debayering της 5ης εργαστηριακής άσκησης, θα χρειαστεί ουσιαστικά η μεταβλητή generic που είχατε στον κώδικα σας για το μέγεθος της εικόνας εισόδου, να μετατραπεί σε input port. Το κομμάτι που επηρεάζεται περισσότερο από αυτό, είναι στις FIFOs που έχετε χρησιμοποιήσει στον Serial to Parallel converter στην είσοδο του κυκλώματος.

Προκειμένου να λειτουργήσει με παραμετρικό μέγεθος εικόνας, προτείνουμε να φτιάξετε τον serial to parallel για το μεγαλύτερο μέγεθος εικόνας που πρέπει να υποστηρίζετε (δηλ. 1024x1024), έτσι ώστε αυτό το κύκλωμα να μπορεί να υποστηρίζει και μικρότερα μεγέθη εικόνας εισόδου με κάποια επιπλέον λογική.

Το σήμα image_dim που δηλώνει το μέγεθος της εικόνας που θα χρειαστεί να επεξεργαστεί το φίλτρο, μπορεί να υλοποιηθεί με διαφορετικούς τρόπους. Για παράδειγμα:

1. Να περιέχει τον αριθμό των δεδομένων της εικόνας εισόδου, (π.χ. Για εικόνα 512x512 το image_dim θα είναι ίσο με 262144).
2. Να περιέχει τη μία από τις δύο διαστάσεις της εικόνας[1] (π.χ. Για εικόνα 512x512 το image_dim θα είναι ίσο με 512).
3. Να είναι μια τιμή που θα επιλέξετε εσείς αυθαίρετα, η οποία στο hardware θα αντιστοιχίζεται στην κανονική τιμή της εικόνας (π.χ. Για εικόνα 256x256 το image_dim θα είναι ίσο με 1, για εικόνα 512x512 το image_dim θα είναι ίσο με 2 κλπ).

Μπορείτε να επιλέξετε εσείς έναν από τους 3 τρόπους για να υλοποιήσετε. Στο hardware θα πρέπει να υλοποιηθεί και η αντίστοιχη λογική που χρειάζεται, αναλόγως τον τρόπο αναπαράστασης του image_dim που θα επιλέξετε. Για παράδειγμα, για τον 3ο τρόπο, θα πρέπει να υλοποιηθεί στο hardware μια lookup table λογική, που θα αντιστοιχίζει την "αυθαίρετη τιμή" που δίνει ο χρήστης με την κανονική τιμή του μεγέθους της εικόνας.



Σχήμα 4: Το I/O της στοχευμένης αρχιτεκτονικής του Debayering φίλτρου μαζί με την επιπλέον λογική για τον έλεγχο του μεγέθους εικόνας.

[1] Θεωρούμε πως πάντα η εικόνα της εισόδου είναι τετραγωνική, δηλαδή της μορφής NxN

<u>Λειτουργία Κυκλώματος</u>:
Η βασική μονάδα του debayering πρέπει να λειτουργεί με τον ίδιο τρόπο που λειτουργούσε και στην 5η εργαστηριακή άσκηση. Πριν φορτωθεί μια καινούργια εικόνα για επεξεργασία, θα πρέπει το Debayering να λαμβάνει ως είσοδο το μέγεθος της εικόνας που θα υποστηρίξει. Ένα ενδεικτικό waveform μιας πλήρης λειτουργίας του κυκλώματος φαίνεται στο Σχήμα 5.



Σχήμα 5: Waveform των σημάτων εισόδου/εξόδου του debayering φίλτρου

Στην πρώτη φάση του κυκλώματος, βλέπουμε πως το image_dim καθορίζει το μέγεθος της εικόνας που θα επεξεργαστούμε. Χρησιμοποιείται παράλληλα και το σήμα image_dim_vld, προκειμένου να γνωρίζει πως η τιμή που θα λάβει το κύκλωμα είναι σωστή. Μόλις το Debayering θέσει το μέγεθος της εικόνας που έχει ζητηθεί από την είσοδο, τότε μπορεί να ξεκινήσει κανονικά η διαδικασία για να λάβει τα pixel στην είσοδο και να παράξει τα RGB.

Προγραμματισμός SoC FPGA

Ακόμα, σε αυτή την εργαστηριακή άσκηση καλείστε να προγραμματίσετε την αναπτυξιακή πλακέτα ZYBO, ώστε να υλοποιεί ένα <u>Runtime Reconfigurable Debayering φίλτρο</u>, στο οποίο τα δεδομένα εισόδου καθώς και το μέγεθος της εικόνας που θα υποστηρίζει το φίλτρο θα αποστέλλονται από τον ενσωματωμένο επεξεργαστή (ARM) προς το FPGA για επεξεργασία, και αντίστροφα για τα αντίστοιχα αποτελέσματα.

Προκειμένου να γίνει αυτό, θα χρησιμοποιήσετε τις 2 AXI διεπαφές που είδατε στο εργαστήριο, δηλαδή τη διεπαφή **AXI-Lite** και τη διεπαφή **AXI-Stream**. Συγκεκριμένα:

- **AXI-LITE:** Με τη χρήση του AXI-LITE, θα μεταφέρεται στο FPGA το μέγεθος της εικόνας το οποίο θα υποστηρίζει το φίλτρο debayering.
- **AXI-STREAM:** Με τη χρήση του AXI-STREAM θα μεταφέρονται από/προς το FPGA τα δεδομένα εισόδου και εξόδου (όπως γινόταν και στην 5η εργαστηριακή άσκηση).

Πάνω στην υποδομή του debayering που έχετε δημιουργήσει στο Β μέρος της 5ης εργαστηριακής άσκησης, θα χρειαστεί να προσθέσετε μια διεπαφή AXI-LITE (παρόμοια με αυτή που είχατε φτιάξει για το FIR), η οποία θα είναι υπεύθυνη να φέρνει από τον επεξεργαστή το μέγεθος της εικόνας. Η τελική αρχιτεκτονική του τελικού συστήματος φαίνεται στο σχήμα 6.



Σχήμα 6: Τελική αρχιτεκτονική του Runtime Reconfigurable Debayering IP με τις διεπαφές AXI-Lite και AXI-Stream

Παρατηρήσεις

- Η άσκηση αυτή βασίζεται σε προηγούμενες εργαστηριακές ασκήσεις. Συγκεκριμένα, είναι σημαντικό να λειτουργεί το debayering φίλτρο στο Zybo. Ακόμα, είναι βοηθητικό να λειτουργεί το FIR στο Zybo, καθώς θα έχετε μια λειτουργική υποδομή AXI-Lite.
- Προτείνουμε όταν το τρέξετε στο Zybo, μόλις γράψετε τον register με τη διάσταση της εικόνας εισόδου, να διαβάσετε πίσω στον επεξεργαστή την τιμή του register, προκειμένου να βλέπετε πως η τιμή που δώσατε έχει γραφτεί σωστά.
- Το TREADY του debayering, μέχρι στιγμής ήταν σταθερό στο '1', αφού το debayering ήταν διαρκώς έτοιμο να λάβει δεδομένα. Στην προκειμένη περίπτωση, θα μπορούσατε να το θέσετε ίσο με '1', μόνο αφού έχει γίνει configure το debayering με τη διάσταση της εικόνας εισόδου, μιας και μόνο τότε είναι πραγματικά έτοιμο να λάβει δεδομένα εισόδου.
- Για ευκολία, αρχικά μπορείτε να ελέγξετε να περνάτε μια καινούργια εικόνα (με διαφορετικές διαστάσεις) κάνοντας reprogram το FPGA από το Vitis (χωρίς να φτιάξετε καινούργιο bitstream).
- Για την ενσωμάτωση στο block design, προτείνουμε να φτιάξετε ένα IP που θα περιέχει όλη τη λογική του debayering φίλτρου, μαζί με τις 3 AXI διεπαφές, δηλαδή τα 2 AXI-Stream interfaces (slave/master) καθώς και την AXI-Lite SLAVE διεπαφή. Για να γίνει αυτό, θα χρειαστεί να κάνετε package ένα custom IP, στο οποίο εκτός από τη default AXI-LITE διεπαφή, θα προσθέσετε και 2 επιπλέον AXI-STREAM διεπαφές:



Στη συνέχεια, στη VHDL που θα γίνει generate, θα προσθέσετε οτι λογική εσείς κρίνετε απαραίτητη. Αυτό σημαίνει, πως θα πρέπει να προσθέσετε:

- Τη λογική που θα λαμβάνει απο τον AXI-Lite register το σήμα image_dim_data και image_dim_vld
- Τη λογική του debayering φίλτρου
- Τη σύνδεση του debayering φίλτρου με τις Slave & Master επαφές του AXI Stream (όπως έγινε και στην 5β άσκηση).
- Τη σύνδεση του debayering φίλτρου με τα σήματα image_dim_data και image_dim_vld

- Στη συνέχεια, αφού κάνετε package το IP, θα το προσθέσετε στο block design που κάνει generate το tcl script της εργαστηριακής άσκησης 5β. Επομένως, φτιάξτε ένα καινούργιο project χρησιμοποιώντας το ίδιο tcl script, ανοίξτε το block design, και προσθέστε το IP που κάνατε package. Στη συνέχεια, θα συνδέσετε τα 2 AXI-Stream interfaces απο τους DMA με το IP σας:



Έπειτα, θα επιλέξετε το run Run automation που θα εμφανιστεί, προκειμένου το vivado να συμπληρώσει αυτόματα τις υπόλοιπες συνδέσεις που μένουν. Ακόμα, θα πρέπει να διαγράψετε τυχόν ports που έχουν μείνει στον αέρα στο block design, (π.χ. M_AXIS_TO_ACCELERATOR).
Σημαντικό είναι στο run automation βήμα που θα συνδεθούν αυτόματα από το vivado οι υπόλοιπες συνδέσεις που λείπουν, να επιλέξετε το 100 MHz clock και για το AXI-Lite:



Ακόμα, θα χρειαστεί να κάνετε comment στους κώδικες τα AXI-S Slave & Master σήματα που δεν χρησιμοποιείτε στα αρχεία που χρειάζεται. Το τελικό block design που θα προκύψει είναι το εξής:



Παραδοτέα Εργαστηριακής Άσκησης

Για την επίδειξη της εργαστηριακής άσκησης, καλείστε να δείξετε τη λειτουργία του κυκλώματος στο Zybo, τρέχοντας με το ίδιο bitstream στη σειρά εικόνες διαφορετικού μεγέθους (π.χ., πρώτα στο Zybo να επεξεργάζεται μια εικόνα 128x128, και στη συνέχεια να επεξεργάζεται μία εικόνα 1024x1024, χωρίς να γίνεται επαναπρογραμματισμός του device. Όπως και στην προηγούμενη εργαστηριακή άσκηση, ο ARM είναι υπεύθυνος για την παραγωγή δεδομένων εισόδου, καθώς και το verification των τιμών που δέχεται από το FPGA. Ακόμα, σε κάθε εικόνα που επεξεργάζεται το FPGA, θα εκτυπώνεται και πάλι το speedup CPU vs. FPGA.
Σημείωση: Το project στο vitis πρέπει να γίνει build με “Release” και όχι με “Debug”.

Ακόμα, μαζί με την εξέταση στο εργαστήριο, καλείστε να παραδώσετε στο HELIOS ένα zip αρχείο που να περιέχει τα ακόλουθα:

- τον VHDL κώδικα του κυκλώματος
- τον VHDL κώδικα του testbench του κυκλώματος
- ένα PDF αρχείο το οποίο θα περιλαμβάνει:
    - το μπλοκ διάγραμμα του κυκλώματος
    - μία σύντομη επεξήγηση των βασικών δομικών μονάδων
    - Μια σύγκριση των πόρων του FPGA μεταξύ (α) της runtime reconfigurable έκδοσης του debayering, και (β) της στατικής εκδοχής του debayering που είχατε υλοποιήσει στην άσκηση 5 (με χρήση generics) για εικόνες 256x256, 512x512, 1024x1024. Να σχολιάσετε τα αποτελέσματα που παρατηρείτε.
    - Μία σύγκριση των speedup CPU vs. FPGA για όλα τα διαφορετικά μεγέθη εικόνων. Να σχολιάσετε τα αποτελέσματα που παρατηρείτε.