

Συστήματα Μικροϋπολογιστών

1η ομάδα ασκήσεων

Νικόλαος Παγώνας, el18175
Αναστάσιος Παπαζαφειρόπουλος, el18079

1η άσκηση

Για την μετατροπή σε assembly χρησιμοποιήθηκε ο πίνακας 2 του παραρτήματος 2 των σημειώσεων. Πρέπει να προσέξουμε ότι στις διευθύνσεις δίνεται πρώτα το LSByte και ύστερα το MSByte. Για παράδειγμα, όταν σε γλώσσα μηχανής διαβάζουμε **00 30**, αυτό αναφέρεται στην διεύθυνση **3000H**.

Μετατροπή σε assembly:

```
MVI C,08H
LDA 2000H
RAL
JC 080DH
DCR C
JNZ 0805H
MOV A,C
CMA
STA 3000H
RST 1
```

Με συμβολικές διευθύνσεις:

```
START:
    MVI C,08H ; χρήση του C ως μετρητή με αρχική τιμή 8
    LDA 2000H ; φόρτωσε το περιεχόμενο των dip switches στον A
FIRST:
    RAL      ; αριστερή ολίσθηση μέσω κρατουμένου, το MSB του A αποθηκεύεται στο CY
    JC SECOND ; αν το CY είναι 1 τότε πήγαινε να ανάψεις τα κατάλληλα LED
    DCR C    ; αν όχι μείωσε τον μετρητή C κατά 1
    JNZ FIRST ; επανάλαβε την διαδικασία μέχρι να βρεις άσσο
SECOND:
    MOV A,C  ; αποθήκευσε την τιμή του μετρητή στον A
    CMA     ; συμπλήρωμα ως προς 1 του A λόγω αρνητικής λογικής των LED
    STA 3000H ; εμφάνισε το κατάλληλο αποτέλεσμα στα LED
    RST 1
END
```

Για επαναλαμβανόμενη εκτέλεση στον προσομοιωτή


```
START:
    MVI C,08H
    LDA 2000H
FIRST:
    RAL
    JC SECOND
    DCR C
    JNZ FIRST
SECOND:
    MOV A,C
    CMA
    STA 3000H
    JMP START
END
```

Παρατηρώντας προσεκτικά τον κώδικα, αλλά και επιβεβαιώνοντας με τη χρήση του mLAB, συμπεραίνουμε ότι το πρόγραμμα

- παίρνει είσοδο από τα dip switches (2000H)
- βρίσκει τη θέση του πρώτου bit από τα αριστερά που είναι ίσο με 1
- εμφανίζει τη θέση αυτή σε δυαδική μορφή, στα LED εξόδου (3000H)

Για να εκτελείται συνεχώς, χρειάζεται μία εντολή jump η οποία επιστρέφει στην αρχή του προγράμματος.

Το διάγραμμα ροής που αντιστοιχεί στο παραπάνω πρόγραμμα:



2η και 3η άσκηση


Ο κώδικας και των δύο ασκήσεων βρίσκεται στα αρχεία ex2.8085 και ex3.8085 αντίστοιχα, μαζί με τα κατάλληλα σχόλια για την κατανόηση της λειτουργίας των προγραμμάτων.

4η άσκηση


Αν συμβολίσουμε με x τον αριθμό των τεμαχίων:

Τεχνολογία	Συνολικό Κόστος (€)	Κόστος/τεμάχιο (€)
1η	$20000 + 20x$	$\frac{20000}{x} + 20$
2η	$10000 + 40x$	$\frac{10000}{x} + 40$
3η	$100000 + 4x$	$\frac{100000}{x} + 4$
4η	$200000 + 2x$	$\frac{200000}{x} + 2$

Απεικονίζουμε τις καμπύλες κόστους ανά τεμάχιο:



Και τις καμπύλες συνολικού κόστους:



Επίσης, χρησιμοποιώντας τις εξισώσεις των ευθειών που δίνουν το συνολικό κόστος για κάθε περίπτωση, βρίσκουμε τα σημεία τομής τους, και άρα ποιο κόστος είναι ελάχιστο στο εκάστοτε διάστημα. Προκύπτουν τα εξής:

- $0 < x < 500$: Ευνοϊκότερη η 2η τεχνολογία.
- $500 < x < 5000$: Ευνοϊκότερη η 1η τεχνολογία.
- $5000 < x < 100000$: Ευνοϊκότερη η 3η τεχνολογία.
- $x > 100000$: Ευνοϊκότερη η 4η τεχνολογία.

Για να εξαφανιστεί η επιλογή της πρώτης τεχνολογίας, πρέπει η 2η τεχνολογία να είναι ευνοϊκότερη ακόμα και στην περιοχή 500 με 5000. Συμβολίζοντας το υπό διερεύνηση κόστος των I.C. της 2ης τεχνολογίας με k :

$$20000 + 20x > 10000 + (k + 10)x$$

$$k < \frac{10000}{x} + 10$$

Επειδή το παραπάνω πρέπει να ισχύει για $x \in [500, 5000]$, έχουμε:

- Για $x = 500$, $k < 30$
- Για $x = 5000$, $k < 12$

Επομένως συνολικά, πρέπει το κόστος I.C. ανά τεμάχιο να είναι μικρότερο από 12 ευρώ προκειμένου να εξαφανιστεί η 1η τεχνολογία.

5η άσκηση

```
1 //=====GATE LEVEL IMPLEMENTATION=====//
2
3
4 //-----F1-----//
5
6 module Circuit_F1 (A,B,C,D,F1);
7     output F1;
8     input A,B,C,D;
9
10    wire Bnot, Cnot, w1, w2, w3, w4;
11
12    not
13        (Bnot, B),
14        (Cnot, C);
15    and
16        (w1, B, C),
17        (w3, Bnot, Cnot, D);
18    or
19        (w2, w1, D);
20    and
21        (w4, A, w2);
22    or
23        (F1, w4, w3);
24 endmodule
25
26 //-----F2-----//
27
28 module Circuit_F2 (A,B,C,D,F2);
29     output F2;
30     input A,B,C,D;
31
32    wire Anot, Bnot, Cnot, Dnot, m0, m2, m3, m5, m7, m9, m10, m11, m13,
33        m14;
34
35    not
36        (Anot, A),
37        (Bnot, B),
38        (Cnot, C),
39        (Dnot, D);
40
41    and
42        (m0, Anot, Bnot, Cnot, Dnot),
43        (m2, Anot, Bnot, C, Dnot),
44        (m3, Anot, Bnot, C, D),
45        (m5, Anot, B, Cnot, D),
46        (m7, Anot, B, C, D),
47        (m9, A, Bnot, Cnot, D),
48        (m10, A, Bnot, C, Dnot),
49        (m11, A, Bnot, C, D),
50        (m13, A, B, Cnot, D),
51        (m14, A, B, C, Dnot);
52
53    or
54        (F2, m0, m2, m3, m5, m7, m9, m10, m11, m13, m14);
55 endmodule
56
57 //-----F2 using truth table-----//
58
59 primitive table_F2 (A, B, C, D, F2);
```

```

60  output F2;
61  input A, B, C, D;
62  table
63  // A B C D : F2
64      0 0 0 0 : 1;
65      0 0 0 1 : 0;
66      0 0 1 0 : 1;
67      0 0 1 1 : 1;
68      0 1 0 0 : 0;
69      0 1 0 1 : 1;
70      0 1 1 0 : 0;
71      0 1 1 1 : 1;
72      1 0 0 0 : 0;
73      1 0 0 1 : 1;
74      1 0 1 0 : 1;
75      1 0 1 1 : 1;
76      1 1 0 0 : 0;
77      1 1 0 1 : 1;
78      1 1 1 0 : 1;
79      1 1 1 1 : 0;
80  endtable
81  endprimitive
82
83  //-----F3-----//
84
85
86  module Circuit_F3 (A,B,C,D,E,F3);
87      output F3;
88      input A, B, C, D, E;
89
90      wire w1, w2, w3, w4, w5, w6;
91
92      and (w1, A, B, C);
93      and (w2, B, C);
94      or (w3, A, w2);
95      and (w4, w3, D);
96      or (w5, B, C);
97      and (w6, w5, D, E);
98      or (F3, w1, w4, w6);
99  endmodule
100
101  //-----F4-----//
102
103  module Circuit_F4 (A,B,C,D,E,F4);
104      output F4;
105      input A, B, C, D, E;
106
107      wire
108
109      and (w1, C, D);
110      or (w2, B, w1, E);
111      and (w3, A, w2);
112      and (w4, B, C, D, E);
113      or (F4, w3, w4);
114  endmodule
115
116  //=====DATA FLOW IMPLEMENTATION=====//
117
118  //-----F1-----//
119
120
121  module Circuit_F1 (A, B, C, D, F1);

```

```

122 output F1;
123 input A, B, C, D;
124
125 assign F1 = (A & ((B & C) | D)) | (~B & ~C & D);
126 endmodule
127
128 //-----F2-----//
129
130
131 module Circuit_F2 (A, B, C, D, F2);
132 output F2;
133 input A, B, C, D;
134
135 assign F2 = (~A & ~B & ~C & ~D) | (~A & ~B & C & ~D) | (~A & ~B &
C & D) | (~A & B & ~C & D) | (~A & B & C & D) | (A & ~B & ~C &
D) | (A & ~B & C & ~D) | (A & ~B & C & D) | (A & B & ~C & D) |
(A & B & C & ~D)
136 endmodule
137
138
139 //-----F3-----//
140
141
142 module Circuit_F3 (A, B, C, D, E, F3);
143 output F3;
144 input A, B, C, D, E;
145
146 assign F3 = (A & B & C) | ((A | (B & C)) & D) | ((B | C) & D & E)
;
147 endmodule
148
149 //-----F4-----//
150
151 module Circuit_F4 (A, B, C, D, E, F4);
152 output F4;
153 input A, B, C, D, E;
154
155 assign F4 = (A & (B | (C & D) | E)) | (B & C & D & E);
156 endmodule

```

6η άσκηση

i)




Figure 1: Circuit A




Figure 2: Circuit B




Figure 3: Circuit C

ii)

```
1 module half_adder (output S, C, input x, y);
2   xor (S, x, y);
3   and (C, x, y);
4 endmodule
5
6 module full_adder (output S, C, input x, y, z);
7   wire S1, C2, C3;
8
9   half_adder
10    HA1 (S1, C1, x, y),
11    HA2 (S, C2, S1, z);
12
13   or G1 (C, C2, C1);
14 endmodule
15
16 module 4_bit_adder_subtractor (output [3:0] Sum, output C4, input
17   [3:0] A, B, input M);
18   wire C1, C2, C3;
19   wire w0, w1, w2, w3;
20
21   xor
22     (w0, B[0], M),
23     (w1, B[1], M),
24     (w2, B[2], M),
25     (w3, B[3], M);
26
27   full_adder
28     FA0(Sum[0], C1, A[0], B[0], C0),
29     FA1(Sum[1], C1, A[0], B[0], C0),
30     FA2(Sum[2], C1, A[0], B[0], C0),
31     FA3(Sum[3], C1, A[0], B[0], C0);
32 endmodule
```

iii)

```
1 module 4_bit_adder_subtractor (output [3:0] Sum, output C4, input
2   [3:0] A, B, input M);
3   assign {C4, Sum} = M ? (A+(~B)+1) : (A+B);
4 endmodule
```

7η άσκηση

Κωδικοποιούμε τις καταστάσεις των αυτομάτων ως εξής:

$$a \rightarrow 00$$

$$b \rightarrow 01$$

$$c \rightarrow 10$$

$$d \rightarrow 11$$

Η είσοδος συμβολίζεται με x και η έξοδος με y . Το MSB και το LSB της κατάστασης με A και B αντίστοιχα. Έτσι, έξοδος y για το αυτόματο Mealy είναι η εξής:

A	B	x	y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Η απλοποίηση με χάρτη Karnaugh δίνει: $y = ABx + A'x' + B'x'$

Αντίστοιχα, για την έξοδο του αυτομάτου Moore ισχύει:

A	B	y
0	0	0
0	1	1
1	0	1
1	1	0

Έχουμε $y = AB' + A'B = A \text{ XOR } B$

Έτσι, η υλοποίηση σε Verilog για τα δύο αυτόματα είναι η εξής:

```

1 //-----Mealy automaton-----//
2
3 module Mealy (y, x, clock, reset);
4     output [1:0] y;
5     input x, clock, reset;
6     reg [1:0] state;
7     parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
8     always @ (posedge clock, negedge reset)
9         if (reset == 0) state <= a; // Begin at a
10        else case (state)
11            a: if (x) state <= a; else state <= d;
12            b: if (x) state <= a; else state <= c;
13            c: if (x) state <= b; else state <= d;
14            d: if (x) state <= d; else state <= c;
15        endcase
16        assign y = (state[1] & state[0] & x) | (~state[1] & ~x) | (~state
17            [0] & ~x);
18    endmodule
19 //-----Moore automaton-----//
20
21 module Moore (y, x, clock, reset);
22     output [1:0] y;
23     reg [1:0] state;
24     parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;

```

```

25 always @ (posedge clock, negedge reset)
26     if (reset == 0) state <= a; // Begin at a
27     else case (state)
28         a: if (x) state <= a; else state <= d;
29         b: if (x) state <= a; else state <= c;
30         c: if (x) state <= d; else state <= b;
31         d: if (x) state <= d; else state <= c;
32     endcase
33 assign y = (state[1] & ~state[0]) | (~state[1] & state[0]);
34 // or we can use XOR
35 endmodule

```