# Συστήματα Μικροϋπολογιστών 1η ομάδα ασκήσεων

Νικόλαος Παγώνας, el<br/>18175 Αναστάσιος Παπαζαφειρόπουλος, el<br/>18079

### 1η άσκηση

Για την μετατροπή σε assembly χρησιμοποιήθηκε ο πίνακας 2 του παραρτήματος 2 των σημειώσεων. Πρέπει να προσέξουμε ότι στις διευθύνσεις δίνεται πρώτα το LSByte και ύστερα το MSByte. Για παράδειγμα, όταν σε γλώσσα μηχανής διαβάζουμε 00 30, αυτό αναφέρεται στην διεύθυνση 3000H.

#### Μετατροπή σε assembly:

MVI C,08H

LDA 2000H

RAL

JC 080DH

DCR C

JNZ 0805H

MOV A,C

CMA

STA 3000H

RST 1

#### Με συμβολικές διευθύνσεις:

START:

ΜΥΙ C,08Η ; χρήση του C ως μετρητή με αρχική τιμή 8

LDA 2000H ; φόρτωσε το περιεχόμενο των dip switches στον A

FIRST:

AL ; αριστερή ολίσθηση μέσω κρατουμένου, το MSB του Α αποθηκεύεται στο CY

JC SECOND ; αν το CY είναι 1 τότε πήγαινε να ανάψεις τα κατάλληλα LED

DCR C ; αν όχι μείωσε τον μετρητή C κατά 1

JNZ FIRST ; επανάλαβε την διαδικασία μέχρι να βρεις άσσο

SECOND:

ΜΟΥ Α,C ; αποθήκευσε την τιμή του μετρητή στον Α

CMA ; συμπλήρωμα ως προς 1 του A λόγω αρνητικής λογικής των LED

STA 3000H ; εμφάνισε το κατάλληλο αποτέλεσμα στα LED

RST 1

END

Για επαναλαμβανόμενη εκτέλεση στον προσομοιωτή

START:

MVI C,08H

LDA 2000H

FIRST:

RAL

JC SECOND DCR C

JNZ FIRST

SECOND:

MOV A,C

CMA

STA 3000H

JMP START


END

Παρατηρώντας προσεκτικά τον κώδικα, αλλά και επιβεβαιώνοντας με τη χρήση του  ${
m mLAB},$  συμπεραίνουμε ότι το πρόγραμμα

- παίρνει είσοδο από τα dip switches (2000H)
- βρίσκει τη θέση του πρώτου bit από τα αριστερά που είναι ίσο με 1
- εμφανίζει τη θέση αυτή σε δυαδική μορφή, στα LED εξόδου (3000H)

 $\Gamma$ ια να εκτελείται συνεχώς, χρειάζεται μία εντολή jump η οποία επιστρέφει στην αρχή του προγράμματος.

Το διάγραμμα ροής που αντιστοιχεί στο παραπάνω πρόγραμμα:



## 2η και 3η άσκηση


Ο κώδικας και των δύο ασκήσεων βρίσκεται στα αρχεία ex2.8085 και ex3.8085 αντίστοιχα, μαζί με τα κατάλληλα σχόλια για την κατανόηση της λειτουργίας των προγραμμάτων.

## 4η άσχηση


Αν συμβολίσουμε με x τον αριθμό των τεμαχίων:

Τεχνολογία	Συνολικό Κόστος (€)	Κόστος/τεμάχιο (€)
1η	20000 + 20x	$\frac{20000}{x} + 20$
2η	10000 + 40x	$\frac{10000}{x} + 40$
3η	100000 + 4x	$\frac{100000}{x} + 4$
4η	200000 + 2x	$\frac{200000}{x} + 2$

Απεικονίζουμε τις καμπύλες κόστους ανά τεμάχιο:



Και τις καμπύλες συνολικού κόστους:



Επίσης, χρησιμοποιώντας τις εξισώσεις των ευθειών που δίνουν το συνολικό κόστος για κάθε περίπτωση, βρίσκουμε τα σημεία τομής τους, και άρα ποιο κόστος είναι ελάχιστο στο εκάστοτε διάστημα. Προκύπτουν τα εξής:

- 0 < x < 500: Ευνοϊκότερη η 2η τεχνολογία.
- 500 < x < 5000: Ευνοϊκότερη η 1η τεχνολογία.
- 5000 < x < 100000: Ευνοϊκότερη η 3η τεχνολογία.
- x > 100000: Ευνοϊκότερη η 4η τεχνολογία.

Για να εξαφανιστεί η επιλογή της πρώτης τεχνολογίας, πρέπει η 2η τεχνολογία να είναι ευνοϊκότερη ακόμα και στην περιοχή 500 με 5000. Συμβολίζοντας το υπό διερεύνηση κόστος των I.C. της 2ης τεχνολογίας με k:

$$20000 + 20x > 10000 + (k+10)x$$

$$k < \frac{10000}{x} + 10$$

Επειδή το παραπάνω πρέπει να ισχύει για  $x \in [500, 5000]$ , έχουμε:

- $\Gamma$ ia x = 500, k < 30
- $\Gamma$ ia x = 5000, k < 12

Επομένως συνολικά, πρέπει το κόστος I.C. ανά τεμάχιο να είναι μικρότερο από 12 ευρώ προκειμένου να εξαφανιστεί η 1η τεχνολογία.

### 5η άσκηση

```
1 //=======GATE LEVEL IMPLEMENTATION=========//
4 //-----//
6 module Circuit_F1 (A,B,C,D,F1);
    output F1;
    input A,B,C,D;
9
   wire Bnot, Cnot, w1, w2, w3, w4;
10
11
12
    (Bnot, B),
(Cnot, C);
13
14
    and
1.5
16
     (w1, B, C),
      (w3, Bnot, Cnot, D);
17
18
     (w2, w1, D);
19
20
    and
     (w4, A, w2);
21
22
     (F1, w4, w3);
23
24 endmodule
25
26 //-----F2-----//
module Circuit_F2 (A,B,C,D,F2);
29
   output F2;
   input A,B,C,D;
30
31
32 wire Anot, Bnot, Cnot, Dnot, m0, m2, m3, m5, m7, m9, m10, m11, m13,
       m14;
33
34 not
   (Anot, A),
35
   (Bnot, B),
(Cnot, C),
(Dnot, D);
37
38
40 and
   (mO, Anot, Bnot, Cnot, Dnot),
41
   (m2, Anot, Bnot, C, Dnot),
42
   (m3, Anot, Bnot, C, D), (m5, Anot, B, Cnot, D),
43
44
    (m7, Anot, B, C, D),
45
    (m9, A, Bnot, Cnot, D),
(m10, A, Bnot, C, Dnot),
46
47
    (m11, A, Bnot, C, D),
48
49
    (m13, A, B, Cnot, D),
50
    (m14, A, B, C, Dnot);
51
   (F2, m0, m2, m3, m5, m7, m9, m10, m11, m13, m14);
53
54
55 endmodule
56
57 //-----F2 using truth table-----//
59 primitive table_F2 (A, B, C, D, F2);
```

```
output F2;
61
    input A, B, C, D;
62
    table
    // A B C D : F2
63
       0 0 0 0 : 1;
64
       0 0 0 1 : 0;
65
66
       0 0 1 0 : 1;
       0 0 1 1 : 1;
67
       0 1 0 0 : 0;
68
69
       0 1 0 1 : 1;
       0 1 1 0 : 0;
70
71
       0 1 1 1 : 1;
72
       1 0 0 0 : 0;
       1 0 0 1 : 1;
73
74
       1 0 1 0 : 1;
       1 0 1 1 : 1;
75
       1 1 0 0 : 0;
76
       1 1 0 1 : 1;
       1 1 1 0 : 1;
78
79
       1 1 1 1 : 0;
    endtable
80
81 endprimitive
83 //-----//
84
85
module Circuit_F3 (A,B,C,D,E,F3);
87
   output F3;
    input A, B, C, D, E;
88
89
   wire w1, w2, w3, w4, w5, w6;
90
91
    and (w1, A, B, C);
92
93
    and (w2, B, C);
    or (w3, A, w2);
94
    and (w4, w3, D);
95
96
    or (w5, B, C);
    and (w6, w5, D, E);
or (F3, w1, w4, w6);
97
98
99 endmodule
100
101 //-----//
102
module Circuit_F4 (A,B,C,D,E,F4);
104
    output F4;
   input A, B, C, D, E;
105
106
    wire
107
108
    and (w1, C, D);
    or (w2, B, w1, E);
and (w3, A, w2);
110
111
    and (w4, B, C, D, E);
or (F4, w3, w4);
112
113
114 endmodule
115
//======DATA FLOW IMPLEMENTATION========//
117
118 //-----//
119
120
module Circuit_F1 (A, B, C, D, F1);
```

```
output F1;
    input A, B, C, D;
124
    assign F1 = (A & ((B & C) | D)) | (~B & ~C & D);
125
126 endmodule
127
128 //-----F2-----//
129
130
module Circuit_F2 (A, B, C, D, F2);
    output F2;
132
     input A, B, C, D;
133
134
     assign F2 = (~A & ~B & ~C & ~D) | (~A & ~B & C & ~D) | (~A & ~B &
135
        C & D) | (~A & B & ~C & D) | (~A & B & C & D) | (A & ~B & ~C & D) | (D & & ~B & ~C & D) | (D & & ~B & ~C & D) | (D & & ~B & ~C & D) | (D & & ~B & ~C & D) | (D & & ~B & ~C & D) | (D & & ~B & ~C & D) |
        (A & B & C & ~D)
   endmodule
137
138
139 //------F3------//
140
141
142 module Circuit_F3 (A, B, C, D, E, F3);
    output F3;
143
     input A, B, C, D, E;
145
     assign F3 = (A & B & C) | ((A | (B & C)) & D) | ((B | C) & D & E)
147 endmodule
149 //------------------------------//
150
module Circuit_F4 (A, B, C, D, E, F4);
   output F4;
152
     input A, B, C, D, E;
153
    assign F4 = (A & (B | (C & D) | E)) | (B & C & D & E);
155
156 endmodule
```

## 6η άσκηση

i)




Figure 1: Circuit A




Figure 2: Circuit B




Figure 3: Circuit C

```
ii)
nodule half_adder (output S, C, input x, y);
   xor (S, x, y);
and (C, x, y);
4 endmodule
6 module full_adder (output S, C, input x, y, z);
     wire S1, C2, C2;
     half_adder
     HA1 (S1, C1, x, y),
HA2 (S, C2, S1, z);
10
11
12
    or G1 (C, C2, C1);
13
14 endmodule
15
module 4_bit_adder_subtractor (output [3:0] Sum, output C4, input
      [3:0] A, B, input M);
    wire C1, C2, C3;
wire w0, w1, w2, w3;
17
18
19
20
       (w0, B[0], M),
21
       (w1, B[1], M),
22
       (w2, B[2], M),
(w3, B[3], M);
23
25
     full_adder
26
        FAO(Sum[0], C1, A[0], B[0], C0),
        \texttt{FA1}(\texttt{Sum} \texttt{[0]}, \texttt{C1}, \texttt{A[0]}, \texttt{B[0]}, \texttt{C0}),
28
        FA2(Sum[0], C1, A[0], B[0], C0),
FA3(Sum[0], C1, A[0], B[0], C0);
29
30
31 endmodule
module 4_bit_adder_subtractor (output [3:0] Sum, output C4, input
        [3:0] A, B, input M);
     assign \{C4, Sum\} = M ? (A+(^B)+1) : (A+B);
4 endmodule
```

## 7η άσκηση

Κωδικοποιούμε τις καταστάσεις των αυτομάτων ως εξής:

```
a \to 00
b \to 01
c \to 10
d \to 11
```

Η είσοδος συμβολίζεται με x και η έξοδος με y. Το MSB και το LSB της κατάστασης με A και B αντίστοιχα. Έτσι, έξοδος y για το αυτόματο Mealy είναι η εξής:

A	В	x	У
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Η απλοποίηση με χάρτη Karnaugh δίνει: y = ABx + A'x' + B'x'

Αντίστοιχα, για την έξοδο του αυτομάτου Moore ισχύει:

A	В	У
0	0	0
0	1	1
1	0	1
1	1	0

Έχουμε y = AB' + A'B = A XOR B

Έτσι, η υλοποίηση σε Verilog για τα δύο αυτόματα είναι η εξής:

```
1 //-----Mealy automaton----//
3 module Mealy (y, x, clock, reset);
   output [1:0] y;
    input x, clock, reset;
   reg [1:0] state;
    parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
    always @ (posedge clock, negedge reset)
     if (reset == 0) state <= a; // Begin at a
9
     else case (state)
10
       a: if (x) state <= a; else state <= d;
11
       b: if (x) state <= a; else state <= c;
12
        c: if (x) state <= b; else state <= d;</pre>
       d: if (x) state <= d; else state <= c;
14
15
     endcase
    assign y = (state[1] & state[0] & x) | (~state[1] & ~x) | (~state
[0] & ~x);
16
17 endmodule
18
19 //-----Moore automaton-----//
module Moore (y, x, clock, reset);
  output [1:0] y;
22
    reg [1:0] state;
parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
```

```
always @ (posedge clock, negedge reset)

if (reset == 0) state <= a; // Begin at a

else case (state)

a: if (x) state <= a; else state <= d;

b: if (x) state <= a; else state <= c;

c: if (x) state <= d; else state <= b;

d: if (x) state <= d; else state <= c;

endcase

assign y = (state[1] & ~state[0]) | (~state[1] & state[0]);

// or we can use XOR

endmodule
```