

درس: معماري کامپيوتر

پروژه: طراحی پردازنده RISC-V 32Bit

استاد: دكتر مهديه قزويني

اعضا: نیما غفاری و پارسا زندی

تاریخ تحویل: ۱۴۰۴/۰۳/۲۰

Table of Contents

1. INTRODUCTION	
2. Program Counter (PC)	
3. Arithmetic Logic Unit (ALU)	
4. Register File	
.5 Immediate Generator (IMM)	9
6. Load Control	11
7. Control Unit (ROM)	
8. Datapath (ROM)	16
9. IM (Instruction Memmory)	
10. Last talk :	
11. References	22

1. Introduction

طراحی و پیادهسازی یک پردازنده ۳۲ بیتی مبتنی بر معماری RISC-V با استفاده از نرمافزار Logisim Evolution گامی مهم در درک عمیق مفاهیم معماری رایانه و سیستمهای دیجیتال به شمار میرود. معماری RISC-V به عنوان یک استاندارد باز و رایگان، فرصتهای گستردهای را برای پژوهشگران و توسعهدهندگان فراهم میسازد.

در این پروژه هدف اصلی ساخت یک هسته پردازنده ۳۲ بیتی بر اساس مجموعه دستورالعملهای RV32I است که شامل ۴۰ دستورالعمل پایه میباشد. برای تحقق این هدف، شش مؤلفه اصلی باید طراحی و یکپارچهسازی شوند: منطق شمارنده برنامه (PC) ، فایل ثباتها (D-Mem) ، حافظه دستورالعمل (I-Mem) ، حافظه داده (D-Mem) ، واحد حساب و منطق (ALU) هر یک از این مؤلفهها نقش حیاتی در عملکرد صحیح پردازنده ایفا می کنند و طراحی دقیق آنها برای اطمینان از اجرای صحیح دستورالعملها ضروری است.

استفاده از Logisim Evolution به عنوان یک ابزار آموزشی و شبیهسازی، امکان طراحی و آزمایش مدارهای منطقی را به صورت بصری و تعاملی فراهم میسازد .این نرمافزار با ارائه محیطی گرافیکی، به دانشجویان و علاقهمندان اجازه میدهد تا مفاهیم پیچیدهای مانند مسیر داده، کنترل جریان، و تعامل بین مؤلفههای مختلف پردازنده را به صورت عملی تجربه کنند.

یکی از ویژگیهای برجسته این پروژه، تمرکز بر ساخت اجزای پایهای مانند فلیپفلاپها و جمع کنندهها از ابتدا است .این رویکرد نه تنها درک عمیق تری از عملکرد داخلی پردازنده فراهم می آورد، بلکه مهارتهای طراحی مدارهای دیجیتال را نیز تقویت می کند . همچنین، با پیاده سازی این پردازنده در پاسخ به دستورالعملهای مختلف فراهم می شود که برای آموزش و پژوهش بسیار مفید است.

در نهایت، طراحی و پیادهسازی یک پردازنده ۳۲ بیتی RISC-V با استفاده از Logisim Evolution ، نه تنها به عنوان یک پروژه آموزشی مفید است، بلکه بستری مناسب برای توسعه و آزمایش ایدههای نوین در زمینه معماری رایانه فراهم میسازد .این پروژه می تواند پایه ای برای تحقیقات پیشرفته تر در زمینه هایی مانند بهینه سازی عملکرد، امنیت سخت افزاری، و طراحی سیستمهای نهفته باشد.

1.1. RISC-V Green Card

در راستای طراحی و پیادهسازی پردازندههای مبتنی بر معماریهای ساده و مؤثر، معماری RISC-V به عنوان یکی از مهمترین دستاوردهای حوزه معماری مجموعهدستورالعملها (Instruction Set Architecture) در دهه اخیر مطرح شده است. این معماری با رویکردی بازمتن(Open Source) ، ماژولار و مقیاس پذیر طراحی شده و بستر مناسبی را برای تحقیقات دانشگاهی، توسعه صنعتی و آموزش مفاهیم معماری کامپیوتر فراهم ساخته است.

در این راستا، یکی از ابزارهای کلیدی برای درک عمیق تر ساختار و عملکرد این معماری، مستندات مرجع رسمی آن است . فایل "RISC-V Green Card" که به صورت فشرده و ساختاریافته، اطلاعات جامع و دقیقی از مجموعه دستورالعملها و قالبهای کدگذاری آن را ارائه می دهد، یکی از این مراجع بسیار پرکاربرد به شمار می آید. این سند نقش یک راهنمای مرجع (Reference Guide) را ایفا کرده و به ویژه در مراحل طراحی و پیاده سازی پردازنده های RISC-V بسیار سودمند است.

محتوای این فایل شامل بخشهای متعددی است که به تفصیل فرمتهای مختلف دستورات معماری RISC-V را معرفی می کند. این فرمتها شامل انواع مختلفی نظیر U-type ،S-type ،I-type ،S-type ،I-type هستند که هر یک ساختار کدگذاری خاص خود را دارند و در طراحی مسیر داده (Datapath) و واحد کنترل (Control Unit) اهمیت بالایی دارند.

علاوه بر مجموعه دستورالعملهای پایهای RV32I، این مرجع شامل افزونههای استاندارد معماری نیز می باشد؛ از جمله:

- **RV32M** برای دستورات ضرب و تقسیم؛
- **RV32A** برای عملیات اتمی در پردازشهای همزمان؛
- **RV32F/D** برای پشتیبانی از محاسبات ممیز شناور تکدقت و دودقتی؛
- RV32C برای مجموعه دستورالعملهای فشرده که بهینهسازی مصرف حافظه را هدف قرار میدهند

از دیگر ویژگیهای مهم این سند می توان به فهرست شبه دستورالعملها (Pseudo-Instructions) اشاره کرد که نگاشتی ساده تر و قابل فهم تر از ترکیبهای پیچیده تر درون ساختی هستند. همچنین نگاشت کامل ثباتهای معماری (Register Mapping) برای ثباتهای عمومی و ثباتهای ممیز شناور ارائه شده است که درک نقش و نحوه استفاده از آنها در زمان اجرای برنامهها را تسهیل می کند.

استفاده از این مرجع در روند طراحی یک پردازنده 77 بیتی مبتنی بر RISC-V ، به دانشجویان این امکان را می دهد که ضمن بهره گیری از استانداردهای جهانی در پیاده سازی، در ک عمیق تری از نحوه رمز گشایی (Decoding) ، اجرای دستورالعمل ها، طراحی ALU و کنترلر و نیز ارتباط اجزای مختلف معماری پیدا کنند.

از این رو، فایل RISC-V Green Card به عنوان بخش مکمل و مرجع بنیادین پروژه حاضر، مورد استفاده قرار گرفته است و در تحلیل، پیادهسازی و اعتبارسنجی طراحی پردازنده ۳۲ بیتی مبتنی بر RISC-V ، نقش محوری خواهد داشت.

RISC-V REFERENCE

RISC-V Instruction Set

Core Instruction Formats

31 27	26	25	24	20	19	15	14	12	11	7	6	0	
fun	ct7		rs	2	rs]		fun	ct3	1	d d	opco	ode	R-type
i	mm[]	1:0]		rs]		fun	ct3	1	d	opco	de	I-type
imm[11:5]		rs	2	rs]		fun	ct3	imm	[4:0]	opco	ode	S-type
imm[12	2 10:5	[]	rs	2	rs]	ķ .	fun	ct3	imm[4	4:1 11]	opco	ode	B-type
			imi	m[31	:12]				1	d	opco	de	U-type
	j	mm	[20]	10:1	11 19:1	2]			1	d	opco	ode	J-type

RV32I Base Integer Instructions

Inst	Name	FMT	Opcode	funct3	funct7	Description (C)	Note
add	ADD	R	0110011	0x0	0x00	rd = rs1 + rs2	
sub	SUB	R	0110011	0x0	0x20	rd = rs1 - rs2	
xor	XOR	R	0110011	0x4	0x00	rd = rs1 ^ rs2	
or	OR	R	0110011	0x6	0x00	rd = rs1 rs2	
and	AND	R	0110011	0x7	0x00	rd = rs1 & rs2	
sll	Shift Left Logical	R	0110011	0x1	0x00	rd = rs1 << rs2	
srl	Shift Right Logical	R	0110011	0x5	0x00	rd = rs1 >> rs2	
sra	Shift Right Arith*	R	0110011	0x5	0x20	rd = rs1 >> rs2	msb-extends
slt	Set Less Than	R	0110011	0x2	0x00	rd = (rs1 < rs2)?1:0	
sltu	Set Less Than (U)	R	0110011	0x3	0x00	rd = (rs1 < rs2)?1:0	zero-extends
addi	ADD Immediate	I	0010011	0x0		rd = rs1 + imm	
xori	XOR Immediate	I	0010011	0x4		rd = rs1 ^ imm	
ori	OR Immediate	I	0010011	0x6		rd = rs1 imm	
andi	AND Immediate	I	0010011	0x7		rd = rs1 & imm	
slli	Shift Left Logical Imm	I	0010011	0x1	imm[5:11]=0x00	rd = rs1 << imm[0:4]	
srli	Shift Right Logical Imm	I	0010011	0x5	imm[5:11]=0x00	rd = rs1 >> imm[0:4]	
srai	Shift Right Arith Imm	I	0010011	0x5	imm[5:11]=0x20	rd = rs1 >> imm[0:4]	msb-extends
slti	Set Less Than Imm	I	0010011	0x2		rd = (rs1 < imm)?1:0	
sltiu	Set Less Than Imm (U)	I	0010011	0x3		rd = (rs1 < imm)?1:0	zero-extends
1b	Load Byte	I	0000011	0x0		rd = M[rs1+imm][0:7]	
1h	Load Half	I	0000011	0x1		rd = M[rs1+imm][0:15]	
1w	Load Word	I	0000011	0x2		rd = M[rs1+imm][0:31]	
1bu	Load Byte (U)	I	0000011	0x4		rd = M[rs1+imm][0:7]	zero-extends
1hu	Load Half (U)	I	0000011	0x5		rd = M[rs1+imm][0:15]	zero-extends
sb	Store Byte	S	0100011	0x0		M[rs1+imm][0:7] = rs2[0:7]	
sh	Store Half	S	0100011	0x1		M[rs1+imm][0:15] = rs2[0:15]	
SW	Store Word	S	0100011	0x2		M[rs1+imm][0:31] = rs2[0:31]	
bea	Branch ==	В	1100011	0x0		if(rs1 == rs2) PC += imm	
bne	Branch !=	В	1100011	0x1		if(rs1 != rs2) PC += imm	
blt	Branch <	В	1100011	0x4		if(rs1 < rs2) PC += imm	
bge	Branch <	В	1100011	0x5		if(rs1 >= rs2) PC += imm	
bltu	Branch < (U)	В	1100011	0x6		if(rs1 < rs2) PC += imm	zero-extends
bgeu	Branch > (U)	В	1100011	0x7		if(rs1 >= rs2) PC += imm	zero-extends
jal	Jump And Link	J	1101111	UNI		rd = PC+4: PC += imm	zero exterios
jalr	Jump And Link Reg	I	1100111	0×0		rd = PC+4; PC = rs1 + imm	
lui	Load Upper Imm	U	0110111	3.0		rd = imm << 12	
auipc	Add Upper Imm to PC	U	0010111			rd = PC + (imm << 12)	
ecall	Environment Call	I	1110011	0x0	imm=0×0	Transfer control to OS	
ebreak	Environment Can Environment Break	I	1110011	0x0			
ebreak	Environment Break	1	1110011	OXO	imm=0x1	Transfer control to debugger	

1

Figure 1-1

2. Program Counter (PC)

معرفى:

Program Counter (PC) یکی از اصلی ترین ثباتها (registers) در هر معماری پردازنده است. در معماری RISC-V نیز، Program Counter (PC) بنترل جریان اجرای برنامه دارد. این ثبات، آدرس دستورالعملی که باید در چرخه بعدی CPU اجرا شود را نگه می دارد.

وظایف اصلی PC در RISC-V:

- نگهداری آدرس دستور فعلی : آدرس دستورالعملی را نگه میدارد که در حال اجراست یا قرار است اجرا شود.
- افزایش آدرس به صورت ترتیبی : در اکثر موارد، بعد از اجرای یک دستور، PC به اندازه ۴ بایت (در حالت دستورالعمل ۳۲ بیتی) افزایش می یابد تا به دستور بعدی اشاره کند.
- انجام پرشها (jumps) یا انشعابات (branches) : اگر دستور پرش یا شرطی اجرا شود، مقدار PC ممکن است بهصورت غیرخطی تغییر کند و به آدرس جدیدی تنظیم شود.




Figure 2-1

مراحل ساخت:

• ابتدا به یک ورودی در قالب Hexadecimal نیاز داریم که وارد رجیستری برای ذخیره سازی دستورالعمل میشود.

- خروجی رجیستر را به یکی از پایههای Full Adder متصل می کنیم و پایه ی دیگر را به یک ثبات با مقدار ۴ برای مقدار ترتیبی دستورالعملها وصل می کنیم.
 - OutPc حاوى مقدار دستورالعمل و OutPc4 حاوى مقدار OutPc خواهد بود

3. Arithmetic Logic Unit (ALU)

معرفي :

ALU ، RISC-V وظیفه انجام عملیاتهای ریاضی و منطقی را بر عهده دارد. در معماری ALU (Arithmetic Logic Unit) می تواند انواع دستورها مانند جمع، تفریق، OR ، AND، شیفت بیتها و مقایسهها را انجام دهد. این واحد معمولاً ورودیهای خود را از رجیسترها دریافت می کند و نتیجه را نیز در رجیستری ذخیره می نماید.




Figure 3-1

مراحل ساخت:

مرحله اول: تعریف ورودیها و خروجیها

در این طراحی، سه ورودی اصلی در نظر گرفته شده است:

- DataA (ورودی ۳۲ بیتی)
- DataB (ورودی ۳۲ بیتی)
- sel (چهار بیت جهت انتخاب نوع عملیات)
- خروجی نهایی با نام DataD، یک سیگنال ۳۲ بیتی است که نتیجه عملیات را ارائه میدهد.

مرحله دوم: ایجاد واحدهای عملیاتی

برای هر عملیات اختصاصی، یک واحد جدا ساخته میشود:

- جمع (Adder)
- تفریق (Subtractor)
- انواع شيفت (SRA ،SRL ،SLL)
- عملگرهای منطقی (XOR ،OR ،AND)
 - مقايسه گرهای SLT و SLTU
- ورودی هر واحد مستقیماً به DataA و DataB متصل است و خروجیهای آنها به مالتی پلکسر داده می شوند.

مرحله سوم : مقایسه و شاخه

بخش مقایسه (Branch) برای تشخیص برابری دو عدد (BEQ) استفاده می شود. در صورت برابری، خروجی این واحد به کمک یک "واحد بسط ۱ به ۳۲ بیت" به شکل مناسب برای استفاده در مالتی پلکسر آماده می شود.

مرحله چهارم: استفاده از مالتی پلکسر

تمام خروجیهای عملیات مختلف با یک مالتی پلکسر واحد جمع میشوند. سیگنال sel تعیین می کند کدام خروجی به عنوان خروجی اصلی (DataD) انتخاب گردد.

جدول کدهای عملیاتی Sel :

Operand	sel
ADD	0000
SUB	1000
SLL	0001
SLT	0010
SLTU	0011
SRL	0101
OR	0110
XOR	0100
AND	0111

|--|

Table 3-1

4. Register File

معرفي :

Register File یک ماژول حیاتی در اکثر پردازندههاست که وظیفه ذخیرهسازی موقت دادهها برای انجام سریع عملیاتهای پردازشی را بر عهده دارد. دیاگرام فوق معماری داخلی یک Register File با ۳۲ رجیستر را نمایش میدهد که امکان خواندن و نوشتن همزمان را فراهم میکند.




Figure 4-1

مراحل ساخت:

مرحله اول: تعریف ورودیها و خروجیها

ورودیها و خروجیهای این Register File عبارتاند از:

- rsi1 : آدرس رجیستر اول برای خواندن (rs1T)
- rsi2 : آدرس رجیستر دوم برای خواندن (rs2T)
- Register Data) ادرس رجیستری که مقدار باید در آن نوشته شود: rd

- we: سیگنال فعالسازی نوشتن (Write Enable)
 - wData : دادهای که باید نوشته شود
 - clk: سیگنال ساعت سیستم (Clock)
- Register File: داده خروجی رجیستر اول و دوم به عنوان خروجی rs1T, rs2T •

مرحله دوم: معماری داخلی

- x0 رجیستر (x0 تا x0): هر رجیستر قابلیت خواندن و نوشتن را دارد.
- نوشتن : با فعال شدن سیگنال Write Enable) weT) و تطابق آدرس rdT در ورودی دی مالتی پلکسر (DMX)، دقیقا همان رجیستر مورد نظر مقدار جدید را (در لبه ی ساعت) دریافت می کند.
- خواندن : هر دو ورودی آدرس خواندن (rs2 و rs1) به دو مالتی پلکسر (mux) متصل هستند که داده مورد نظر از هر رجیستر را به صورت همزمان و موازی روی دو خروجی ارائه میدهند.

مرحله سوم : واحد دى مالتي پلكسر (DMX)

- سیگنال نوشتن (weT) به ورودی دی مالتی پلکسر داده می شود.
- دی مالتی پلکسر آدرس، فقط اجازه نوشتن روی یک رجیستر خاص را صادر می کند و سایر رجیسترها در همان سیکل بدون تغییر باقی می مانند.

مرحله چهارم: مالتى پلكسرهاى خواندن

- دو مالتی پلکسر بزرگ برای انتخاب خروجیهای خواندن (rsi2T و rsi1T) وجود دارد.
- انتخاب خروجی هر مالتی پلکسر توسط آدرس ورودی مربوطه (rs2T و rs1T) انجام می شود و مقدار ذخیره شده رجیستر مورد نظر را به خروجی می فرستد.

مرحله پنجم: تست و صحتسنجی

• با نوشتن مقدار در یک رجیستر خاص (فعال کردن weT و تنظیم آدرس rdT)، و سپس خواندن همان آدرس توسط یکی از ورودیهای خواندن (rs2T یا rs2T)، باید مقدار خوانده شده دقیقا با مقدار نوشته شده برابر باشد.

5. Immediate Generator (IMM)

معرفي:

Immediate Generator مداری است که بسته به نوع دستورالعمل، مقدار immediate (ثابت) را بهدرستی استخراج و سیگنال مورد نیاز را به قسمتهای دیگر پردازنده ارسال می کند.

مراحل ساخت:

مرحله اول : ورودي

• دریافت سیگنال دستورالعمل (InsT) و سیگنال انتخاب نوع (SelectingT).

مرحله دوم: تفكيك دستورالعمل

• چندین ماژول اسپلیتر (Usplitor ،Jsplitor ،Ssplitor ،Ssplitor ،Isplitor) با توجه به نوع دستورالعمل، فیلدهای مختلف مربوط به immediate را جدا می کنند.

مرحله سوم : گسترش علامت (Sign Extend)

• مقدار immediate استخراج شده توسط هر ماژول (مثلاً UOutT ،JOutT ،BOutT ،SOutT) به سایز ۳۲ بیت گسترش داده می شود.

مرحله چهارم : مالتي پلکسر

• یک مالتی پلکسر با توجه به سیگنال SelectingT یکی از SelectingTهای خروجی را روی خروجی اصلی (imm31_0T) قرار می دهد.

جمعبندی:

این مدار توانایی استخراج و گسترش انواع مختلف فیلدهای immediate از دستورالعملهای مختلف (مانند S-type ،I-type، B-type و ...) را داراست و نقش کلیدی در اجرای صحیح دستورات پردازنده دارد.





Figure 5-1

6. Load Control

معرفي :

در معماری پردازنده، واحد LoadCtrl مسئول مدیریت خواندن دادههای مختلف (مانند بایت، نیم کلمه، کلمه کامل) از حافظه (RAM) و تبدیل آنها برحسب نیاز دستورالعمل است. این ماژول قابلیت انتخاب نوع داده بارگذاری شونده (امضادار ابدون امضا) را نیز بر عهده دارد.

ماژول LoadCtrl به عنوان واسط اصلی پردازنده و حافظه عملیاتی، نقش عمدهای در صحیح و انعطافپذیر بارگذاری دادهها در سطح سختافزار دارد. این مدار با ترکیب مالتی پلکسرهای انتخاب نوع داده، اسپلیترها و اتصال مستقیم به RAM، کارآیی و دقت لازم برای بارگذاری انواع مختلف داده را تامین می کند.






Figure 6-2

مراحل ساخت:

مرحله اول: تعریف ورودی و خروجیها

ورودىها:

- A (آدرس داده)
- (داده ورودی/یا مقادیری برای انتخاب) Iw
- ISelect (انتخاب نوع داده دریافتی: بایت، نیم کلمه و ...)
 - wbSelect (انتخاب مسیر داده در مرحله بعد)

خروجی:

• Data (داده نهایی پردازششده که آماده استفاده است)

مرحله دوم: ساختار داخلی ماژول LoadCtrl

ورودىها به چند بلوک تقسيم کننده داده (Splitter) ارسال می شوند:

- LoadByte: استخراج و گسترش بایت (signed/unsigned)
- Loadhalf: استخراج و گسترش نیم کلمه (signed/unsigned)
- LoadB/LoadH: هر کدام برحسب بخش مورد نیاز داده را از کلمه ۳۲بیتی جدا می کنند

هر بخش خروجی مرتبط خود (مثلاً LoadbyteUnsignT) را به مالتی پلکسر مرکزی می دهد.

مرحله سوم: مالتي پلكسر مركزي

- مالتی پلکسر (MUX) تمامی خروجیهای واحدها را دریافت و بر اساس سیگنال ISelectT، یکی را به عنوان داده نهایی انتخاب می کند.
 - مرحله بعدی، یک مالتی پلکسر دیگر (بر اساس wbSelectT)، داده انتخاب شده را به مسیر خروجی یا مسیرهای پردازشی دیگر هدایت می کند.

مرحله چهارم: اتصال به حافظه RAM

- آدرسدهی و سیگنالهای مربوط به خواندن/نوشتن (A, WE, D) مستقیماً با ماژول RAM مرتبط هستند.
- در RAM با ظرفیت 256×32، بسته به سیگنالهای ورودی، داده از آدرس مناسب خوانده یا در آن نوشته میشود.
 - داده خروجی رام وارد ماژول LoadCtrl شده و پس از پردازش به واحدهای دیگر منتقل میشود.

مرحله پنجم : کنترل و تست

- عملکرد LoadCtrl بر اساس دستورالعملهای کنترلی و سیگنالهای ISelect / wbSelect تنظیم میشود.
- با تست دستورالعملهای مختلف بارگذاری (LB, LBU, LH, LHU, LW)، صحت استخراج و ترکیب دادهها ارزیابی میشود.

7. Control Unit (ROM)

معرفي :

واحد کنترل (Control Unit) قلب فرمان دهی پردازنده است که بر اساس کد دستورالعمل ورودی، سیگنالهای کنترلی مورد نیاز برای ماژولهای مختلف (ALU، رجیستر فایل، حافظه و ...) را تولید می کند. در این معماری، پیاده سازی Control Unit با ROM و رمزگشایی بیتهای دستورالعمل انجام شده است.




Figure 7-1

مراحل ساخت:

مرحله اول : تعریف ورودیها و خروجیها

ورودي:

• Instruction (دستورالعمل 32 بيتي كه از حافظه برنامه خوانده مي شود)

خروجيها:

سیگنالهای کنترلی شامل:

- RegWen (فعال سازی /غیرفعالسازی نوشتن رجیستر)
- BselectT ،Bselect (انتخاب باسها یا مسیر داده خاص)

- wbSelectT ،wbSelect (انتخاب داده برای نوشتن در رجیسترها یا مرحله پایانی)
 - Iselect, Iselect (انتخاب نوع بارگذاری/عملیات)
 - WEmem (فعال سازی نوشتن در حافظه داده)
 - (ALU انتخاب عملكرد) ALUselecting
 - (immediate سیگنال انتخاب) immSelect

مرحله دوم: ساختار داخلی واحد کنترل

رمزگشایی آدرس :

- بیتهای خاصی از ورودی دستورالعمل (مثلاً بیتهای فانکشن و اپکد) به عنوان آدرس به ROM داده میشوند.
 ROM کنترل :
- این ROM با ظرفیت 512×13، در هر آدرس خود، مجموعهای از سیگنالهای کنترلی ورود به ماژولهای دیگر را ذخیره کرده است.
 - هر خط از ROM حاوی بیتهایی برای فعال/غیرفعالسازی و انتخاب عملکرد بخشهای مختلف است.

خروجیهای ROM:

• مستقیماً به خطوط کنترلی (مانند RegWen, BselectT, wbSelectT و ...) متصلاند که هرکدام به بخش مرتبط خود در پردازنده (ALU، حافظه، رجیستر فایل و ...) میروند.

مرحله سوم : نحوه عملکرد کلی

پس از دریافت یک دستورالعمل:

- بیتهای کلیدی دستورالعمل به ورودیهای آدرسدهی ROM متصل میشود.
- خروجی ROM در هر سیکل (طبق مقدار بیتهای آدرس)، ترکیب مناسبی از سیگنالهای کنترلی را فعال میکند.
- انتخاب سیگنالها باعث انتخاب نوع عملیات ALU، نوع داده خواندن/نوشتن، نوع داده immediate و فعال/غیرفعال شدن نوشتن در حافظه یا رجیستر می شود.
- تمام خطوط کنترلی به صورت موازی به بخشهای دیگر ارسال میشوند تا اجرای دقیق دستورالعمل مطابق معماری RISC-V تضمین شود.

مرحله چهارم: تست و ارزیابی

• تست این واحد با اجرای مجموعهای از دستورالعملها با کدهای مختلف صورت می گیرد تا اطمینان حاصل شود سیگنالهای کنترلی مرتبط برای هر opcode و func به درستی تولید می شوند.

واحد کنترل طراحیشده به کمک ROM و آدرسدهی مستقیم توسط بیتهای کلیدی دستورالعمل، سیگنالهای کنترلی مناسب برای عملکرد صحیح کل پردازنده RISC-V را تأمین میکند. این روش باعث انعطافپذیری بالا و سادهسازی توسعه و تغییر کنترل در معماری میشود.

8. Datapath (ROM)

معرفي :

پردازندههای مبتنی بر معماری RISC-V با طراحی ماژولار، اجزای متعددی مانند واحد دستورالعمل، رجیستر فایل، ALU، ماژول حافظه (RAM)، واحد کنترل (Control Unit)، تولیدکننده Immediate و سیستم مسیریابی داده (Data Path) را شامل می شوند. در این پروژه، یک مسیر داده کامل طراحی شده است که واحد کنترل رام (ControlLogicROM) وظیفهی رمزگشایی دستورالعمل و تولید سیگنالهای کنترلی را برعهده دارد.




Figure 8-8-1

8.1. Main Components:

Register File .1

- وظیفه: ذخیره و تأمین دادههای ورودی اخروجی رجیسترها
- ورودی اخروجی: آدرس رجیسترهای خواندنی (rs1, rs2) و آدرس رجیستر مقصد (rd) به همراه سیگنال نوشتن (WE) \bullet
 - ullet توضیح: دادههای ورودی جهت انجام عملگرها به ALU ارسال میشوند.

ALU (Arithmetic Logic Unit) .7

• وظيفه: انجام عمليات محاسباتي امنطقي مانند جمع، تفريق، OR، AND و ...

- ورودی اخروجی: دادههای دو ورودی (DataA, DataB)، سیگنال انتخاب عملکرد (Selecting)، خروجی داده نهایی
 - توضيح: انتخاب ورودی دوم توسط مالتی پلکسر (rs2 یا مقدار Immediate)

IMM (Immediate Generator) . ٣

- وظيفه: استخراج و تشكيل مقدار Immediate از دستورالعمل
- ورودی/خروجی: دستورالعمل (Instruction)، سیگنال انتخاب نوع (Instruction)
 - توضيح: براى دستورالعملهايي مانند load/store و نوع

ControlLogicROM .F

• وظیفه: رمزگشایی بیتهای دستورالعمل و تولید سیگنالهای کنترلی برای کل مسیر داده

سیگنالهای خروجی:

- ALUselecting: انتخاب عملكرد
- RegWen: فعالسازی نوشتن در رجیستر
 - Bselect: انتخاب ورودی دوم ALU
- Memory: انتخاب iSelect یا ALU برای نوشتن در رجیستر
 - Immsel: انتخاب Immediate مورد استفاده
 - WEmem: فعال سازی نوشتن در

RAM (Memory) . 2

- وظیفه: حافظه داده برای بارگذاری (Load) یا ذخیره سازی (Store)
- ullet ورودی WE برای فعال سازی نوشتن ورودی اخروجی: آدرس، داده ورودی اخروجی

۶. مسیر بازگشت داده(Write Back)

نتیجه نهایی عملیات) چه از حافظه و چه از (ALU از طریق MUX به فایل ثباتها ارسال می شود. سیگنالهای wbselect انتیجه نهایی عملیات) چه از حافظه و چه از (rd) نوشته شود. Iselect تعیین می کنند که چه دادهای به ثبات مقصد (rd) نوشته شود.

LoadCtrl .Y

- وظیفه: کنترل دسترسی به حافظه بر اساس سیگنال و ماسک (برای Loadهای مختلف: byte, halfword, word)
 - ورودی اخروجی: آدرس و داده RAM، سیگنالهای انتخاب

۸. حافظه داده(Load/Store)

در صورت اجرای دستوراتی مانند lw یا sw ، واحد کنترل LoadCtrl مشخص میکند که دادهای از حافظه خوانده یا به آن نوشته شود. آدرس حافظه از ALU و داده از ثباتها یا Immediate به حافظه منتقل می شود.

PC (Program Counter) .4

- وظیفه : نگهداری و افزایش آدرس فعلی دستورالعمل
- ullet ورودی PC و مقدار بعدی خروجی به حافظه دستورالعمل (در اینجا ورودی جدا تعریف نشده)

۱۰. کنترل پرش(Branch)

در صورت وجود دستور پرشی مانند BEQ، خروجی ALU با صفر مقایسه شده و سیگنال پرچم صفر (ZeroFlagg) فعال می شود. در این حالت، ترکیب سیگنال BEQcontrol و پرچم صفر تعیین می کند که آیا PC باید به آدرس جدید بپرد یا خیر.



Figure 8-2

۱۰. مالتیپلکسرها و سیگنالهای کنترل<u>ی</u>

- مالتی پلکسر انتخاب ورودی ALU: تعیین می کند مقدار دریافتی از رجیستر فایل یا Immediate به ورودی دوم ALU داده شود (سیگنال کنترل: Bselect)
- مالتی پلکسر انتخاب داده خروجی نهایی: با توجه به نوع دستور، مقدار نهایی از ALU یا حافظه RAM به رجیستر فایل ارسال می شود (کنترل با سیگنال iSelect)

نحوه عملکرد کلی مسیر داده:

- ullet آغاز سیکل: ورودی دستورالعمل، همراه با مقدار فعلی PC ، وارد مسیر داده میشود.
- رمزگشایی دستورالعمل: بیتهای کلیدی توسط واحد Splitter جداسازی و به ControlLogicROM ارسال میشود.

• تولید سیگنالهای کنترل: ROM با توجه به نوع دستورالعمل، سیگنالهایی مانند RegWen ،ALUselecting، RegWen، ALUselecting، علی الله Bselect

فعالسازی دادهها با توجه به سیگنالهای ROM:

- دادهها از رجيستر فايل يا Immediate به مالتي يلكسر ALU مي روند.
 - عملیات مورد نظر در ALU روی دادهها انجام می شود.
- در صورت دستور حافظه، انتقال داده بین RAM و رجیستر فایل توسط LoadCtrl و مالتی پلکسر خروجی صورت می گیرد.
 - بهروزرسانی PC : مقدار جدید PC با توجه به دستورالعمل بعدی به ماژول PC داده می شود.

سیگنالهای کلیدی کنترلی:

- (Immediate یا rs2) ALU ورودی دوم Bselect
- ALUselecting: نوع عملكرد ALU (جمع، تفريق و ...)
 - RegWen : اجازه نوشتن در رجیستر فایل
- iSelect : انتخاب مسير داده خروجي (از حافظه يا از ALU:
- WEmem : فعال سازی نوشتن در RAM در دستور
- immSelect : تعيين نوع Immediate استخراجشده از دستور

9. IM (Instruction Memmory)

در این بخش از طراحی پردازنده، یک واحد ROM با ظرفیت 32×64 بیت به عنوان حافظه دستورالعمل مورد استفاده قرار گرفته است. این حافظه وظیفه نگهداری و ارائه دستورالعمل ها به واحد کنترل را بر عهده دارد.

مشخصات كلى حافظه ROM:

- ظرفیت آدرسدهی 64K :مکان (2¹⁶ = 65536 آدرس)
 - طول هر کلمه ۳۲ بیت
 - نوع حافظه : فقطخواندنی (Read-Only Memory)




Figure 8-2

اجزای اصلی دیاگرام:

۱. ورودی آدرس (ADDR) :

ورودی آدرس 16 بیتی در سمت چپ با عنوان ADDR نشان داده شده است. این مقدار معمولاً از رجیستر برنامهشمار (PC) تأمین می شود و مشخص می کند که کدام مکان از حافظه باید خوانده شود.

۲. گذرگاه آدرس(A[15:0]):

سیم کشی 16 بیتی از ورودی ADDR به ورودی آدرس حافظه ROM متصل شده است. این گذرگاه آدرس مشخص می کند که داده از کدام موقعیت در حافظه ROM خوانده شود.

٣. حافظه ROM:

ماژول ROM در مرکز شکل با ظرفیت $32 \times 64K \times 32$ نمایش داده شده و مقادیر آن از پیش تعیین شدهاند. هر سطر، نشان دهنده یک مکان حافظه است که شامل یک مقدار 77 بیتی میباشد.

(A) . خروجی داده (A) :

در سمت راست حافظه، خروجی ۳۲ بیتی داده قرار دارد که در پاسخ به آدرس ورودی، مقدار متناظر با آن آدرس را در خروجی قرار میدهد. این مقدار معمولاً به واحد کنترل داده میشود تا رمزگشایی و اجرا شود.

نحوه عملكرد:

- ۱. مقدار PC (یا هر منبع دیگر) به عنوان ورودی ADDR داده می شود.
- ۲. مقدار ADDR از طریق باس آدرس ۱۶ بیتی به حافظه ROM داده می شود.
- ۳. حافظه ROM مقدار ۳۲ بیتی ذخیرهشده در آن آدرس را به خروجی منتقل می کند.
- ۴. این مقدار به عنوان **دستور العمل فعلی** به سایر بخشهای پردازنده داده می شود تا پردازش شود.

ماژول ROM نمایش داده شده، حافظه ای فقط خواندنی با ظرفیت بالا برای ذخیره سازی دستورالعمل ها در پردازنده های ساده میباشد. این حافظه نقش کلیدی در فرآیند واکشی دستورالعمل (Instruction Fetch) دارد و توسط سیگنال آدرس ۱۶ بیتی هدایت می شود.

10. Last talk:

برای طراحی این مدار روز های زیادی وقت گذاشته شد و باعث شد به مهارت های ارزشمندی دست پیدا کنیم . در صورتی که دستور العمل ها به درستی هر چه تمام تر کار میکنن این طراحی طبق استاندارد های خود معماری RISC-V طراحی شده است .

در طراحی این مدار هر چه که پیش روی میکردیم ایده های بیشتری به فکر میرسید به طور مثال تغییر control logic به در طراحی ان از یک حافظه ROM به جای مدارات و گیت هست با این حال با باگ های خود برنامه مجبور به استفاده یک گیت AND شدیم که برای فعال های RAM استفاده می شود .

در مرحله طراحی ALU ماژولی برای طراحی یک Full Adder قرار دادیم در طراحی این ماژول به این نتیجه رسیدیم که اگر این ماژول رو داخل مدار قرار بدیم سرعت بشدت پایین اومده و زمان اجرا خیلی زیاد می شد بنابراین از ماژول های اماده برنامه استفاده کردیم .

در مسیر طراحی این پردازنده با معماری RISC-V به باگ های زیادی برخورد کردیم از جمله باگ هایی که بشدت وقت گیر شد برای ما عمل نکردن دستور ذخیر سازی و پیاده سازی بود که مشکل از ادرس دهی RAM برای ذخیره سازی بود باگ های دیگه نحوی بودند یعنی اسم های تانل ها اشتباه بود .

مدار طراحی شده باعث شد تا برای تست آن یک اسمبلر کوچیک برای هر دو معماری RISC-V و MIPS طراحی کنیم تا با استفاده از اون کد های دستوری رو به کد Hexadecimal تبدیل و برای تست آماده کنیم در این برنامه مثال هایی هم هست برای رابط کاربری بهتر این برنامه تاجایی که شد به فاصله سه روز تا آرائه پروژه طراحی و بهینه سازی شد .

11. References