

第十章 高速缓存

1、解： 参考课本内容即可

页大小为 $4KB=2^{12}B$ ，页内地址为[11:0]位。

cache 容量 $64KB=2^{16}B$ ，地址范围为[15:0]；cache 块大小为 $32B=2^5B$ ，地址范围为[4:0]。

1) 直接相联：

cache 索引位数为地址的[15:5]，需要页着色的是地址[15:12]，共 4 位；

2) 二路组相联：

cache 索引位数为地址的[14:5]，需要页着色的是地址[14:12]，共 3 位；

3) 四路组相联：

cache 索引位数为地址的[13:5]，需要页着色的是地址[13:12]，共 2 位。

2、解： 代价、损耗等词语，一看就是描述额外开销

$MissPenalty_{L1} = HitTime_{L2} + MissPenalty_{L2} \times MissRate_{L2}$

1) 直接相联：

$MissPenalty_{L1} = 4 + 60 \times 25\% = 19$ 个时钟周期

2) 2 路组相联：

$MissPenalty_{L1} = 5 + 60 \times 20\% = 17$ 个时钟周期

3) 4 路组相联：

$MissPenalty_{L1} = 6 + 60 \times 15\% = 15$ 个时钟周期

3、解： 哪个缺失率高，可以直接按 1.5+38 和 40 进行比较；但是如果算各个 cache 的访问缺失率，则需要按下面的方式算：

1) $MissRate = CacheMissOps/MemOps$

每 1000 条指令中 load/store 指令的条数是 $1000 \times (26\%/74\%) = 351$

32KB 指令 cache MissRate 为 0.0015；

32KB 数据 cache MissRate 为 $38/351=0.1083$

指令 cache 和数据 cache 各 32KB 的 $MissRate = (1.5 + 38)/(1000+351) = 0.0292$

64KB 一体 cache 的 $MissRate = 40/(1000+351) = 0.0296$

所以指令 cache 和数据 cache 各 32KB 组织方式缺失率更低

2) AMAT 的定义存在歧义，参考答案提供其中一种算法：实际执行时间 除以 总访问次数

指令 cache 和数据 cache 各 32KB 的 $AMAT = (1000 + 1.5 \times 100 + 38 \times 100)/(1000 + 351) = 3.66$

64KB 一体 cache 的 $AMAT = (1000 + 351 + 40 \times 100)/(1000 + 351) = 3.96$

4、解： 这个题出的不好， 1.内存访问序列本应是字节为单位，但是参考答案按照“字”为单位。 2.区分容量缺失和冲突缺失的概念不合理：容量缺失和冲突缺失的区分，更适合用来在“缺失率”的意义上做，而非针对某次访问到底是什么类缺失。

地址访问序列 (单位：字)	访问类型	
	直接相联	2 路组相联

0	强制缺失	强制缺失
1	命中	命中
2	命中	强制缺失
3	命中	命中
4	强制缺失	强制缺失
15	强制缺失	强制缺失
14	命中	命中
13	命中	强制缺失
12	命中	命中
11	强制缺失	强制缺失
10	命中	命中
9	命中	强制缺失
0	命中	命中
1	命中	命中
2	命中	命中
3	命中	命中
4	命中	命中
56	强制缺失	强制缺失
28	强制缺失	强制缺失
32	强制缺失	强制缺失
15	容量缺失	命中
14	命中	命中
13	命中	冲突缺失
12	命中	命中
0	容量缺失	冲突缺失
1	命中	命中
2	命中	命中
3	命中	命中

5、答： 参考答案提供一种合理回答：

包含式 cache 关系中一级 cache 的内容是二级 cache 内容的真子集；非包含式 cache 关系中一级 cache 的内容与二级 cache 内容无交集。

1) 一级 cache 缺失后查找二级 cache:

包含式 cache 关系中，若二级 cache 命中则直接返回，若二级 cache 也缺失，则从更低层次的存储中取回所需数据，填入二级 cache 并返回至一级 cache。在此过程中，二级 cache 无论命中与否均存在一次读访问过程，若不命中，则存在一次替换操作（一次读访问过程读出被替换 cache 块，一次写访问过程写入回填 cache 块）。

非包含式 cache 关系中，若二级 cache 命中则在将命中的 cache 块返回给一级 cache 的同时将该 cache 块从二级 cache 中无效，若二级 cache 也缺失，则从更低层次的存储中取回所需数据，直接返回至一级 cache。在此过程中，二级 cache 无论命中与否均存在一次读访问过程，二级 cache 命中时存在一次写访问过程，不命中时则无其它访问过程。

2) 一级 cache 替换出的 cache 块:

包含式 cache 关系中, 替换出的 cache 块若不是脏块, 则数据不用写回二级 cache, 若是脏块, 则直接写回二级 cache 的对应位置。在此过程中, 若替换出的不是脏块, 则一级 cache 只需要将替换出的地址通知一致性管理部件即可, 一级 cache 与二级 cache 间无数据通信发生。

非包含式 cache 关系中, 替换出的 cache 块无论是否是脏块, 都要写入二级 cache。在将此 cache 块写入二级 cache 时, 可能先要替换出一个 cache 块。在此过程中, 一级 cache 与二级 cache 间有数据通信发生。

3) 硬件实现复杂性方面, 略。

4) 多核之间一致性维护: (此处考虑二级 cache 被多个处理器核共享的情况)

如果采用基于目录的协议:

包含式 cache 关系中, 因所有一级 cache 的内容均在二级 cache 中有备份 (可能数据是旧值), 所以二级 cache 处可以获得足够的信息来维护多核间的 cache 一致性。而在非包含式 cache 关系中, 一级和二级 cache 上发生的所有 cache 块操作的事件的消息都要传递给目录进行维护。

如果采用基于侦听的协议:

包含式 cache 关系中, 每个核向外广播的无效请求或更新请求也要传递给二级 cache。而在非包含式 cache 关系中, 每个核向外广播的无效请求或更新请求则不必传递给二级 cache。

6、答: 参考答案提供一种合理回答:

- 1) 几乎没有空间局部性和时间局部性: 数据库查询操作中被查询的数据
- 2) 较好的空间局部性, 几乎没有时间局部性: 音视频编解码等流式应用被处理的数据
- 3) 较好的时间局部性, 很少的空间局部性: 以指针链表、树、图等数据结构开发的应用程序。
- 4) 较好的空间和时间局部性的应用: 针对 cache 优化后的矩阵乘法、大量的科学计算、压缩解压缩、加解密、文字处理

7、答: 参考答案提供一种合理回答:

降低 cache 缺失代价的技术: 1) 读优先; 2) 关键字优先; 3) 写合并; 4) Victim Cache; 5) 多级 cache。(降低原因参考教材 P191~192, 略)

降低 cache 缺失率的技术: 1) 增加 cache 容量; 2) 增加 cache 块大小; 3) 提高 cache 相联度; 4) 软件优化。(降低原因参考教材 P188~189, 略)

8、答: 参考课本内容即可

- 1) 直接相联: 每个内存块只能映射到 cache 的唯一位置;
全相联: 每个内存块可以映射到 cache 的任一位置;
组相联: 每个内存块对应 cache 的唯一的一个组, 但可以映射到组内的任一位置。
- 2) 直接相联: 根据访问地址将唯一映射位置上的 cache 块读出, 将地址高位与 tag 比较看是否相等;
全相联: 将 cache 中所有 cache 块读出, 将地址高位与每一项的 tag 比较, 看哪一项相等;

组相联：根据访问地址将唯一映射的组内的所有 cache 块读出，将地址高位与每一项的 tag 比较，看哪一项相等。

3) LRU、Random、FIFO。

4) 写穿透策略和写回策略；写分配策略和写不分配策略。

第十一章 存储管理

1、答：题目中没有给TLB项数和替换算法，参考答案按项数足够计算，但各位同学需要掌握项数不足情况的计算公式。题目中没有考虑modify例外和a数组已在父函数进行过访问的情况，题干不是很严谨。

【说明：此题中试图问的是与页处理相关的例外（忽略实际系统中可能发生的中断），以MIPS体系结构为例，包括三类共四种例外：

(1) TLB refill 例外；

(2) TLB invalid Load例外 / TLB invalid Store例外；

(3) TLB modify 例外。

其中(2)和(3)两类例外仅与程序对于页的访问需求相关，因此回答次数时需要假设操作系统中页的大小；而(1)还与处理器中TLB的容量相关，因此还需要假设处理器中TLB的项数和TLB的替换策略】。

下面给出一种常用假设条件下的回答：

操作系统页大小为4KB，同时系统的物理内存足够大，即页表分配的物理内存存在程序执行过程中不会被交换到swap区上。并且在后续的分析中忽略代码和局部变量i所在的页的影响。

a、b两数组大小均为 $65536 \times 8 = 512\text{KB}$ 。再假设a、b两数组的起始地址恰为一页的起始地址。那么a、b两数组各自均需要 $512\text{KB} / 4\text{KB} = 128$ 个页表项。📄

所以a、b的访问造成的TLB invalid 例外次数为 $128 + 128 = 256$ 次；


假设TLB表项为128项，每项映射连续的偶数奇数两个页，采用LRU算法。那么第一次循环中，a、b两数组每访问相邻偶数奇数两页的首地址时，均会触发一次TLB refill例外。后续各次循环TLB中均命中。那么共触发的TLB refill例外次数为 $128/2 + 128/2 = 128$ 次。

2、答： 参考答案给出一种合理回答：

有必要。

- 1、当程序中有自修改代码时，可能会由于 cache 别名导致取错指令。
- 2、由于 Last Level Cache 通常是用物理地址索引的，那么当一级指令 cache 存在别名问题时，整个处理器无法维护一级指令 cache 和 Last Level Cache 之间相同物理地址的数据备份之间的关系，导致处理器进入混乱状态，最终导致程序执行错误甚至死机。

3、答： 参考课本内容即可得

- 1、由于虚拟地址有 64 位，进程标识为 8 位；而物理地址是 64GB，即需要 36 位物理地址。这样，使用虚拟地址比使用物理地址总共增加的位数为 $8 + (64 - 36) = 8 + 28 = 36$ 位。
- 2、改变块的大小，亦或改变 cache 的其它参数，cache 占据的地址的低位的长度对于虚地址索引和物理地址索引都是一样的，所以对于 cache 的 tag 而言，两中索引方式相差位数保持不变。

4、答： 参考答案给出一个合理解答：（在另一种解答中， TLB 命中指的是硬件上 TLB 查询 VPN 命中。而 TLB refill 填回一个 V=0 的非法页，然后才会触发 page fault，因此此时 TLB 命中（但是 V 为 0）且触发 page fault。第二问如何回答，与“page fault”、“TLB 命中”的概念定义有关。）

- 1) **TLB**: Translation lookaside buffer，即旁路转换缓冲，或称为页表缓冲；里面存放的是一些页表文件（虚拟地址到物理地址的转换表）的一个子集。

TLB 失效例外: 假如某个虚地址 VA，在 TLB 中没有找到对应的页表项，则发生 TLB 失效例外(TLB miss exception)。

页表: 简单的说，页表是内存块的目录文件，作用是实现从逻辑页号到物理块号的地址映射。即用指定大小（称之为页）来划分程序逻辑地址空间和处理机的物理内存空间，并建立起从逻辑页到物理页的**页面映射**关系，这些页面映射就是一张张页表（Page Table）。


Page Fault: 缺页，就是 TLB 中没有虚地址 VA 对应的页表，主存中也没有 VA 对应的物理地址。这时候发生 Page Fault Exception（缺页例外），需要交给操作系统处理，通常需要消耗很多的时间来处理该例外。

- 2) 不合理，因为 Page Fault 发生时意味着主存中没有虚地址 VA 对应的页表，这是 TLB 中也应该没有，因为 TLB 里的页表是主存中页表的子集，应该发生

TLB miss。倘若没有发生，说明 TLB 不是主存页表的子集，这会导致存储不一致，也违背了层次化设计的基本要求。

3) 多级页表可以减少页表所占用的存储空间。比如：

一个 32 位逻辑地址空间的计算机系统，页大小为 4KB，其虚地址可以被分为：20 位的页号 + 12 位的偏移。那么单级页表的条目有 2^{20} 条。假设每个条目占 4B，则需要 4MB 连续物理地址空间来存储页表本身。如果采用两级页表，假设将 20 位的页号分解为：10 位的外部页表号 + 10 位的外部页表偏移。如下图所示，逻辑地址中：p1 用来访问外部页表的索引，p2 是外部页表的页偏移。其中第一级页表需要 4KB 连续物理地址空间，第二级页表每张表也需要 4KB 连续物理地址空间，由于通常情况下第一级页表中并非每一项都需要相应的第二级页表，所以总的存储空间要少于单级页表。



5、答： 给出一种参考解答：（各位同学需掌握用 verilog 表达简单逻辑）

```
module tlb_cam(vpn_in, pfn_out, hit, valid_out);

input [33:0] vpn_in;
output [25:0] pfn_out;
output hit;
output valid_out;

reg[60:0] cam_content [63:0]; // [60:60] valid [59:34] pfn [33:0] vpn
wire [63:0] entry_hit;

assign entry_hit[0] = (vpn_in == cam_content[0][33:0]);
```

```

assign entry_hit[1] = (vpn_in==cam_content[1][33:0]);
.....
assign entry_hit[63] = (vpn_in==cam_content[63][33:0]);

assign hit = |entry_hit;

assign pfn_out = {26{entry_hit[ 0]}} & cam_content[0][59:34] |
                 {26{entry_hit[ 1]}} & cam_content[1][59:34] |
.....
                 {26{entry_hit[63]}} & cam_content[63][59:34];

assign valid_out = entry_hit[ 0] && cam_content[ 0][60] ||
                  entry_hit[ 1] && cam_content[ 1][60] ||
                  ...
                  entry_hit[63] && cam_content[63][60];
endmodule

```

第十二章 多处理器

1、答： 参考答案给出一种合理解答： （使用普通 load/store 写同步，不在本课程的考察范围内。但是使用 MIPS 指令 LL/SC 写同步，在考察范围内）

(1) Filter Lock 算法:

```
int level[p];
int victim[p]; //use 1..n-1
for(int i = 0; i < p; ++i)
{
    level[i] = 0;
}

void lock(int tid)
{
    for (int i=1; i<p; i++)
    {
        level[tid] = i;
        victim[i] = tid;
        while (same_or_higher(tid, i) && victim[i]==tid);
    }
}

void unlock(int tid)
{
    level[tid] = 0;
}

bool same_or_higher(int tid, int i)
{
    for (int k=0; k<p; k++)
        if (k!=tid && level[k] >= i) return true;
    return false;
}
```


(2) Lamport's bakery 算法:

```
int number[p];
bool entering[p];
for(int i = 0; i < p; ++i)
{
    number[i] = 0;
    entering[i] = false;
}

void lock(int tid)
{
    entering[tid] = true;
    number[tid] = 1 + array_max(number); //find max in the array
    entering[tid] = false;
    for (int i=0; i<p; i++)
    {
        if (i != tid)
        {
            // Wait until thread i receives its number
            while (entering[i]);
            // Wait until all threads with smaller numbers
            // or with the same number, but with higher priority,
            // finish their work
            while ((number[i]!=0) && (number[tid]>number[i] ||
                (number[tid]==number[i] && tid>i)));
        }
    }
}

void unlock(int tid)
{
    number[tid] = 0;
}
```

(3) 最少需要访问 p 个内存地址。假设只需要 i 个地址，存在某个时刻， p 个进程都要向这 i 个地址写以表明自己想获得锁。如果 $i < p$ ，必然有某个进程 p_j 希望获得锁的意图会被其它进程的写覆盖掉，从而其它进程不知道 p_j 希望获得锁。这样就会产生不公平。

2、答：

(1) Compare_And_Swap(CAS)和 Load-Linked and Store-Conditional(LL/SC)是两种比较常见的硬件同步原语。例如，Intel、AMD 的 x86 指令集和 Oracle/SUN 的 Sparc 指令集实现了 CAS 指令；Alpha、PowerPC、MIPS、ARM 均实现了 LL/SC 指令。

(2) CAS 指令硬件实现比 LL/SC 的硬件实现复杂。使用 CAS 指令会碰到 ABA 问题，但是 LL/SC 指令不会碰到该问题。LL/SC 指令中由于 SC 是尝试去写，因此在某些情况下，SC 执行成功率很低，导致用 LL/SC 实现的锁执行开销变得很大。

(3) 下面仅给出用 CAS 和 LL/SC 实现普通自旋锁的例子。公平的自旋锁可利用这些普通的自旋锁实现。

CAS：指令定义 `cas r1, r2, Mem`； $r1$ 存放期望值， $r2$ 存放更新值

```
获得锁：//锁初始化为 0
    la      t0, sem
TryAgain:
    li      t1, 0
    li      t2, 1
    cas     t1, t2, 0x0(t0)
    bnez    t1, TryAgain
    nop
释放锁：
    la      t0, sem
    li      t1, 0
    sw      t1, 0x0(t0)
```

LL/SC:

```
获得锁：//锁初始化为 0
    la      t0, sem
TryAgain:
    ll      t1, 0x0(t0)
    bnez    t1, TryAgain
    li      t1, 1
    sc      t1, 0x0(t0)
    beqz    t1, TryAgain
    nop
释放锁：
    la      t0, sem
    sw      zero, 0x0(t0)
```

(4) **参考答案给出一种解答：** LL/SC 需要 n 个地址才能实现公平。CAS 只需要两个地址。最主要的是保证每个进程希望获得锁的信息不会被覆盖掉。CAS 可以保证，而 LL/SC 可能会失败。

3、答： **参考答案给出一种例子：**

(1) n 个共享存储处理器，每个有 m 内存。进行 $O(nm)$ 个变量排序就可能出现超线性加速比。一些随机算法也可能出现。很多搜索算法也会有超线性加速比，例如通过剪枝使得总的被搜索数据量少于顺序搜索的情况，此时并行执行将完成较少的工作。

(2) Amdahl 定律定义是：使用某种较快执行方式获得的性能提高，受到可受这种较快执行方式的时间所占比例的限制。 $Speedup = 1 / ((1-p)+k*p)$ 。加速因子 k 可以比 $1/n$ 增长快，即所谓超线性。因此并不矛盾。

4、答： **参考答案给出一种假共享的软件解决方法：**

避免多个处理器同时写的不同变量处于同一 cache 行上。

5、答： **参考答案给出一种合理解答：**

(1) 可能 P1 已经把 A 替换出去了，随后 P1 又希望访问 A，因此向目录发出了 A 的 miss 请求。如果网络不能保证 P1 发出的替换 A 消息和 miss 访问 A 消息达到目录的顺序，后发出的 A 的 miss 请求越过先发出的 A 的替换请求，先到达目录，就会产生上述现象。

(2) 两种可行的处理方式：a) 网络保证点到点消息的顺序性；b) 目录发现不一致时，暂缓 miss 请求的处理，等待替换消息到达后，目录状态正确后，再返回 miss 请求的响应。

6、答： **请注意 MSI 一致性协议的理解（参考图 12.10 的 ESI 协议）** 

事件	A 状态	B 状态
初始	I	I
CPU A 读	S	I
CPU A 写	M	I
CPU B 写	I	M
CPU A 读	S	S

7、答：

(1) **参考答案给出一种合理解答：** P1 对 A 的写被网络阻塞，一直没有传播到 P2 和 P3。

(2) 无须施加限制。

<p>(3) P1</p> <p>A=2000</p> <p>B=1</p> <p>barrier1</p> <p>barrier2</p>	<p> P2</p> <p>barrier1</p> <p>while (B!=1) {;} </p> <p>C=1;</p> <p>barrier2</p>	<p> P3</p> <p>barrier1</p> <p>barrier2</p> <p>while (C!=1) {;} </p> <p>D=A</p>
---	---	--

8、答： 参考顺序一致性、弱一致性中关于指令执行序的定义, 即在各条指令之间通过画箭头, 探讨实际的执行序

(1) 顺序一致性:

- i. a=1 先于 print a 执行, b=1 先于 print b 执行。最终结果: a=1, b=1
- ii. a=1 先于 print a 执行, print b 先于 b=1 执行。最终结果: a=1, b=0
- iii. print a 先于 a=1 执行, b=1 先于 print b 执行。最终结果: a=0, b=1

(2) 弱一致性:

除顺序一致性中的三种执行序外, 还可以有第 iv 中执行序:

- iv. print a 先于 a=1 执行, print b 先于 b=1 执行。最终结果: a=0, b=0