

I 2C-BUS 规范

版本 2.1

2000年1月

I²C-bus 规范

目录

1 前言.3	1.1 版本 1.0 - 1992.3	1.2 版本 2.0 - 198.3	1.3 版本 2.1 - 1999.3
1.4 飞利浦 I ² C-bus 组件的购买 . . .	3	2 I ² C-BUS 对设计师和制造商的好处.4	2.1 设计师的好处.4
2.2 制造商的好处.6	3 I ² C-BUS 规范简介.6	4 I ² C-BUS 概念.6	5 一般特性.8
6 比特传输.8	6.1 数据有效性.8	6.2 启动和停止条件.9	7 数据传输.10
7.1 字节格式.10	7.2 确认.10	8 仲裁与时钟生成.11	8.1 同步.11
8.2 仲裁.12	8.3 将时钟同步机制用作握手.13	9 使用 7 位地址的格式 . . .	13
10 7 位寻址.15	10.1 首字节中比特的定义	15	10.1.1 一般呼叫地址.16
10.1.2 启动字节.17	10.1.3 CBUS 兼容性.18	11 标准模式 I ² C-BUS 规范的扩展	19
12 快速模式 .19	13 Hs 模式 .20	13.1 高速传输 .20	13.2 Hs 模式下的串行数据传输格式 . . .
21	13.3 从 F/S 模式切换到 Hs 模式及反向.23		

13.4 Hs 模式设备在较低速度模式下 . .	24	13.5 混合速度模式在一个串行总线系统上.24
13.5.1 F/S 模式在混合速度总线系统中的传输.25	13.5.2 Hs 模式在混合速度总线系统中的传输.25	13.5.3 在混合速度总线系统中桥的时间要求.27
14 10 位寻址.27	14.1 前两个字节中位的定义	27
14.2 带有 10 位地址的格式	27	14.3 带有 10 位寻址的一般呼叫地址和起始字节.30
15 I/O 阶段和总线线的电气规格和时序.30	15.1 标准和快速模式设备	30
15.2 Hs 模式设备.34	16 I ² C 总线设备与总线线的电气连接 .	37
16.1 标准模式 I ² C 总线设备电阻 R _p 和 R _s 的最大值和最小值.39	17 应用信息	41
17.1 快速模式 I ² C 总线设备的坡度控制输出级.41	17.2 快速模式 I ² C 总线设备的切换上拉电路.41	17.3 总线线的布线模式.42
17.4 快速模式 I ² C 总线设备的电阻 R _p 和 R _s 的最大值和最小值.42	17.5 Hs 模式 I ² C 总线设备电阻 R _p 和 R _s 的最大值和最小值.42	18 F/S 模式 I ² C-BUS 系统的双向电平转换器
42	18.1 连接具有不同逻辑电平的设备.43	18.1.1 电平转换器的操作.44
19 飞利浦提供的开发工具.45	20 支持文献.46	

I²C总线规范

1 引言

1.1 版本 1.0 - 1992

1992年I²C总线规范的此版本包括以下修改：

- 通过软件编程从设备地址的功能已被省略。实现此功能相当复杂，并未被使用。
- “低速模式”已被省略。实际上此模式是整个 I²C总线规范的一个子集，因此无需明确规定。
- 添加了快速模式。这允许比特率增加四倍，达到 400 kbit/s。快速模式设备向下兼容，即它们可以在 0 至 100 kbit/s 的 I²C 总线系统中使用。
- 10添加了位寻址。这允许 1024 个额外的从设备地址。
- 为了改善电磁兼容性，规定了快速模式设备的斜率控制和输入过滤。

注意：100 kbit/s 的 I²C 总线系统和 100 kbit/s 设备均未发生更改。

1.2 版本 2.0 - 1998

I²C总线已成为一种事实上的全球标准，目前在超过1000种不同的集成电路中实施，并授权给超过50家公司。然而，许多当今的应用需要更高的总线速度和更低的供电电压。

该I²C总线规范的更新版本符合这些要求，并包括以下修改：

- 添加了高速模式 (Hs模式)。这允许比特率提高至 3.4 Mbit/s。Hs模式设备可以与快速模式和标准模式设备混合在同一个 I²C 总线系统中，支持比特率从 0 到 3.4 Mbit/s。
- 供电电压为2伏及以下的设备的低输出电平和滞后已被调整，以满足所需的噪声裕度，并保持与更高供电电压设备的兼容性。
- 快速模式设备输出级的0.6 V时6 mA的要求已被省略。
- 新设备的固定输入电平被与总线电压相关的电平所替代。
- 添加了双向电平转换器的应用信息。

1.3 版本 2.1 - 2000

I²C-bus规范的版本2.1包括以下小的修改：

- 在Hs模式下，经过重复开始条件之后，可以伸展时钟信号SCLH（见第13.2节以及图22、25和32）。
- 在Hs模式下，一些时序参数已被放宽（见表6和表7）。

1.4 飞利浦 I²C-bus 组件的采购



购买飞利浦 I²C 组件授予在飞利浦的 I²C 专利下使用这些组件于 I²C 系统的许可证，前提是该系统符合飞利浦定义的 I²C 规范。

I²C总线规范

2 I²C-BUS对设计师和制造商的好处

在消费电子、通信和工业电子领域，表面上不相关的设计之间往往存在许多相似之处。例如，几乎每个系统都包括：

- 一些智能控制，通常是单芯片微控制器
- 通用电路，如LCD驱动器、远程I/O端口、RAM、电可擦可编程只读存储器或数据转换器
- 面向应用的电路，如用于无线电和视频系统的数字调谐和信号处理电路，o 用于拨号电话的双音多频生成器。

为了利用这些相似之处来使系统设计师和设备制造商受益，并最大程度地提高硬件效率和电路简化，飞利浦开发了一种简单的双向两线总线，用于高效的集成电路间控制。这种总线称为互联IC或I²C总线。目前，飞利浦的集成电路系列包括150多种CMOS和双极I²C总线兼容类型，可用于执行上述三类功能。所有I²C总线兼容设备内置接口，允许它们通过I²C总线直接相互通信。这一设计概念解决了设计数字控制电路时遇到的许多接口问题。

以下是I²C总线的一些特性：

- 只需要两条总线线；一条串行数据线(SDA)和一条串行时钟线(SCL)。
- 每个连接到总线的设备都可以通过唯一地址进行软件寻址，并且在所有时间内都存在简单的主/从关系；主设备可以作为主发射器或主接收器操作。
- 这是一种真正的多主设备总线，包括冲突检测和仲裁，以防止在两个或更多主设备同时发起数据传输时的数据损坏。
- 在标准模式下，串行、8位定向的双向数据传输可以以高达100 kbit/s的速度进行，在快速模式下可达400 kbit/s，或在高速模式下可达3.4 Mbit/s。
- 片上滤波可抑制总线数据线路上的尖峰，以保持数据完整性

- 可以连接到同一总线的集成电路的数量仅受最大总线电容400皮法的限制。

图1显示了I²C总线应用的两个示例。

2.1 设计师利益

I²C-bus兼容的集成电路允许系统设计从功能块图迅速进展到原型。此外，由于它们可以直接“夹”到I²C-bus上，而无需任何额外的外部接口，它们使原型系统能够通过简单地“夹入”或“夹出”集成电路来修改或升级。

以下是I²C-bus兼容的集成电路的一些对设计师特别具有吸引力的特性：

- 方框图上的功能块与实际的集成电路相对应；设计从方框图到最终原理图的过程迅速进行。
 - 无需设计总线接口，因为I²C总线接口已经集成在芯片上。
 - 集成寻址和数据传输协议允许系统完全由软件定义。
 - 相同类型的集成电路往往可以在多种不同的应用中使用。
 - 设计时间减少，因为设计师迅速熟悉由I²C总线兼容的集成电路所表示的常用功能块。
 - 可以在不影响总线上的其他电路的情况下，将集成电路添加到系统中或从系统中移除。
 - 故障诊断和调试十分简单；故障可以立即追踪。
 - 通过组装可重用软件模块的库，可以减少软件开发时间。
- 除了这些优点，I²C总线兼容范围内的CMOS集成电路为设计师提供了特别的功能，这些功能对于便携设备和电池供电系统尤其具有吸引力。

它们都具有：

- 极低的电流消耗
- 高抗噪声能力
- 宽供电电压范围
- 宽工作温度范围。

I²C-bus 规范




图1 I²C-bus 应用的两个示例: (a) 高性能高度集成的电视机 (b) DECT 无线电话基站。

I²C-bus 规范

2.2 制造商的利益

I²C-bus 兼容的集成电路不仅可以协助设计师，还为设备制造商提供了一系列广泛的优势，因为：

- 简单的双线串行 I²C-bus 最小化了互连，因此集成电路的引脚更少，印刷电路板的线路也不那么多；结果是 - 更小且成本更低的印刷电路板
- 完全集成的 I²C-bus 协议消除了地址解码器和其他“胶水逻辑”的需求
- I²C-bus的多主设备能力允许通过与装配线的外部连接快速测试和校准最终用户设备。
- 在SO（小外形）、VSO（超小外形）以及DIL封装中，兼容 I²C-bus的集成电路（IC）的可用性进一步减少了空间需求。

这些仅仅是一些好处。此外，兼容I²C-bus的集成电路（IC）通过允许简易构建设备变种和简便升级以保持设计的更新，从而增加了系统设计的灵活性。通过这种方式，可以围绕基本模型开发出一整套设备系列。新设备或增强功能型号（即扩展内存、远程控制等）的升级可以通过简单地将相应的IC夹到总线上来实现。如果需要更大容量的ROM，只需从我们全面的产品系列中选择一个具有更大ROM的微控制器。随着新IC取代旧IC，可以轻松地为设备添加新特性或通过简单地将过时的IC从总线上拆卸并夹上其继任者来提高其性能。

3 引言：I²C总线规范

对于如微控制器等需要的8位数字控制应用，可以制定某些设计标准：

- 完整的系统通常由至少一个微控制器和其他外部设备组成，例如存储器和输入/输出扩展器。
- 必须最小化系统内各个设备之间连接的成本

- 执行控制功能的系统不需要进行高速度的数据传输
- 总体效率依赖于所选择的设备以及连接总线结构的性质。

为了建立一个满足这些标准的系统，需要一个串行总线结构。尽管串行总线的吞吐能力不及并行总线，但它们所需的布线和集成电路连接引脚较少。然而，总线不仅仅是一个连接线，它包含了系统内通信的所有格式和程序。

在串行总线上，彼此通信的设备必须具有某种形式的协议，以避免所有混淆、数据丢失和信息阻塞的可能性。快速设备必须能够与慢速设备通信。系统不得依赖于与之连接的设备，否则修改或改进将变得不可能。还必须制定一种程序，以决定哪个设备将控制总线及其时机。如果不同时钟频率的设备连接到总线上，则必须定义总线时钟源。所有这些标准都涉及I²C总线的规范。

4 I²C-BUS 概念

I²C总线支持任何集成电路制造工艺（NMOS、CMOS、双极）。两根线，串行数据（SDA）和串行时钟（SCL），在连接到总线的设备之间传递信息。每个设备通过唯一的地址（无论是微控制器、LCD驱动器、内存还是键盘接口）被识别，并可以根据设备的功能作为发射器或接收器进行操作。显然，LCD驱动器仅为接收器，而内存可以接收和传输数据。除了发射器和接收器外，设备在执行数据传输时还可以被视为主设备或从设备（见表1）。主设备是启动总上数据传输并生成时钟信号以允许该传输的设备。在此时，任何被寻址的设备都被视为从设备。

I²C-bus 规范

表 1 I²C-bus 术语定义

术语	描述
发射器	该设备向总线
接收器	接收来自设备的DATA总线
主设备	发起传输的设备，生成时钟信号并终止传输
从设备	由主设备寻址的设备
多主设备	多个主设备可以同时控制总线而不损坏信息
仲裁	确保以下程序，如果多个主设备同时尝试控制总线，仅允许一个这样做，获胜的信息是未损坏
同步	同步时钟的过程，两个或多个设备的信号

I²C总线是一种多主总线。这意味着可以连接多个能够控制总线的设备。由于主设备通常是微控制器，我们考虑两个连接到I²C总线的微控制器之间的数据传输案例（见图2）。

这突出表明了 I²C-bus 上主设备与从设备，以及接收器与发射器之间的关系。需注意的是，这些关系并不是永久的，而仅依赖于当时的数据传输方向。数据传输的过程如下：

1) 假设微控制器 A 想要向微控制器 B 发送信息：

微控制器 A (主设备) 地址 微控制器 B (从设备)

微控制器 A (主发射器) 向微控制器 B (从接收器) 发送数据

微控制器 A 终止传输

2) 如果微控制器 A 想要从微控制器 B 接收信息：

- 微控制器 A（主设备）对微控制器 B（从设备）进行寻址

- 微控制器 A（主设备-接收器）从微控制器 B（从设备-发射器）接收数据

- 微控制器 A 终止传输。

即便在这种情况下，主设备（微控制器 A）也会生成时序并终止传输。

将多个微控制器连接到 I²C-bus 的可能性意味着可能会有多个主设备试图同时发起数据传输。为了避免这种事件可能引发的混乱，已开发出一种仲裁程序。该程序依赖于所有 I²C 接口与 I²C-bus 的有线-与连接。

如果两个或多个主设备尝试向总线传输信息，第一个在其他设备产生‘零’时产生‘一’的设备将失去仲裁。在仲裁期间，时钟信号是由主设备生成的时钟经过有线-与连接同步组合在SCL线上的信号（有关仲裁的详细信息，请参见第8节）。




图2 使用两个微控制器的I²C-bus配置示例。

I²C-bus 规范

在I²C总线上产生时钟信号始终是主设备的责任；每个主设备在总线上传输数据时生成自己的时钟信号。从主设备的总线时钟信号仅在被缓慢的从设备拉住时钟线时被拉伸，或者在仲裁发生时被另一个主设备改变。

5 一般特性

SDA和SCL都是双向线路，连接至正供电电压，通过电流源或上拉电阻（见图3）。当总线空闲时，两条线路均为高电平。连接到总线的设备的输出级必须具有开漏或开集电极以执行有线与功能。在标准模式下，I²C总线的数据传输速率可高达100 kbit/s，在快速模式下可达400 kbit/s，或在高速模式下可达3.4 Mbit/s。连接到总线的接口数量仅取决于400皮法的总线电容限制。有关高速模式主设备的信息，请参见第13节。

6 比特传输

由于可以连接到I²C总线的各种不同技术设备（CMOS、NMOS、双极），逻辑‘0’（低电平）和‘1’（高电平）的电平不固定，而是取决于相关的V_{DD} 电平（见第15节以获取电气规格）。每传输一个数据位，将生成一个时钟脉冲。

6.1 数据有效性

SDA线上的数据必须在时钟的高电平期间保持稳定。数据线的高电平或低电平状态只能在SCL线上的时钟信号为低电平时发生变化（见图4）。




图3 标准模式和快速模式设备连接到 I²C-bus。

I²C-bus 规范




图4 I²C-bus 上的比特传输。

6.2 启动和停止条件

在I²C总线的过程内, 会出现独特的情况, 这些情况被定义为开始(S)和停止(P)条件(见图5)。

在SCL为高电平时，SDA线上的高电平到低电平的转换是一个独特的情况。此情况表示一个启动条件。

在SCL为高电平时，SDA线上的低电平到高电平的转换定义了一个停止条件。

启动和停止条件始终由主设备生成。在启动条件之后，系统被认为是忙碌的。在停止条件之后的某段时间，系统被认为重新可用。这一空闲状况在第15节中进行了规定。

如果生成重复开始 (Sr) 而不是停止条件，则总线保持忙碌。在这方面，启动 (S) 和重复开始 (Sr) 条件在功能上是相同的（见图10）。因此，在本文件的其余部分，S符号将作为一个通用术语，用以表示启动和重复开始条件，除非Sr特别相关。

如果连接到总线的设备包含必要的接口硬件，则检测启动和停止条件是简单的。然而，未具备此类接口的微控制器必须在每个时钟周期至少对SDA线进行两次采样，以感知状态转换。




图5 启动和停止条件。

I²C总线规范

7 传输数据

7.1 字节格式

放置在SDA线上的每个字节必须为8位长。每次传输的字节数没有限制。每个字节后都必须跟随一个应答位。数据以最高有效位（MSB）优先的顺序进行传输（见图6）。如果从设备在执行其他功能（例如处理内部中断）之前，无法接收或传输另一个完整的字节数据，它可以将时钟线SCL保持在低电平，以迫使主设备进入等待状态。数据传输在从设备准备好接收另一个字节数据并释放时钟线SCL时继续进行。

在某些情况下，允许使用不同于I²C总线格式的格式（例如针对CBUS兼容设备）。以此地址开头的消息可以通过生成停止条件来终止，即使在字节传输期间。在这种情况下，不会生成确认（参见第10.1.3节）。

7.2 确认

数据传输必须有确认。应答相关时钟脉冲由主设备生成。发射器在应答时钟脉冲期间释放SDA线（高电平）。

接收器必须在确认时钟脉冲期间将SDA线拉低，以确保其保持稳定的低电平

在该时钟脉冲的高电平期间（见图7）。当然，设置和保持时间（在第15节中规定）也必须考虑在内。

通常，已被寻址的接收器在每个字节接收后有义务生成一个确认，除非消息以CBUS地址开始（见第10.1.3节）。

当从设备未确认从设备地址时（例如，它无法接收或发射，因为它正在执行某些实时功能），从设备必须将数据线保持在高电平。此时，主设备可以生成停止条件以中止传输，或生成重复开始条件以开始新的传输。

如果从接收器确认了从设备地址，但在传输中的一段时间后无法再接收任何数据字节，主设备必须再次中止传输。这由从设备在接下来的首字节上生成未确认来指示。从设备保持数据线为高电平，主设备生成停止或重复开始条件。

如果在传输中涉及到主接收器，它必须通过在最后一个从设备时钟输出的字节上不生成确认信号来向从发送器发出数据结束的信号。从发送器必须释放数据线路，以允许主设备生成停止或重复开始条件。





图6 I²C-bus上的数据传输。

I²C-bus 规范




8 仲裁与时钟生成

8.1 时钟同步

所有主设备在SCL线上的时钟生成自己的时钟，以便在I²C-bus上传输消息。数据仅在时钟的高电平期间有效。因此，需要定义的时钟，以便进行逐位仲裁程序。

时钟同步是通过将I²C接口有线-与连接到SCL线来完成的。这意味着

在SCL线上的高电平到低电平转换将导致相关设备开始计数它们的低电平周期，并且一旦某个设备的时钟变为低电平，它将保持SCL线处于该状态，直到达到时钟的高电平状态（见图8）。然而，如果另一个时钟仍处于其低电平周期内，则此时钟的低电平到高电平转换可能不会改变SCL线的状态。因此，具有最长低电平周期的设备将保持SCL线为低电平。具有较短低电平周期的设备在此期间进入高电平等待状态。



I²C-bus规范

当所有相关设备计数完它们的低电平周期后，时钟线将被释放并变为高电平。此时，设备时钟与SCL线的状态将没有区别，所有设备将开始计数它们的高电平周期。第一个完成高电平周期的设备将再次将SCL线拉低。

通过这种方式，生成一个同步的SCL时钟，其低电平周期由具有最长时钟低电平周期的设备决定，而其高电平周期由具有最短时钟高电平周期的设备决定。

8.2 仲裁

主设备仅在总线空闲时才能开始传输。两个或多个主设备可能在启动条件的最小保持时间 ($t_{HD;STA}$) 内生成一个启动条件，这将导致总线产生一个定义的启动条件。

仲裁在SDA线上进行，同时SCL线处于高电平，以便于在另一个主设备正在传输低电平的情况下，传输高电平的主设备将关闭其数据输出阶段，因为总线上的电平与其自身的电平不匹配。

仲裁可以持续多个比特。其第一阶段是地址比特的比较（地址信息见第10节和第14节）。如果主设备各自试图

对同一设备进行地址操作，仲裁将继续进行数据比特的比较，如果它们是主发射器，或确认比特，如果它们是主接收器。由于I²C总线上的地址和数据信息由获胜的主设备决定，因此在仲裁过程中没有信息丢失。

在失去仲裁的情况下，主设备可以生成时钟脉冲，直到它失去仲裁的字节结束。

由于Hs模式主设备具有独特的8位主码，它将始终在首字节期间完成仲裁（见第13节）。

如果一个主设备同时包含从设备功能，并且在寻址阶段失去仲裁，则有可能获胜的主设备正在尝试对其进行寻址。因此，失去仲裁的主设备必须立即切换到其从设备模式。

图9显示了两个主设备的仲裁程序。当然，可能涉及更多（具体取决于连接到总线的主设备数量）。当产生数据1的主设备的内部数据电平与SDA线上的实际电平之间存在差异时，其数据输出将被关闭，这意味着高电平输出将连接到总线。这不会影响获胜主设备发起的数据传输。




图9 两个主设备的仲裁程序。

I²C-bus 规范

由于I²C总线的控制完全基于竞争主设备发送的地址或主码和数据，因此没有中心主设备，也没有总线上的优先顺序。

在串行传输过程中，如果仲裁程序仍在进行中，当一个重复开始条件或停止条件被传输到 I²C-bus 时，必须给予特别关注。如果这样的情况可能发生，相关的主设备必须在格式帧的相同位置发送该重复开始条件或停止条件。换句话说，在以下情况下不允许进行仲裁：

- 重复开始条件和数据位
- 停止条件和数据位
- 重复开始条件和停止条件。

从设备不参与仲裁程序。

8.3 将时钟同步机制用作握手

除了在仲裁程序中使用外，时钟同步机制还可以用于使接收器应对快速的数据传输，既可以在字节级别也可以在比特级别。

在字节级别，设备可能能够以较快的速率接收字节数据，但需要更多时间来存储接收的字节或准备要传输的下一个字节。从设备可以

在接收并确认一个字节后，然后将SCL线保持在低电平，以强制主设备进入等待状态，直到从设备准备好进行下一个字节传输，这是一种握手过程（见图6）。

在比特级别上，具有或不具有I²C总线有限硬件的设备，如微控制器，可以通过延长每个时钟低电平周期来减缓总线时钟。因此，任何主设备的速度被调整为该设备的内部工作速率。

在Hs模式下，握手功能只能在字节级别使用（见第13节）。

9位地址格式

数据传输遵循图10所示的格式。在启动条件（S）之后，发送从设备地址。该地址长度为7位，后面跟随第八位，即数据方向位（R/W）——“零”表示传输（写入），而“1”表示请求数据（读取）。数据传输始终由主设备生成的停止条件（P）终止。然而，如果主设备仍希望在总线上进行通信，它可以生成重复开始条件（Sr）并在此前不生成停止条件的情况下寻址另一个从设备。在这样的传输中，可以出现各种读取/写入格式的组合。




图10 完整的数据传输。



I²C-bus 规范

可能的数据传输格式有：

- 主发射器向从接收器发射。传输方向未发生变化（见图11）。
- 主设备在首字节之后立即读取从设备（见图12）。在第一次确认的时刻，主发射器变为主接收器，而从接收器变为从发射器。此第一次确认仍由从设备生成。停止条件由主设备生成，此前已发送未确认（A）。
- 组合格式传输范围改变时，启动条件和从设备地址都会被重复，但读/写位则会反转。如果主设备接收器发送重复启动条件，则其之前已发送未确认（A）。

注释：

1. 可以使用组合格式，例如，来控制串行存储器。在第一个数据字节期间，必须对内部存储位置进行写入。在启动条件和从设备地址被重复后，数据可以被传输。
2. 所有有关自动增量或减量以前访问的内存位置等的决定均由设备的设计者作出。
3. 每个字节后都跟着一个确认位，如序列中的 A 或 A 块所示。
4. I²C-bus 兼容设备必须在接收到启动或重复启动条件时重置其总线逻辑，以便它们都预期发送从设备地址，即使这些启动条件未按正确格式定位。
5. 紧接着的启动条件后面跟随停止条件（无效消息）是一种非法格式。



I²C-bus 规范




图13 组合格式。

10 7位寻址

I²C-bus 的寻址程序是这样的，在启动条件之后的首字节通常决定主设备将选择哪个从设备。例外是‘一般呼叫’地址，它可以寻址所有设备。当使用此地址时，理论上所有设备应当响应确认。然而，设备可以被设置为忽略此地址。一般呼叫地址的第二个字节则定义了要采取的操作。此程序在第10.1.1节中有更详细的说明。有关10位寻址的信息，请参见第14节。




图14 启动程序后的首字节。

10.1 首字节中位的定义

首字节的前七位组成了从设备地址（参见图14）。第八位是最低有效位（LSB）。它确定消息的方向。在首字节的最低有效位置上出现“零”意味着主设备将向选定的从设备写入信息。在此位置出现“之一”意味着主设备将从从设备读取信息。

当发送一个地址时，系统中的每个设备会将开始条件后面的前七个位与其地址进行比较。如果它们匹配，设备将根据 R/W 位将自身视为由主设备作为从接收器或从发送器寻址。

从设备地址可以由固定部分和可编程部分组成。由于在系统中可能会有多个相同的设备，因此从设备地址的可编程部分使得能够连接到 I²C 总线的此类设备的最大数量成为可能。设备的可编程地址位的数量取决于可用引脚的数量。例如，如果一个设备有 4 个固定地址位和 3 个可编程地址位，则最多可以连接 8 个相同的设备到同一总线。

I²C-bus委员会负责协调I²C地址的分配。有关更多信息，可以从封底列出的飞利浦代表处获取。两个八个地址组（0000XXX和1111XXX）保留用于表2所示的目的。从设备地址的比特组合11110XX被保留用于10位寻址（见第14节）。

I²C总线规范

表2 首字节中位的定义

从设备地址	读/写位	描述
0000 000	0	广泛呼叫地址
0000 000	1	起始字节(1)
0000 001	X	CBUS地址(2)
0000 010	X	保留用于不同的总线格式(3)
0000 011	X	保留以备将来使用
0000 1XX	X	Hs模式主码
1111 1XX	X	保留以供未来使用
1111 0XX	X	10位从地址寻址

注释

1. 不允许任何设备在接收到起始字节时进行确认。
2. CBUS地址已被保留以便在同一系统中实现与CBUS兼容和I²C总线兼容设备的混合使用。I²C总线兼容设备在接收到此地址时不允许响应。
3. 保留用于不同总线格式的地址是为了使I²C和其他协议能够混合。只有能够与这些格式和协议协同工作的I²C总线兼容设备才被允许对该地址做出响应。

10.1.1 广泛呼叫地址

广泛呼叫地址用于寻址连接到 I²C 总线的每个设备。然而，如果某个设备不需要广泛呼叫结构内提供的任何数据，则可以通过不发出确认来忽略此地址。如果某个设备确实需要来自广泛呼叫地址的数据，它将确认该地址并表现为从接收器。后续的字节将由每个能够处理该数据的从接收器进行确认。无法处理这些字节之一的从设备必须通过不确认来忽略它。广泛呼叫地址的含义总是在第二个字节中指定（见图 15）。

需要考虑两种情况。

- 当最低有效位 B 为 ‘零’ 时。
- 当最低有效位 B 为 ‘一’ 时。




图15 一般呼叫地址格式。

当位 B 为 ‘零’ 时；第二个字节具有以下定义：

- 00000110 (H ‘06’)。通过硬件重置并写入从设备地址的可编程部分。在接收到这个 2 字节序列时，所有设计为响应广泛呼叫地址的设备将重置并接受其地址的可编程部分。在施加供电电压后，必须采取预防措施以确保设备不拉低 SDA 或 SCL 线，因为这些低电平会阻塞总线。
- 00000100 (H ‘04’)。通过硬件写入从设备地址的可编程部分。所有通过硬件定义其地址的可编程部分（并响应一般呼叫地址）的设备将在接收到这两个字节序列时锁存该可编程部分。该设备不会复位。
- 00000000 (H ‘00’)。此代码不允许用作第二个字节。

编程程序的序列在适当的设备数据表中发布。

其余代码尚未固定，设备必须忽略这些代码。

当位 B 为 ‘1’ 时；这两个字节的序列为 ‘硬件总线呼叫’。这意味着该序列由硬件主设备（如键盘扫描器）传输，该设备不能被编程以传输所需的从设备地址。由于硬件主设备事先不知道消息必须传送到哪个设备，因此它仅能生成此硬件总线呼叫及其自身地址 - 向系统标识自己（参见图 16）。

第二个字节中剩余的七个位包含硬件主设备的地址。该地址被连接到总线的智能设备（例如，微控制器）识别，该智能设备随后将指导来自硬件主设备的信息。如果硬件主设备也可以充当从设备，则从设备地址与主地址相同。

I²C-bus 规格




图16 硬件主发射器的数据传输。

在某些系统中，另一种选择是硬件主发射器在系统复位后被设置为从接收器模式。通过这种方式，配置主设备的系统可以告知硬件主发射器（现在处于从接收器模式）数据必须发送到哪个地址（见图17）。在这个编程过程之后，硬件主设备保持在主发射器模式。

10.1.2 起始字节

微控制器可以通过两种方式连接到 I²C-bus。具有片上硬件 I²C-bus 接口的微控制器可以被编程为仅在接收到来自总线的请求时中断。当设备没有这样的

接口时，它必须通过软件不断监控总线。显然，微控制器监控或轮询总线的次数越多，其用于执行预期功能的时间就越少。

因此，快速硬件设备与依赖软件轮询的相对较慢的微控制器之间存在速度差异。

在这种情况下，数据传输可以在一个比正常长得多的开始程序之前进行（见图18）。开始程序由以下内容组成：

- 一个启动条件 (S)
- 一个起始字节 (00000001)
- 一个确认时钟脉冲 (ACK)
- 重复开始条件 (Sr) 。




图17 由能够直接将数据传输到从设备的硬件发射器实现的数据传输。(a) 配置主设备发送转储地址给硬件主设备 (b) 硬件主设备将数据转储到选定的从设备。

I²C-bus 规范




图18 起始字节程序。

在主设备传输所需总线访问的启动条件 S 之后，传输起始字节（00000001）。因此，另一个微控制器可以以较低的采样率对 SDA 线进行采样，直到检测到起始字节中的七个零之一。在检测到 SDA 线上的低电平后，微控制器可以切换到更高的采样率以找到重复开始条件 Sr，并用于同步。

硬件接收器在接收到重复开始条件 Sr 时将重置，因此将忽略起始字节。

在起始字节之后生成一个应答相关时钟脉冲。此脉冲仅用于符合总线上使用的字节处理格式。任何设备均不得确认起始字节。

10.1.3 CBUS兼容性

CBUS接收器可以连接到标准模式I²C总线。然而，必须连接一个称为DLEN的第三条总线线，并省略应答位。通常，I²C传输是8位字节的序列；与CBUS兼容的设备具有不同的格式。

在混合总线结构中，I²C总线设备必须对CBUS消息无响应。因此，保留了一个特殊的CBUS地址（0000001X），对此地址没有I²C总线兼容设备会做出响应。在传输CBUS地址之后，可以激活DLEN线路并发送CBUS格式的传输（见图19）。在停止条件之后，所有设备再次准备好接受数据。

主发射器可以在发送CBUS地址后发送CBUS格式。传输通过所有设备都识别的停止条件结束。

注意：如果已知 CBUS 配置，并且不考虑与 CBUS 兼容设备的扩展，则设计者可以根据所使用设备的具体要求调整保持时间。

I²C-bus 规范




图19 使用CBUS发射器/接收器的传输数据格式。

11 标准模式I²C-BUS规范的扩展

标准模式 I²C-bus 规范，自1980年代初以来，数据传输速率高达 100 kbit/s 并采用 7 位寻址。这一概念迅速流行，今天被全球广泛接受为事实上的标准，飞利浦半导体及其他供应商提供了数百种不同的兼容集成电路。为了满足对更高速度的需求，并为日益增长的新设备提供更多从设备地址，标准模式 I²C-bus 规范经过多年的升级，现在可提供以下扩展：

- 快速模式，位速率高达400 kbit/s。
- 高速模式（Hs模式），位速率高达3.4 Mbit/s。
- **10位寻址**，允许使用最多1024个附加从设备地址。

扩展常规 I²C 总线规范的主要原因有两个：

- 如今的许多应用需要传输大量串行数据，并要求位速率远超100 kbit/s（标准模式），甚至400 kbit/s（快速模式）。由于半导体技术的持续改进，I²C 总线设备现在可提供高达3.4 Mbit/s（Hs模式）的位速率，而对接口电路的制造成本没有明显的增加。

- 由于使用7位寻址方案的112个可用地址大部分很快被分配，因此变得

显而易见，需要更多的地址组合以防止新设备的从设备地址分配出现问题。这个问题通过新的10位寻址方案得到了解决，该方案允许可用地址数量增加约十倍。

具有快速模式或 Hs模式 I²C 总线接口的新从设备可以拥有7位或10位从设备地址。如果可能，优先采用7位地址，因为它是最经济的硬件解决方案，并导致最短的消息长度。具有7位和10位地址的设备可以在相同的 I²C 总线系统中混合使用，无论它是快速/标准模式(F/S)还是 Hs模式系统。现有和未来的主设备均可生成7位或10位地址。

12 快速模式

在快速模式I²C-bus规范中，SDA和SCL线的协议、格式、逻辑电平和最大电容负载与标准模式I²C-bus规范保持不变。新设备必须至少满足快速模式或Hs模式规范的最低要求（见第13节）。

快速模式设备可以以最高400 kbit/s的速度接收和发送数据。最小要求是它们能够与400 kbit/s的传输进行同步；然后它们可以延长SCL信号的低电平周期以减缓传输速度。快速模式设备向下兼容，并且可以在0到100 kbit/s的I²C总线系统中与标准模式设备进行通信。然而，由于标准模式设备不向上兼容，因此不应将其纳入快速模式I²C总线系统，因为它们无法跟随更高的传输速率，从而会发生不可预测的状态。

I²C-bus 规格说明

快速模式 I²C-bus 规范与标准模式相比，具有以下附加功能：

- 最大比特率增加至 400 kbit/s。
- 串行数据 (SDA) 和串行时钟 (SCL) 信号的时序已被调整。由于其他总线系统（例如 CBUS）无法在增加的比特率下操作，因此无需与其兼容。
- 快速模式设备的输入端包含了尖峰抑制和施密特触发器在 SDA 和 SCL 输入处。
- 快速模式设备的输出缓冲器包含了对 SDA 和 SCL 信号下降沿的斜率控制。
- 如果快速模式设备的电源关闭，SDA 和 SCL I/O 引脚必须处于悬空状态，以免阻碍总线线。
- 连接到总线线的外部上拉设备必须适应快速模式 I²C 总线允许的更短最大上升时间。对于高达 200 皮法的总线负载，每条总线线的上拉设备可以是电阻；对于 200 皮法到 400 皮法之间的总线负载，上拉设备可以是电流源（最大 3 毫安）或开关电阻电路（见图 43）。

13 Hs模式

高速模式（Hs模式）设备在 I²C 总线传输速度上提供了质的飞跃。Hs模式设备可以以高达 3.4 Mbit/s 的比特率传输信息，且它们与快速模式或标准模式（F/S模式）设备在混合速度总线系统中保持完全向下兼容，以实现双向通信。除了在 Hs模式传输期间不执行仲裁和时钟同步之外，保持与 F/S 模式系统相同的串行总线协议和数据格式。根据应用的不同，新设备可能具有快速或 Hs模式 I²C 总线接口，尽管偏好使用 Hs模式设备，因为它们可以设计于更多的应用程序中。

13.1 高速传输

为了实现最高3.4 Mbit/s的比特传输，已对常规I²C总线规范进行了以下改进：

- Hs模式主设备具有用于SDAH信号的开漏输出缓冲区，以及在SCLH输出上的开漏下拉和电流源上拉电路的组合（1）。该电流源电路缩短了SCLH信号的上升时间。只有

在任何时候，仅允许一个主设备的电流源启用，并且仅在 Hs模式下。

- 在多主设备系统中，Hs模式传输期间不进行仲裁或时钟同步，这加快了比特处理能力。仲裁程序总是在F/S模式下前一个主码传输完成后结束。
- Hs模式主设备生成的串行时钟信号的高低电平比例为 1:2。这减轻了设置时间和保持时间的时序要求。
- 作为一种选择，Hs模式主设备可以配备内置桥接(1)。在 Hs模式传输期间，Hs模式设备的高速数据(SDAH)和高速串行时钟(SCLH)线路由该桥接与F/S模式设备的SDA和 SCL线路分开。这减少了SDAH和SCLH线路的电容负载，从而提高了上升和下降时间。
- Hs模式从设备与F/S模式从设备之间的唯一区别在于它们的操作速度。Hs模式从设备在SCLH和SDAH输出端具有开漏输出缓冲区。SCLH引脚上的可选下拉晶体管可以被用于延长SCLH信号的低电平，尽管这仅在Hs模式传输中的应答位之后被允许。

- Hs模式设备的输入端包含尖峰抑制和施密特触发器，应用于SDAH和SCLH输入端。

- Hs模式设备的输出缓冲区包含SDAH和SCLH信号下降沿的斜率控制。


图20显示了仅包含Hs模式设备的系统中的I²C总线物理配置。主设备上的SDA和SCL引脚仅在混合速度总线系统中使用，在仅有Hs模式的系统中则不连接。在这种情况下，这些引脚可以用于其他功能。

可选的串联电阻 R_s 保护 I²C 总线设备的 I/O 阶段，防止总线线路上的高压尖峰，并最小化振铃和干扰。

上拉电阻 R_p 在总线空闲时将 SDAH 和 SCLH 线路维持在高电平，并确保信号在所需的上升时间内从低电平拉升至高电平。对于更高电容的总线线路负载 (>100 pF)，电阻 R_p 可以被外部电流源上拉电路替代，以满足上升时间的要求。除非在应答位之后，否则 SCLH 时钟脉冲在 Hs模式传输中的上升时间会由于活动主设备的内部电流源上拉电路 MCS 而缩短。

(1) 专利申请待审。

I²C-bus 规范



13.2 Hs模式下的串行数据传输格式

Hs模式下的串行数据传输格式符合标准模式 I²C 总线规范。Hs模式只能在以下条件（这些条件均处于 F/S模式下）满足后开始：

1. 启动条件 (S)
2. 8位主码 (00001XXX)
3. 非确认位 (A)

图21和图22对此进行了更详细的说明。该主码具有两个主要功能：

- 它允许在F/S模式速度下进行竞争主设备之间的仲裁和时钟同步，从而产生一个获胜的主设备。
- 它指示Hs模式传输的开始。

Hs模式主代码是保留的8位代码，这些代码不用于从设备地址或其他目的。此外，由于每个主设备都有其唯一的主码，因此在一个 I²C-bus 系统上最多可以存在八个 Hs 模式主设备（尽管主码 0000 1000 应保留用于测试和诊断目的）。

Hs模式主设备的主码是软件可编程的，选择由系统设计师决定。

仲裁和时钟同步仅在传输主码和非确认位 (A) 的过程中进行，此后一个获胜的主设备保持活动状态。主码向其他设备指示将开始 Hs 模式传输，并且连接的设备必须符合 Hs 模式规范。由于不允许任何设备确认主码，主码后面跟随一个非确认 (A)。

在未确认位 (A) 之后，SCLH 线路被拉高至高电平，活动主设备切换至 Hs 模式并在时间 t_H（见图22）启用 SCLH 信号的电流源上拉电路。由于其他设备可以通过拉伸 SCLH 信号的低电平周期在 t_H 之前延迟串行传输，活动主设备将在所有设备释放 SCLH 线路且 SCLH 信号达到高电平时启用其电流源上拉电路，从而加快 SCLH 信号最后部分的上升时间。

活跃的主设备随后发送一个重复开始条件 (Sr)，后接一个7位从设备地址（或10位从设备地址，详见第14节），并带有一个读/写位地址。

I²C总线规范

主设备从所选的从设备接收一个确认位 (A)。

在重复开始条件以及每个确认位 (A) 或非确认位 (A) 之后，活动主设备禁用其电流源上拉电路。这使得其他设备能够通过延长 SCLH 信号的低电平周期来延迟串行传输。活动主设备再次启用其电流源上拉电路。

当所有设备释放且 SCLH 信号达到高电平时，这加速了 SCLH 信号上升时间的最后部分。

在下次重复开始条件 (Sr) 后，Hs模式下的数据传输将继续进行，只有在停止条件 (P) 之后才会切换回F/S模式。为了减少主码的开销，主设备可以链接多个Hs模式传输，这些传输由重复开始条件 (Sr) 分隔。




图21 Hs模式下的数据传输格式。




图22 完整的Hs模式传输。

I²C总线规格

13.3 从F/S-模式切换到Hs模式及返回

在复位和初始化之后，Hs模式设备必须处于快速模式（因此F/S模式在功能上是快速模式，因为快速模式向下兼容于标准模式）。每个Hs模式设备可以在快速模式与Hs模式之间切换，并受到I²C总线上串行传输的控制。

在图22的时间 t_1 之前，每个连接的设备在快速模式下操作。在时间 t_1 与 t_H 之间（此时间间隔可由任何设备延长），每个连接的设备必须识别"S 00001XXX A"序列，并且必须将其内部电路从快速模式设置切换到Hs模式设置。在时间 t_1 与 t_H 之间，连接的主设备和从设备通过以下操作执行此切换。

活动（优胜）主设备：

1. 根据Hs模式的尖峰抑制要求，调整其SDAH和SCLH输入滤波器。
2. 根据Hs模式的要求，调整设置和保持时间。
3. 根据Hs模式的要求，调整其SDAH和SCLH输出级的斜率控制。
4. 切换到Hs模式比特率，该比特率在时间 t_H 后所需。
5. 在时间 t_H 启用其SCLH输出级的电流源拉升电路。

非活动的或失效的主设备：

1. 根据Hs模式下的尖峰抑制要求，调整其SDAH和SCLH输入滤波器。
2. 等待停止条件以检测总线何时再次空闲。

所有从设备：

1. 根据Hs模式中的尖峰抑制要求调整它们的SDAH和SCLH输入滤波器。
2. 根据Hs模式的要求调整设置时间和保持时间。该要求可能已通过输入滤波器的调整得到满足。
3. 如有必要，调整它们的SDAH输出级的斜率控制。对于从设备，斜率控制仅适用于SDAH输出级，并且根据电路公差，快速模式和Hs模式的要求可能在不切换其内部电路的情况下得到满足。

在图22中的时间 t_{FS} ，每个连接的设备必须识别停止条件(P)，并将其内部电路从Hs模式设置切换回时间 t_1 之前的快速模式设置。此过程必须在表5中规定的快速模式规范所要求的最低总线空闲时间内完成。


I²C总线规范

13.4 Hs模式设备在低速模式下

Hs模式设备完全向下兼容，并可以连接到 F/S模式 I²C-总线系统（见图23）。由于在这种配置中不会传输主码，因此所有 Hs模式主设备保持在

F/S模式并在F/S模式速度下通信，并禁用其电流源。

SDAH和SCLH引脚用于连接到F/S模式总线系统，使得 Hs模式主设备上的SDA和SCL引脚（如存在）可以用于其他功能。



13.5 在一条串行总线上混合速率模式

如果一个系统中同时存在Hs模式、快速模式和/或标准模式设备，通过使用交叉桥，可以使不同设备之间具有不同的比特率（见图24和25）。

需要一个桥来在适当的时刻连接/断开Hs模式部分与F/S模式部分。该桥包括一个电平转换功能，允许具有不同供电电压的设备连接。例如，供电电压为5 V的F/S模式设备可以连接到供电电压为3 V或更低的Hs模式设备（即，当 $V_{DD2} < V_{DD1}$ 时），前提是SDA和SCL引脚允许5 V电压。这种桥接功能被纳入到Hs模式主设备中，并完全由串行信号SDAH、SCLH、SDA和SCL控制。这样的桥接功能可以作为自主电路在任何集成电路中实现。

TR1、TR2 和 TR3 是 N 型晶体管。TR1 和 TR2 具备传输门功能，而 TR3 是一个开漏下拉级。如果 TR1 或 TR2 被打开，它们将双向传输低电平；否则，当排放极和源极都升高电平时，将会

在每个被打开的晶体管的排放极和源极之间产生高阻抗。在后一种情况下，这些晶体管将作为电平转换器，因为 SDAH 和 SCLH 将被拉高到 V_{DD1} ，而 SDA 和 SCL 将被拉高到 V_{DD2} 。

在F/S模式速度下，一个Hs模式主设备上的桥将SDAH和SCLH线连接到相应的SDA和SCL线，从而允许Hs模式设备以较慢的速度与F/S模式设备进行通信。如第8节所述，在所有连接设备之间的总F/S模式传输过程中，可以进行仲裁和同步。然而，在Hs模式传输期间，桥会打开以分离两个总线部分，并允许Hs模式设备以3.4 Mbit/s的速度相互通信。Hs模式设备和F/S模式设备之间的仲裁仅在主码(00001XXX)期间进行，通常由一个Hs模式主设备获胜，因为没有从设备地址具有四个前导零。其他主设备只有在发送一个保留的8位代码(00000XXX)时才能赢得仲裁。在这种情况下，桥保持关闭，传输继续以F/S模式进行。表3给出了这种系统中可能的通信速度。

I²C总线规范




表3 混合速度总线系统中的通信比特率

传输 之间	串行总线系统配置			
	Hs + 快速 + 标准	Hs + 快速	Hs + 标准	快速 + 标准
Hs <-> Hs	0 至 3.4 Mbit/s	0 至 3.4 Mbit/s	0 至 3.4 Mbit/s	—
Hs <-> 快速	0 至 100 kbit/s	0 到 400 kbit/s	—	—
Hs <-> 标准	0 到 100 kbit/s	—	0 到 100 kbit/s	—
快速 <-> 标准	0 到 100 kbit/s	—	—	0 到 100 kbit/s
快速 <-> 快速	0 到 100 kbit/s	0 到 400 kbit/s	—	0 到 100 kbit/s
标准 <-> 标准	0到100 kbit/s	—	0到100 kbit/s	0到100 kbit/s


13.5.1 F/S模式在混合速度总线系统中的传输

图24所示的桥连接了相应的串行总线线，形成一个串行总线系统。由于没有传输主码(00001XXX)，电流源上拉电路保持禁用，所有输出级为开放漏极。所有设备，包括Hs模式设备，根据F/S模式I²C总线规范的协议、格式和速度相互通信。

13.5.2 Hs模式在混合速度总线系统中的传输

图25显示了完整的Hs模式传输的时序图，该传输由启动条件、主码和未确认A（在F/S模式速度下）引发。尽管此时序图分为两部分，但应将其视为一个时序图，其中时间点t_H是两部分的共同点。

I²C-bus规范



主码由处于活动或非活动状态的桥识别（见图24）。桥执行以下操作：

1. 在 t_1 和 t_H 之间（见图25），晶体管TR1开启以将SDAH和SDA线路分开，随后晶体管TR3关闭以将SDA线拉低至 V_{SS} 。

2. 当SCLH和SCL均为高电平（图25中的 t_H ）时，晶体管TR2开启以将SCLH和SCL线路分开。在SCLH在重复起始条件（Sr）后变为低电平之前，必须先开启TR2。

Hs模式传输在重复起始条件（Sr）之后开始。在Hs模式传输过程中，SCL线保持在高电平，SDA线保持在低电平稳态水平，因此为传输停止条件（P）做好准备。

I²C总线规范

在每个确认 (A) 或非确认位 (A) 之后，活动主设备禁用其电流源上拉电路。这使得其他设备能够通过延长SCLH信号的低电平周期来延迟串行传输。当所有设备被释放且SCLH信号达到高电平时，活动主设备再次启用其电流源上拉电路，从而加快SCLH信号最后部分的上升时间。在不规则情况下，F/S模式设备可以通过将SCL线拉低至少1秒来随时关闭桥 (TR1和TR2关闭，TR3打开)，例如，恢复总线挂起。

μ

Hs模式以停止条件结束，并将总线系统重新带回F/S模式。当检测到SDAH上的停止条件(P)时，主动主设备会禁用其电流源MCS (t_{FS} 见图25)。桥接器也能够识别此停止条件，并采取以下行动：

1. 晶体管TR2在 t_{FS} 后闭合，以将SCLH与SCL连接；此时两者均为高电平。晶体管TR3在 t_{FS} 后打开，释放SDA线，并允许其被上拉电阻 R_p 拉高。这是F/S模式设备的停止条件。TR3必须足够快地打开，以确保在停止条件和下一个最早的启动条件之间的总线空闲时间符合快速模式规范 (见 t_{BUF} 在表5中)。

2. 当SDA达到高电平时 (t_2 见图25)，晶体管TR1闭合，以连接SDAH与SDA。(注：所有线路为高电平时进行互连，从而防止总线线路上的尖峰)。TR1和TR2必须在符合快速模式规范的最小总线空闲时间内关闭 (见 t_{BUF} 在表5中)。

13.5.3 混合速度总线系统中桥的时序要求

从图25可以看出，桥在 t_L 、 t_H 和 t_{FS} 的动作必须非常快，以至于不影响SDAH和SCLH线路。此外，桥还必须满足SDA和SCL线路的快速模式规范相关的时序要求。

14 10位寻址

本节描述了10位寻址，如果仅使用7位寻址，则可以忽略此部分。

10位寻址与7位寻址兼容，并且可以结合使用。使用10位进行寻址利用保留组合1111XXXX用于首字节的前七位。

这在第10.1节中解释了在开始 (S) 或重复开始 (Sr) 条件下的情况。10位寻址不会影响现有的7位寻址。具有7位和10位地址的设备可以连接到同一I²C总线上，并且可以在F/S模式和Hs模式系统是使用7位和10位寻址。

尽管保留地址位1111XXXX存在八种可能的组合，但仅使用其中四种组合11110XXX进行10位寻址。其余四种组合11111XXX保留用于未来的I²C总线增强。

14.1 前两个字节中位的定义

10位从地址由启动条件 (S) 或重复启动条件 (Sr) 之后的前两个字节形成。

首字节的前七位是组合11110XXX，其中最后两位 (XX) 是10位地址的两个最高有效位 (MSB)；首字节的第八位是决定消息方向的读/写位 (R/W位)。首字节最低有效位为零表示主设备将向选定的从设备写入信息。在此位置为一表示主设备将从从设备读取信息。

如果R/W位为零，则第二个字节包含10位地址的其余8位 (XXXXXXXX)。如果R/W位为一，则下一个字节包含从从设备向主设备传输的数据。

14.2 10位地址格式

在包含10位寻址的传输中，各种读/写格式的组合是可能的。可能的数据传输格式有：

- 主发射器以10位从地址向从接收器发送数据。传输方向未发生改变 (见图26)。当10位地址跟随在启动条件之后时，每个从设备将首字节的前七位 (11110XXX) 与其自身地址进行比较，并测试第八位 (读/写方向位) 是否为0。可能会有多个设备找到匹配并生成确认 (A1)。所有找到匹配的从设备将比较从地址的第二个字节的八位 (XXXXXXXX) 与其自身地址，但只有一个从设备会找到匹配并生成确认 (A2)。匹配的从设备将在主设备接收到停止信号之前保持被主设备寻址。

I²C总线规范

条件 (P) 或者一个重复开始条件 (Sr)，后面跟着一个不同的从设备地址。

- 主接收器使用10位从地址读取从发送器。

在第二个读/写位之后，传输方向会发生变化（图27）。在确认位A2之前，程序与主发射器寻址从接收器时的操作相同。经过重复起始条件（Sr）后，匹配的从设备会记住它之前被寻址。这一从设备接着检查在Sr之后，首字节的前七位是否与启动条件（S）之后相同，并检测第八位（读/写位）是否为1。如果匹配，则该从设备认为它被称为发射器并生成确认A3。该从发送器保持被寻址状态，直到接收到停止条件（P）或接收到另一个重复起始条件（Sr）后随之出现的不同从设备地址。在重复起始条件（Sr）之后，所有其他从设备也会将首字节的前七位（11110XX）与它们自己的地址进行比较并测试第八位（读/写）位。然而，它们都不会被寻址，因为R/W = 1（对于10位设备）或11110XX从地址（对于7位设备）不匹配。

- 组合格式。主设备向从设备传输数据，然后从同一从设备读取数据（图28）。同一主设备始终占用总线。在第二个读/写位之后，传输方向发生变化。

- 组合格式。主设备向一个从设备传输数据，然后向另一个从设备传输数据（图29）。同一主设备始终占用总线。

- 组合格式。10位和7位寻址在一次串行传输中结合（图30）。在每个启动条件（S）或每个重复启动条件（Sr）之后，可以传输10位或7位从设备地址。图30展示了主设备如何将数据传输给具有7位地址的从设备，然后再将数据传输给具有10位地址的第二个从设备。同一主设备在整个过程中始终占用总线。

注意：

1. 组合格式可以用于例如控制串行存储器。在第一个数据字节期间，必须写入内部存储位置。在启动条件和从设备地址重复后，可以传输数据。 .

- 2 所有关于自动增量或减量先前访问的内存位置等的决策均由设备设计者做出。

3. 每个字节后面都跟着一个确认位，如序列中的A或块所示。
4. I²C总线兼容设备在接收到启动或重复启动条件时必须重置其总线逻辑，以便它们都能够期待从设备地址的发送。



图26 主发射器使用10位地址寻址从接收器。




图27 主接收器使用10位地址寻址从发送器。

I²C-bus 规范




图28 组合格式。主设备使用10位地址来寻址从设备，然后向该从设备传输数据，并从该从设备读取数据。




Fig.29 组合格式。主设备向两个从设备传输数据，两个从设备均为10位地址。




图30 组合格式。主设备向两个从设备传输数据，一个为7位地址，另一个为10位地址。

I²C总线规范

14.3 一般呼叫地址和起始字节与10位寻址

I²C总线的10位寻址程序为，通常在启动条件(S)之后的前两个字节决定由主设备选择哪个从设备。例外情况是“一般呼叫”地址00000000 (H ‘00’)。具有10位寻址的从设备将以与具有7位寻址的从设备相同的方式响应“一般呼叫”(参见第10.1.1节)。

硬件主设备可以在“一般呼叫”之后发送其10位地址。在这种情况下，“一般呼叫”地址字节后跟两个连续字节，包含主发射器的10位地址。格式如图10所示，其中第一个数据字节包含主地址的八位最低有效位。

起始字节 00000001 (H'01') 可以像 7位寻址一样，在 10位寻址之前出现（见第10.1.2节）。

15 I/O阶段和总线线路的电气规范及时序

15.1 标准模式和快速模式设备

F/S模式下 I²C-bus 设备的输入/输出电平、输入/输出电流、尖峰抑制、输出斜率控制和引脚电容列于表4中。I²C-bus 的时间特性、总线线路电容和噪声裕度列于表5中。图 31 显示了 I²C-bus 的时间定义。

表5中规定的SCL时钟的最低高电平和低电平周期决定了标准模式设备的最大比特传输速率为100 kbit/s，以及快速模式设备的最大比特传输速率为400 kbit/s。标准模式和快速模式I²C总线设备必须能够以其自身的最大比特率跟随传输，无论是能够以该速度发送或接收，还是通过执行在第8节中描述的时钟同步程序，该程序将强制主设备进入等待状态并延长SCL信号的低电平周期。当然，在后一种情况下，比特传输速率会降低。

I²C总线规范

表4 F/S模式I²C总线设备的SDA和SCL I/O阶段特性

参数	符号	标准模式		快速模式		单位
		最小值	最大值	最小值。	最大值。	
低电平输入电压： 固定输入电平 V _{DD} 相关的输入电平	V _{IL}	-0.5 -0.5	1.5 0.3V _{DD}	不适用 -0.5	不适用 0.3V _{DD} (1)	V V
高电平输入电压： 固定输入电平 V _{DD} 相关输入电平	V _{IH}	3.0 0.7V _{DD}	(2) (2)	不适用 0.7V _{DD} (1)	不适用 (2)	V V
施密特触发器输入的滞后： V _{DD} > 2 V V _{DD} < 2 V	V _{hys}	不适用 不	不适用 不适	0.05V _{DD} 0.1V _{DD}	— —	V V
低电平输出电压（开漏或 开集电极）在3毫安吸流电流下： V _{DD} > 2 V V _{DD} < 2 V	V _{OL1} V _{OL3}	0 不	0.4 不可 用	0 0	0.4 0.2V _{DD}	V V
从V _{IHmin} 到V _{ILmax} 的输出下降时间， 总线电容从10皮法到400皮法	t _{of}	可用 —	250(4)	20 + 0.1C _b (3)	250(4)	ns
脉冲宽度的尖峰必须是 通过输入滤波器抑制	t _{SP}	不适用	n/a	0	50	ns
每个I/O引脚的输入电流，需输入 电压在0.1V _{DD} 和0.9V _{DDmax} 之间	I _i	-10	10	-10(5)	10(5)	μA
每个I/O引脚的电容	C _i	—	10	—	10	pF

备注

1. 使用不符合预期I²C总线系统电平的非标准供电电压的设备，必须将其输入电平与连接上拉电阻R_p 的V_{DD} 电压关联。2. 最大V_{IH} = V_{DDmax} + 0.5V。3. 一条总线线的电容C_b = 以皮法计。4. 表5中引用的SDA和SCL总线线的最大t_f（300 ns）长于输出级的最大指定t_{of}（250 ns）。这允许串联保护电阻（R_s）连接在SDA/SCL引脚和SDA/SCL总线线之间，如图36所示，而不超过最大指定t_f。5. 快速模式设备的I/O引脚在V_{DD} 被关闭时不得阻碍SDA和SCL线路。

不适用 = 不适用

I²C-总线规范

表5 F/S模式 I²C-总线设备的 SDA 和 SCL 总线线特性⁽¹⁾

参数	符号	标准模式		快速模式		单位
		最小值。	最大值。	最小值。	最大值。	
SCL时钟频率	f_{SCL}	0	100	0	400	千赫
保持时间（重复）启动条件。 在此周期之后，首先生成的时钟脉冲是生成的	$t_{\text{HD;STA}}$	4.0	—	0.6	—	μs
SCL时钟的低电平周期	t_{LOW}	4.7	—	1.3	—	μs
SCL时钟的高电平周期	t_{HIGH}	4.0	—	0.6	—	μs
重复开始的设置时间 条件	$t_{\text{SU;STA}}$	4.7	—	0.6	—	μs
数据保持时间： 适用于兼容CBUS的主设备（参见备注， 第10.1.3节） 适用于I ² C-bus设备	$t_{\text{HD;DAT}}$	5.0 0 ⁽²⁾	— 3.45 ⁽³⁾	— 0 ⁽²⁾	— 0.9 ⁽³⁾	μs μs
数据设置时间	$t_{\text{SU;DAT}}$	250	—	100 ⁽⁴⁾	—	ns
SDA和SCL信号的上升时间	t_{r}	—	1000	$20 + 0.1C_{\text{b}}^{(5)}$	300	ns
SDA和SCL信号的下降时间	t_{f}	—	300	$20 + 0.1C_{\text{b}}^{(5)}$	300	ns
停止条件的设置时间	$t_{\text{SU;STO}}$	4.0	—	0.6	—	μs
在停止与 启动条件	t_{BUF}	4.7	—	1.3	—	μs
每条总线线的电容负载	C_{b}	—	400	—	400	pF
每个设备的低电平噪声裕度 连接的设备（包括滞后）	V_{nL}	$0.1V_{\text{DD}}$	—	$0.1V_{\text{DD}}$	—	V
每个设备在高电平下的噪声裕度 连接的设备（包括滞后）	V_{nH}	$0.2V_{\text{DD}}$	—	$0.2V_{\text{DD}}$	—	V

备注

1. 所有值均参考 V_{IHmin} 和 V_{ILmax} 水平（见表4）。
2. 设备必须内部提供至少300 ns的保持时间，以确保 SDA 信号（参考 SCL 信号的 V_{IHmin} ）跨越 SCL 下降沿的不确定区域。
3. 最大 $t_{\text{HD;DAT}}$ 仅需在设备未延长 SCL 信号的低电平周期 (t_{LOW}) 时满足。
4. 快速模式 I²C-总线设备可以在标准模式 I²C-总线系统中使用，但要求 $t_{\text{SU;DAT}} \geq 250\text{ns}$ 必须满足。如果设备不延长 SCL 信号的低电平周期，则这种情况会自动满足。如果此类设备延长 SCL 信号的低电平周期，则必须在释放 SCL 线之前，将下一个数据位输出到 SDA 线 $t_{\text{max}} + t_{\text{SU;DAT}} = 1000 + 250 = 1250\text{ ns}$ （根据标准模式 I²C-总线规范）。
5. C_{b} = 总线线的总电容以皮法为单位。如果与 Hs模式设备混合，则允许根据表6 较快的下降时间。

不适用 = 不适用

I²C-bus 规范




图31 F/S模式设备在 I²C-bus 上的时序定义。

I²C总线规范

15.2 Hs模式设备

I²C总线Hs模式设备的输入/输出电平、输入/输出电流、尖峰抑制、输出斜率控制和引脚电容见于表6。总线线上的高电平和低电平的噪声裕度与F/S模式I²C总线设备中规定的相同。

图32显示了Hs模式时序的所有时序参数。在Hs模式下，不存在“正常”启动条件S。地址位、读/写位、应答位和数据位的时序参数均相同。仅在应答位之后，第一个SCLH时钟信号的上升沿的值更大，因为外部R_p必须在没有内部电流源帮助的情况下拉高SCLH。

Hs模式下总线线的时序参数在表7中指定。SCLH时钟信号的最小高电平和低电平周期以及最大上升和下降时间决定了最高比特率。

使用内部生成的SCLH信号，其低电平和高电平周期分别为200 ns和100 ns，Hs模式主设备能够满足外部SCLH时钟脉冲的时序要求（考虑上升和下降时间）以获得最大比特率3.4 Mbit/s。因此，Hs模式主设备可以使用10 MHz的基本频率或其10 MHz的整数倍来生成SCLH信号。SCLH时钟的高电平和低电平周期没有最大限制，且最低比特率也没有限制。

定时参数对于每个总线线的电容负载最多为100皮法是独立的，允许的最大比特率为3.4 Mbit/s。在总线线上的电容负载更高时，比特率逐渐降低。电容总线负载为400皮法时的定时参数见表7，允许的最大比特率为1.7 Mbit/s。对于在100皮法和400皮法之间的电容总线负载，定时参数必须进行线性插值。上升时间和下降时间遵循SDAH和SCLH传输线的最大传播时间，以防止开放端的反射。

I²C总线规范

表6 Hs模式I²C总线设备的SDAH、SCLH、SDA和SCL I/O阶段的特性

参数	符号	Hs模式		单位
		最小值	最大值	
低电平输入电压	V_{IL}	-0.5	$0.3V_{DD}^{(1)}$	V
高电平输入电压	V_{IH}	$0.7V_{DD}^{(1)}$	$V_{DD} + 0.5^{(2)}$	V
施密特触发器输入的滞后	V_{hys}	$0.1V_{DD}^{(1)}$	—	V
在3 mA电流吸收下的低电平输出电压（开漏） 在SDAH处的电流，SDA和SCLH用于： $V_{DD} > 2\text{ V}$ $V_{DD} < 2\text{ V}$	V_{OL}	0 0	0.4 $0.2V_{DD}$	V V
传输门的导通电阻，对于两个电流 在SDA和SDAH之间或 在3毫安时的SCL和SCLH	R_{onL}	—	50	Ω
SDA与传输门之间的电阻 当SDAH或SCL与SCLH均处于 V_{DD} 电平时	$R_{onH}^{(2)}$	50	—	k Ω
SCLH电流源的上拉电流。适用于 SCLH输出电平在 $0.3V_{DD}$ 和 $0.7V_{DD}$ 之间	I_{cs}	3	12	mA
输出上升时间（启用电流源）和下降时间 在SCLH处，电容负载从10至100 pF	t_{rCL}, t_{fCL}	10	40	ns
输出上升时间（启用电流源）和下降时间 在SCLH处，外部拉升电流源为3 mA 以及一个400皮法的电容负载	$t_{rCL}^{(3)}, t_{fCL}^{(3)}$	20	80	ns
在SDAH上输出下降时间，电容负载从10 到100皮法	t_{fDA}	10	80	ns
在SDAH上输出下降时间，电容负载为 400皮法	$t_{fDA}^{(3)}$	20	160	ns
在SDAH和SCLH的脉冲宽度必须是 被输入滤波器抑制	t_{SP}	0	10	ns
输入电流每个I/O引脚的输入电压在 $0.1V_{DD}$ 和 $0.9V_{DD}$	$I_i^{(4)}$	—	10	μA
每个I/O引脚的电容	C_i	—	10	pF

注释

- 使用非-标准的供电电压不符合预期的I²C-bus系统电平 μst 将其输入等级关联 I_s 到连接上拉电阻 R_p 的电压 V_{DD} 。
- 设备的转换级别功能必须承受SDA和SCL上最高5.5 V的输入电压。
- 对于介电负载在100到400皮法之间，升降时间值必须进行线性插值。
- Hs模式从设备的SDAH和SCLH I/O阶段必须在其供电电压切断时具有浮动输出。由于电流源输出电路通常具有一个到 V_{DD} 的钳位二极管，因此对于Hs模式主设备的SCLH或SDAH I/O阶段，此要求并非强制性。这意味着Hs模式主设备的供电电压不能被切断，否则会影响SDAH和SCLH线路。

I²C-总线规范


表 7 Hs模式 I²C-总线设备⁽¹⁾的SDAH, SCLH, SDA和SCL总线线的特性

参数	符号	C _b = 100 皮法 最大值。		C _b = 400 皮法 ⁽²⁾		单位
		最小值。	最大值。	最小值。	最大值。	
SCLH 时钟频率	f _{SCLH}	0	3.4	0	1.7	兆赫
设置时间 (重复) 启动条件	t _{SU;STA}	160	–	160	–	ns
保持时间 (重复) 启动条件	t _{HD;STA}	160	–	160	–	ns
SCLH 时钟的低电平周期	t _{LOW}	160	–	320	–	ns
SCLH 时钟的高电平周期	t _{HIGH}	60	–	120	–	ns
数据设置时间	t _{SU;DAT}	10	–	10	–	ns
数据保持时间	t _{HD;DAT}	0 ⁽³⁾	70	0 ⁽³⁾	150	ns
SCLH信号的上升时间	t _{rCL}	10	40	20	80	ns
在重复开始条件之后, SCLH信号的上升时间 以及在一个 应答位	t _{rCL1}	10	80	20	160	ns
SCLH信号的下降时间	t _{fCL}	10	40	20	80	ns
SDAH 信号的上升时间	t _{rDA}	10	80	20	160	ns
SDAH 信号的下降时间	t _{fDA}	10	80	20	160	ns
停止条件的设置时间	t _{SU;STO}	160	–	160	–	ns
SDAH和SCLH线路的电容负载	C _b ⁽²⁾	–	100	–	400	pF
SDAH + SDA线路的电容负载和 SCLH + SCL线路	C _b	–	400	–	400	pF
每个设备在低电平下的噪声裕度 连接的设备 (包括滞后)	V _{nL}	0.1V _{DD}	–	0.1V _{DD}	–	V
每个设备在高电平时的噪声裕度 连接的设备 (包括滞后)	V _{nH}	0.2V _{DD}	–	0.2V _{DD}	–	V

备注

1. 所有对V_{IHmin} 和V_{ILmax} 水平的值均参见表6。2. 对于总线线负载C_b 在100到400pF之间的情况, 时序参数必须线性插值。
3. 设备必须内部提供一个数据保持时间, 以便在SCLH信号下降沿的V_{IH} 和V_{IL} 之间架起未定义部分。输入电路的阈值尽可能低以适应SCLH信号的下降沿, 从而最小化此保持时间。

I²C-bus 规范



(1) Sr之后和每个应答位之后SCLH信号的第一上升沿。

图32 Hs模式设备在I²C-bus上的时序定义。

16 I²C-BUS 设备与总线线路的电气连接

I²C-bus 设备的输入/输出电气规格以及与之连接的总线线路的特性见第15节。

固定输入电平为1.5 V和3 V的I²C-bus设备可以具有各自适当的供电电压。上拉电阻必须连接到5 V ± 10%的供电（图33）。与V_{DD} 相关的I²C-bus设备必须有一条共用供电线路，上拉电阻也连接在该线上（图34）。

当具有固定输入电平的设备与输入电平与 V_{DD} 相关的设备混合时，后者设备

必须连接到一个共同的 $5\text{ V} \pm 10\%$ 供电线路，并且必须在其 SDA 和 SCL 引脚上连接上拉电阻，如图35所示。

新的快速模式和Hs模式设备的供电电压相关输入电平必须符合表4和表6中的规定。

输入电平被定义为:

- 低电平下的噪声裕度为 $0.1V_{DD}$
- 高电平下的噪声裕度为 $0.2V_{DD}$
- 如图36所示，串联电阻（RS）如 300Ω 可用于保护SDA和SCL线免受高压尖峰的影响（例如，由电视显像管的闪络引起）。

I²C-bus规格




图33 固定输入电平设备连接到I²C-bus。




图34 连接到I²C总线的具有宽供电电压范围的设备。




图35 设备的输入电平与 V_{DD} (供电 V_{DD1}) 混合，固定输入电平设备 (供电 V_{DD2,3}) 在 I²C 总线上的分布。

I²C-bus 规范




图36 串联电阻（ R_S ）用于防护高压尖峰。

16.1 标准模式 I²C-bus 设备的电阻器 R_P 和 R_S 的最大值和最小值

对于标准模式 I²C-bus 系统，图33中的电阻 R_P 和 R_S 的值依赖于以下参数：

- 供电电压
- 总线电容
- 连接设备的数量（输入电流 + 泄漏电流）。

供电电压限制了电阻 R_P 的最小值，因为在输出级下规定的最小下拉电流为3毫安，供电电压为 $V_{OLmax} = 0.4\text{ V}$ 。 V_{DD} 作为一个函数

电阻 R_P min 如图37所示。LOW电平要求的噪声裕度为 $0.1V_{DD}$ ，限制了 R_S 的最大值。电阻 R_S max 作为 R_P 的函数如图38所示。

总线电容是导线、连接和引脚的总电容。此电容限制了由于指定上升时间而导致的 R_P 的最大值。图39 显示了 R_P max 与总线电容的函数关系。

每个输入/输出连接的最大高电平输入电流具有 10 A 的指定最大值。由于高电平所需的 $0.2 V_{DD}$ 的噪声裕度，该输入电流限制了 R_P 的最大值。此限制依赖于 V_{DD} 。图40 显示了 R_P max 与总高电平输入电流的函数关系。

I²C-bus 规范




图37 R_p 的最小值作为供电电压的函数， R_s 的值作为参数。




图39 R_p 的最大值作为总线电容的函数，适用于标准模式I²C总线。




图38 R_s 的最大值作为 R_p 的函数，供电电压作为参数。




图40 总体高电平输入电流作为供电电压参数下 R_p 最大值的函数。

I²C总线规范

17 应用信息

17.1 快速模式 I²C 总线设备的坡度控制输出级

I²C 总线设备的 I/O 的电气规范及连接到它们的总线线的特性详见第15节。

图41和图42展示了在CMOS和双极技术中具有斜率控制的输出级的示例。下降沿的斜率由米勒电容器 (C1) 和电阻 (R1) 定义。图示中给出了C1和R1的典型值。表4中给出的输出下降时间 t_{of} 的广泛容忍度意味着设计并不严格。下降时间仅略受外部总线负载 (C_b) 和外部上拉电阻 (R_p) 的影响。然而, 表5中规定的上升时间 (t_r) 主要由总线负载电容和上拉电阻的值决定。




图41 CMOS技术中的坡度控制输出阶段。




图42 双极技术中的坡度控制输出阶段。

17.2 快速模式 I²C 总线设备的切换上拉电路

供电电压 (V_{DD}) 和最大输出低电平决定了上拉电阻 R_p 的最小值 (见第16.1节)。例如, 在供电电压为 $V_{DD} = 5\text{ V} \pm 10\%$ 和 $V_{OLmax} = 0.4\text{ V}$ 时, 电流为3 mA, $R_{p\min} = (5.5 - 0.4)/0.003 = 1.7\text{ k}\Omega$ 。如图33所示, 该值的 R_p 限制了最大总线电容约为200 pF, 以满足最大 t_r 要求为300 ns。如果总线的电容高于此值, 则可以使用图43所示的切换上拉电路。

图43中的切换上拉电路适用于供电电压为 $V_{DD} = 5\text{ V} \pm 10\%$ 和最大电容负载为400皮法。由于该电路由总线电平控制, 因此无需额外的开关控制信号。在上升/下降沿期间, HCT4066中的双向开关在0.8 V和2.0 V之间的总线电平上切换上拉电阻 R_{p2} 的开关状态。组合电阻 R_{p1} 和 R_{p2} 可在最大规定上升时间(t_r)为300纳秒内将总线线拉高。

串联电阻 R_s 是可选的。它们保护 I²C 总线设备的 I/O 阶段, 免受总线线上高压尖峰的影响, 并最小化总线线信号的串扰和下冲。 R_s 的最大值由此电阻上的最大允许电压降决定, 当总线线被切换至低电平以关闭 R_{p2} 时。




图43 切换上拉电路。

I²C总线规范

17.3 总线线路的布线模式

一般而言，布线必须经过精心选择，以最小化来自总线线的串扰和干扰。总线线在高电平时最易受到串扰和干扰，因为拉高器件的阻抗相对较高。

如果印刷电路板(PCB)或带状电缆上的总线线路长度超过10厘米，并且包括V_{DD}和V_{SS}线路，则布线模式必须为：

SDA _____
V_{DD} _____
V_{SS} _____
SCL _____

如果只包含 V_{SS} 线，则布线模式必须为：

SDA _____
V_{SS} _____
SCL _____


这些布线模式也导致 SDA 和 SCL 线具有相同的电容负载。如果使用带有 V_{SS} 和/或 V_{DD} 层的 PCB，则可以省略 V_{SS} 和 V_{DD} 线。

如果总线线是成对扭绞的，则每条总线线必须与V_{SS}回路扭绞。或者，SCL线可以与V_{SS}回路扭绞，而SDA线则与V_{DD}回路扭绞。在后者的情况下，必须使用电容器将V_{DD}线与扭绞对两端的V_{SS}线解耦。

如果总线线是屏蔽的（屏蔽连接到V_{SS}），则干扰将被最小化。然而，屏蔽电缆在SDA和SCL线之间必须具有低电容耦合以最小化串扰。

17.4 快速模式I²C-bus设备的电阻R_p和R_s的最大值和最小值

连接到快速模式 I²C 总线的电阻 R_p 和 R_s 的最大值和最小值可以从第 16.1 节的图 37、38 和 40 中确定。由于快速模式 I²C 总线具有更快的上升时间 (t_r)，因此 R_p 的最大值作为总线电容的函数小于图 39 中所示的值。图 39 的替代图显示了快速模式 I²C 总线的 R_p 最大值作为总线电容 (C_b) 的函数，该图在图 44 中给出。



17.5 Hs模式I²C-bus设备的电阻R_p和R_s的最大值和最小值

连接到 Hs 模式 I²C 总线的电阻 R_p 和 R_s 的最大值和最小值可以从表 6 和表 7 中的数据计算得出。由于不同的上升和下降时间、总线线负载、供电电压、混合速度系统和电平转换，这些值的许多组合是可能的。因此，本规范中不再包含其他图表。

18 F/S模式I²C总线系统的双向电平转换器

当前技术流程对于间隙为0.5 m及以下的集成电路限制了最大供电电压，因此也限制了数字I/O信号的逻辑电平。为了将这些低电压电路与现有的5 V设备接口，需要一个电平转换器。对于像I²C总线这样的双向总线系统，这种电平转换器还必须是双向的，并且不需要方向控制信号⁽¹⁾。解决此问题的最简单方法是将一个离散MOS-FET连接到每条总线线。

(1) 美国专利 5,689,196 已授予；对应的专利申请待审。

I²C-bus规范

尽管这种解决方案出乎意料的简单，但它不仅满足了在没有方向控制信号的情况下进行双向电平转换的要求，它还：

- 将一个断电的总线部分与总线系统的其余部分隔离开来
- 保护“低电压”侧免受来自“高电压”侧的高电压冲击。


双向电平转换器可用于标准模式（最高100 kbit/s）或快速模式（最高400 kbit/s）I²C-bus系统。它不适用于Hs模式系统，这些系统可能具有具有电平转换能力的桥接（见第13.5节）

18.1 连接具有不同逻辑电平的设备

第16节描述了如何通过将上拉电阻连接到供电电压线路，从而将不同电压的设备连接到同一总线。尽管这是最简单的解决方案，但低电压设备必须能够承受5 V电压，这可能使其生产成本更高。然而，通过使用双向电平转换器，可以

将I²C总线系统的两个部分互连，每个部分具有不同的供电电压和不同的逻辑电平。这样的配置如图45所示。左侧的“低电压”部分连接到3.3 V供电电压，上拉电阻和设备。右侧的“高电压”部分连接到5 V供电电压，同样也有上拉电阻和设备。每个部分的设备具有与供电电压相关的逻辑输入电平和开漏输出配置。

每条总线线的电平转换器是相同的，由一个离散的N通道增强型MOS-FET组成；对于串行数据线SDA使用TR1，对于串行时钟线SCL使用TR2。栅极（g）必须连接到最低供电电压 V_{DD1} ，源极（s）连接到“低电压”部分的总线线，漏极（d）连接到“高电压”部分的总线线。许多MOS-FET的基板内部与其源极连接，如果不是这种情况，则应进行外部连接。每个MOS-FET在漏极和基板之间具有一个内置二极管（n-p结）。



MGK879

图45 双向电平转换器电路，连接I²C-bus系统中两个不同电压段。

I²C-bus规范

18.1.1 电平转换器的操作

在电平转换器的操作过程中，应考虑以下三种状态：

1. 没有设备正在拉低总线线。
“低电压”部分的总线线通过其上拉电阻 R_p 拉至3.3 V。MOS-FET的栅极和源极均处于3.3 V，因此其 V_{GS} 低于阈值电压，MOS-FET不导电。这允许“高电压”部分的总线线被拉高。
通过其上拉电阻
电阻 R_p 至5伏。因此，两部分的总线线
为高电平，但电压水平不同。
2. 一个3.3 V设备将总线线拉至低电平。MOS-FET的源也变为低电平，而栅极保持在3.3 V。 V_{GS} 超过阈值，MOS-FET开始导通。然后，通过导通的MOS-FET，“高电压”部分的总线线也被3.3 V设备拉至低电平。因此两个部分的总线线都降至相同的电压级别。

3. 一个5 V设备将总线线拉至低电平。MOS-FET的“低电压”部分的漏源二极管被拉至低电平，直到 V_{GS} 超过阈值，MOS-FET开始导通。然后，通过导通的MOS-FET，“低电压”部分的总线线进一步被5 V设备拉至低电平。因此两个部分的总线线都降至相同的电压级别。

这三种状态表明逻辑电平在总线系统的两个方向上转移，与驱动部分无关。状态1执行电平转换功能。状态2和3根据I²C-bus规范在两个部分的总线线之间执行“有线与”功能。

除3.3 V的 V_{DD1} 和5 V的 V_{DD2} 外，还可以施加其他供电电压，例如 V_{DD1} 的2伏和 V_{DD2} 的10伏是可行的。在正常操作中， V_{DD2} 必须等于或高于 V_{DD1} （在开关电源开/关时， V_{DD2} 可以降至 V_{DD1} 之下）。

I²C-bus规范

19 种来自飞利浦的开发工具

表8 I²C评估板

产品	描述
OM4151/ S87C00KSD	带微控制器的 I ² C 总线评估板 生成器, AD/DA转换。 液晶显示, 发光二极管, 并行输入输出, 静态随机访问存储器, 电可擦可编程只读存储器, 时钟, 双音多频
OM5500	用于PCF2166 LCD驱动器和PCD3756A电信微控制器的演示套件

表9 适用于80C51系统的开发工具

产品	描述
PDS51	板级, 功能齐全的, 电路内仿真器: 与 PC 的 RS232 接口, 通用母板, 通过终端仿真进行控制

表10 适用于68000系统的开发工具

产品	描述
OM4160/2	带有SCC68070的Microcore-2演示/评估板
OM4160/4	配备90CE201的Microcore-4演示/评估板
OM4160/5	配备90CE301的Microcore-5演示/评估板

表11 I²C 分析仪

产品	描述
OM1022	PC I ² C-bus分析仪, 具备多主设备功能。硬件和软件 (运行于IBM或兼容的PC) 用于实验和分析I ² C-bus的行为 (包括文档)
OM4777	类似于OM1022, 但仅适用于单主设备系统。
PF8681	PM3580逻辑分析仪系列的I ² C-bus分析仪支持包

I²C总线规范

20 支持文献

表12 数据手册

标题	订购代码
IC01: 无线电、音频和CD/DVD系统的半导体	9397 750 02453
IC02: 电视和视频系统的半导体	9397 750 01989
IC03: 用于有线电信系统的半导体 (a和b部分)	9397 750 00839, 9397 750 00811
IC12: I ² C外设	9397 750 01647
IC14: 基于8048的8位微控制器	9398 652 40011
IC17: 用于无线通信的半导体	9397 750 01002
IC18: 用于车载电子产品的半导体	9397 750 00418
IC19: 用于数据通信的集成电路	9397 750 00138
IC20: 基于80C51的8位微控制器 + 应用说明和开发工具	9397 750 00963
IC22: 多媒体集成电路	9397 750 02183

表13 宣传册/小册子/实验室报告/书籍等

标题	订货代码
您能否在 I ² C-bus (关于 P82B715 I ² C-bus 的信息) 下进行距离的计算... 扩展器集成电路)	9397 750 00008
I ² C-bus 多主设备与单主设备控制器套件	9397 750 00953
桌面视频 (光盘)	9397 750 00644
80C51 核心指令快速参考	9398 510 76011
80C51 微控制器选择指南	9397 750 01587
OM5027 I ² C-bus 评估板, 用于低电压、低功耗的集成电路与软件	9398 706 98011
P90CL301 I ² C 驱动程序	AN94078
微软 Pascal I ² C-bus 驱动程序用户手册 (MICDRV4.OBJ)	ETV/IR8833
PCF8584 的 C 例程	AN95068
使用 PCF8584 时未指定的时序及其他常见问题	AN96040
I ² C 总线控制程序用户指南	ETV8835
I ² C-bus 从理论到实践 (书籍和光盘)	作者: D. Paret 出版社: Wiley 国际标准书号: 0-471-96268-6
用于I ² C-bus和其他系统的双向电平转换器	AN97055
OM5500 演示套件, 用于 PCF2166 LCD 驱动器和 PCD3756A 通信微控制器	9397 750 00954

有关飞利浦半导体及我们如何协助您进行I²C总线设计的更多信息, 请联系您最近的飞利浦半导体国家组织, 联系方式请参阅本书后面的地址列表, 或访问我们的网站 <http://www.semiconductors.philips.com/i2c> 获取最新的产品、新闻和应用说明。