

# 计算机组成原理

## 实验2 浮点运算器设计

2025 · 春

哈工大



HITSZ 实验与创新实践教育中心  
Education Center of Experiments and Innovations, HITSZ

# 实验目的

---

- 掌握IEEE754单精度浮点数的**格式**
- 掌握IEEE754单精度浮点数加减法**运算的过程**
- 了解CPU**运算器**的设计方法



# 实验内容

## ◆ 设计浮点运算器

- 在模板工程上，设计支持IEEE754 float32加减法的运算器
- 要求：
  - ① 采用 状态机实现 规格化数据的加减法运算
  - ② 必做题只需通过Testbench前5组(共10个)测试用例
  - ③ 不考虑 $\pm\infty$ 、NaN作为输入数据、运算结果的情况
  - ④ 把实现的浮点运算器集成到SoC工程，与lab1浮点运算测试对比
  - ⑤ 不得使用Vivado库或任何第三方IP核

# 实验原理

## ◆ IEEE754单精度浮点数

- 格式：

S	Exponent	Mantissa
---	----------	----------

1bit

8bit阶码

23bit尾数

- 表示的数据:

阶码	尾数	表示的数据	换算方法
8'h0	23'h0	$\pm 0$	-
8'h0	除23'h0外	非规格化数	$(-1)^S \cdot (Mantissa)_2 \cdot 2^{-126}$
8'h1 ~ 8'hFE	任意	规格化数	$(-1)^S \cdot (\{1, Mantissa\})_2 \cdot 2^{Exponent-127}$
8'hFF	23'h0	$\pm Inf$	$\pm \infty$
8'hFF	除23'h0外	NaN	Not a Number

# 实验原理 - 编码实现

## ◆ 浮点加减步骤:

•  $x = (-1)^{S_x} \cdot M_x \cdot 2^{E_x-127}$ ,  $y = (-1)^{S_y} \cdot M_y \cdot 2^{E_y-127}$ , 求  $z = x \pm y$

① 求阶差:  $\Delta E = |E_x - E_y|$

② 小阶对大阶: 设  $E_x$  更大, 则令  $y$  的尾数  $M_y$  右移  $\Delta E$  位, 得到  $M_y'$

③ 尾数运算: 计算  $(-1)^{S_x} \cdot M_x \pm (-1)^{S_y} \cdot M_y'$ , 根据结果得出  $S_z$  和  $M_z$

④ 规格化: 规格化数的格式: **1位隐藏1** + **23位小数**

找出  $M_z$  最左侧的1作为隐藏1, 再截取其后的23bit作为尾数

$M_z$ :

左规

0\_0 000\_0 101\_1001\_0101\_1110\_1110

23bit的定宽窗口

# 实验原理 - 编码实现

## ◆ 浮点加减步骤:

•  $x = (-1)^{S_x} \cdot M_x \cdot 2^{E_x-127}$ ,  $y = (-1)^{S_y} \cdot M_y \cdot 2^{E_y-127}$ , 求  $z = x \pm y$

① 求阶差:  $\Delta E = |E_x - E_y|$

② 小阶对大阶: 设  $E_x$  更大, 则令  $y$  的尾数  $M_y$  右移  $\Delta E$  位, 得到  $M_y'$

③ 尾数运算: 计算  $(-1)^{S_x} \cdot M_x \pm (-1)^{S_y} \cdot M_y'$ , 根据结果得出  $S_z$  和  $M_z$

④ 规格化: 规格化数的格式: **1位隐藏1** + **23位小数**

找出  $M_z$  最左侧的1作为隐藏1, 再截取其后的23bit作为尾数

$M_z$ :

左规

0\_0000\_0**1**01\_1001\_0101\_1110\_1110\_0000\_0

23bit的定宽窗口

$E_z = E_x - 5$

# 实验原理 - 编码实现

## ◆ 浮点加减步骤:

•  $x = (-1)^{S_x} \cdot M_x \cdot 2^{E_x-127}$ ,  $y = (-1)^{S_y} \cdot M_y \cdot 2^{E_y-127}$ , 求  $z = x \pm y$

① 求阶差:  $\Delta E = |E_x - E_y|$

② 小阶对大阶: 设  $E_x$  更大, 则令  $y$  的尾数  $M_y$  右移  $\Delta E$  位, 得到  $M_y'$

③ 尾数运算: 计算  $(-1)^{S_x} \cdot M_x \pm (-1)^{S_y} \cdot M_y'$ , 根据结果得出  $S_z$  和  $M_z$

④ 规格化: 规格化数的格式: **1位隐藏1** + **23位小数**

找出  $M_z$  最左侧的1作为隐藏1, 再截取其后的23bit作为尾数

$M_z$ :

右规

**1**\_0000\_0101\_1001\_0101\_1110\_1110

23bit的定宽窗口

# 实验原理 - 编码实现

## ◆ 浮点加减步骤:

•  $x = (-1)^{S_x} \cdot M_x \cdot 2^{E_x-127}$ ,  $y = (-1)^{S_y} \cdot M_y \cdot 2^{E_y-127}$ , 求  $z = x \pm y$


① 求阶差:  $\Delta E = |E_x - E_y|$

② 小阶对大阶: 设  $E_x$  更大, 则令  $y$  的尾数  $M_y$  右移  $\Delta E$  位, 得到  $M_y'$

③ 尾数运算: 计算  $(-1)^{S_x} \cdot M_x \pm (-1)^{S_y} \cdot M_y'$ , 根据结果得出  $S_z$  和  $M_z$

④ 规格化: 规格化数的格式: **1位隐藏1** + **23位小数**

找出  $M_z$  最左侧的1作为隐藏1, 再截取其后的23bit作为尾数





# 实验原理 - 编码实现

## ◆ 浮点加减步骤：

- 基本步骤：求阶差 ➡ 对阶 ➡ 尾数运算 ➡ 规格化
- 实现要点：

① 需保证运算结果也是原码，故加减法需分开处理

- 尾数运算前先判断符号、绝对值大小： $(-1)^{S_x} \cdot M_x \pm (-1)^{S_y} \cdot M_y'$
- 被减数 < 减数时，需变换被减数和减数

② 尾数运算时，增加1bit数据位，用于记录进位

# 实验原理 - 电路实现

## ◆ 实现方案

- 接口信号:

start有效代表  
有新数据输入


ready有效代表  
运算器就绪,  
可进行下一次  
运算

接口信号	位宽	属性	释义
rst	1	输入	高电平复位
clk	1	输入	时钟信号
start	1	输入	运算开始信号
op	1	输入	0-加法; 1-减法
A	32	输入	被加/减数
B	32	输入	加/减数
ready	1	输出	就绪信号
C	32	输出	运算结果

# 实验原理 - 电路实现

## ◆ 实现方案

- 遵循以下时序：




- ① **ready**有效, **start**才会有效  
**start**有效时, **op**、**A**和**B**有效
- ② **start**只维持1个**clk**
- ③ 运算完成后, 拉高**ready**,  
输出运算结果

# 实验原理 - 电路实现

## ◆ 实现方案

- 运算过程有清晰的步骤，适合使用**状态机**实现
- 状态机示例：




- ◆ **IDLE状态：等待运算开始**
  - **start**有效时进入下一状态
  - 缓存输入的op、A和B
  - 拉低**ready**信号
- ◆ **END状态：运算完成**
  - 输出运算结果
  - 拉高**ready**信号

# 实验原理

## 5. SoC架构简介

除去浮点运算器,  
其他模块均已提供

一级存储 (Cache)  
哈佛结构




RV32多周期处理器核

协议转换, 使CPU  
支持AXI总线接口


实现多设备互连

二级存储 (主存)  
冯·诺依曼结构



# 实验原理

## 5. SoC架构简介




### 指令执行过程:

- cpu\_core以PC为地址，向ICache取指
- ➔ ICache命中：直接返回指令
- ICache缺失：向axi\_master发出读请求
- ➔ axi\_master向AXI总线桥发出读请求
- ➔ AXI总线桥根据请求地址，向相应的设备（主存）发出读请求，从而取出指令
- ➔ 指令依次经过AXI总线桥、axi\_master、ICache，最终进入cpu\_core
- ➔ cpu\_core对指令进行译码、执行和写回

# 实验原理

## 5. SoC架构简介



### CPU通过I/O端口访问FPU

计算过程:

获取源操作数（内存中的数据段）

➔ 把源操作数通过sw指令写入FPU

➔ 把运算符op通过sw指令写入FPU

➔ FPU开始运算

➔ CPU通过lw指令读取FPU的ready信号

➔ CPU通过lw指令读取FPU计算结果

I/O端口实现：SoC工程fpu\_wrap.v

# 实验步骤



---

1. 打开模板工程fp\_unit, 实现浮点运算器
2. 运行功能仿真, 根据波形完成调试
3. 把实现的浮点运算器集成到SoC工程miniRV\_axi, 运行功能仿真
4. 按模板撰写实验报告



# 仿真设置

## 设置数据显示格式



# 验收&提交

- **课堂验收**

- 课上检查是否通过前5组（共10个）测试用例：2分
- 课上检测是否通过SoC工程的仿真测试：1分

- **提交内容**

- 必做题：fpu.v：1分

实验报告（按模板完成）：4分

- 将上述文件打包成.zip，以“学号\_姓名.zip”命名提交到作业系统

◆ 注意：**如有雷同，双方均0分！**





HITSZ 实验与创新实践教育中心  
Education Center of Experiments and Innovations, HITSZ

