ENSIL-ENSCI – Université de Limoges
Spécialité Électronique & Télécommunications – Travaux Pratiques Hyperfréquences

Compte-rendu – TP VNA

Analyse vectorielle de réseaux – Application à un TEC

Mouradi Souhail – Otmane Elbacha – Jawher TABBABI – Date : 16 octobre 2026

La mise en page de ce document a été réalisée à l'aide de l'assistant IA Claude (Anthropic).

---

1 Objectif

L'objectif de ce TP est d'utiliser l'analyseur vectoriel de réseaux HP 8753C pour mesurer les paramètres S d'un transistor à effet de champ (TEC FUJITSU FLK012) dans la bande 2,95 GHz à 3,05 GHz. Il faut d'abord étalonner l'analyseur, puis polariser correctement le TEC, et enfin comparer les mesures aux données du constructeur.

2 Partie théorique

Paramètres S. Un quadripôle est décrit par les ondes incidentes a_i et réfléchies b_i sur chaque accès. Elles sont liées par la matrice S :

$$\begin{pmatrix} b_1 \\ b_2 \end{pmatrix} = \begin{pmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{pmatrix} \begin{pmatrix} a_1 \\ a_2 \end{pmatrix} \qquad \text{avec} \qquad S_{ij} = \left.\frac{b_i}{a_j}\right|_{a_k=0,\ k\neq j} \tag{1}$$

Principe de l'analyseur. Un wobulateur interne excite le dispositif sous test (DST) sur l'accès 1 ou l'accès 2, selon la position d'un commutateur. L'accès non utilisé est fermé sur une charge adaptée 50 Ω, ce qui impose $a_2 = 0$ ou $a_1 = 0$. Deux coupleurs bidirectionnels prélèvent des ondes a_{iM} et b_{jM} proportionnelles à a_i et b_j (Figure 1). Après changement de fréquence (mélangeurs), on obtient deux signaux BF $x(t)$ et $y(t)$: le rapport de leurs amplitudes donne $|b_j/a_i|$ et leur déphasage donne $\arg(b_j/a_i)$.




Figure 1: Synoptique simplifié de l'analyseur vectoriel de réseaux.

Étalonnage. Les coupleurs, les câbles et le commutateur ne sont pas parfaits (directivité finie, désadaptation, fuites). Ces défauts sont décrits par un modèle d'erreur à 12 termes : 6 par sens de mesure (directivité, adaptation de source, réponse en réflexion, réponse en transmission, adaptation de charge, isolation). On les détermine en mesurant des standards connus :

- **SOLT** (*Short, Open, Load, Thru*) : court-circuit, circuit ouvert, charge 50 Ω et liaison directe. Les plans de référence sont au bout des câbles ;
- **TRL** (*Thru, Reflect, Line*) : réalisé avec des standards dans la même technologie que le boîtier. Il ramène les plans de référence aux bornes du transistor seul.

L'étalonnage n'est valable que dans la bande de fréquence et pour la puissance choisies.

TEC. Le courant de drain I_D est commandé par la tension grille-source V_{GS} ($-V_P < V_{GS} < 0$). Sur les caractéristiques $I_D(V_{DS})$, on distingue la zone ohmique, la zone saturée (amplification), la zone d'avalanche et la zone de conduction de la diode grille. Le point de repos doit être dans la zone saturée. Une incursion dans la zone d'avalanche détruit le transistor.

Stabilité et gain. À partir des paramètres S, on calcule le facteur de stabilité :

$$K = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2\,|S_{12}\,S_{21}|} \qquad \text{avec} \qquad \Delta = S_{11}S_{22} - S_{12}S_{21} \tag{2}$$

Le TEC est inconditionnellement stable si $K > 1$ et $|\Delta| < 1$. Le gain maximum est alors $G_{\max} = \frac{|S_{21}|}{|S_{12}|}\left(K - \sqrt{K^2 - 1}\right)$. Sinon, on utilise le gain maximum stable $\mathrm{MSG} = |S_{21}|/|S_{12}|$.

3 Étalonnage SOLT de l'analyseur

L'analyseur HP 8753C est associé au tiroir de test HP 85047A. Les réglages sont donnés dans le Tableau 1.

Réglage	**Valeur**
Bande de fréquence	2,95 GHz à 3,05 GHz
Puissance de la source	−10 dBm
Kit d'étalonnage	APC 7 mm
Type d'étalonnage	*Full Two Ports*

Table 1: Réglages de l'analyseur avant l'étalonnage.

La puissance est réglée à −10 dBm **avant** l'étalonnage. Elle doit être faible pour que le TEC reste en régime petit signal, donc linéaire. Si on la change après, l'étalonnage n'est plus valable.

L'étalonnage a été fait dans l'ordre suivant :

- **Réflexion** : Short, Open et Load sur le port 1, puis sur le port 2 ;
- **Transmission** : les deux câbles connectés ensemble (*Thru*) ;
- **Isolation** : les deux ports fermés sur une charge 50 Ω.

3.1 Vérification de l'étalonnage

Pour valider l'étalonnage, on mesure des éléments dont on connaît la réponse (Tableau 2).

Montage	**Paramètre**	**Module attendu**	**Phase attendue**	**Résultat**
Câbles connectés (*Thru*)	S_{21}, S_{12}	0 dB	0°	Conforme
	S_{11}, S_{22}	très faible	–	Conforme
Court-circuit	S_{11}, S_{22}	0 dB	180°	Conforme

Table 2: Vérification de l'étalonnage SOLT sur toute la bande.

Avec les câbles connectés, l'onde passe entièrement d'un port à l'autre sans déphasage : $|S_{21}| = |S_{12}| = 0$ dB et la phase est nulle. Il n'y a presque pas de réflexion. Avec le court-circuit, toute l'onde est réfléchie avec un signe opposé ($\Gamma = -1$) : $|S_{11}| = 0$ dB et la phase vaut 180°. Les traces obtenues sont plates sur toute la bande et correspondent aux valeurs attendues : l'étalonnage est validé. On peut donc passer à la mesure du TEC.

4 Mesure du TEC FLK012

4.1 Montage et polarisation

Le TEC est placé dans le boîtier de test HP 85041A, pastille en bas. La grille est reliée au port 1, le drain au port 2, et les deux sources sont à la masse du boîtier. La polarisation continue est amenée par deux tés de polarisation (Figure 2). La capacité laisse passer le signal RF et bloque le continu. La self bloque la RF et laisse passer le continu.




Figure 2: Polarisation du TEC à travers deux tés de polarisation.

Le point de repos choisi est en classe A (Tableau 3). La limitation en courant des alimentations est réglée pour que le courant de drain ne dépasse pas 20 mA.

V_{DS0}	I_{D0}	V_{GS0}	$I_{D,\max}$
3 V	10 mA	−0,4 V	20 mA

Table 3: Point de polarisation en classe A.

L'ordre des opérations est important pour ne pas détruire le transistor :

- **polarisation** : vérifier les polarités ($V_{GS} < 0$, $V_{DS} > 0$, masse commune), régler les deux tensions à 0 V, connecter la grille puis le drain, amener V_{GS0} à −0,4 V, puis monter V_{DS0} jusqu'à 3 V ;
- **dépolarisation** : descendre V_{DS0} puis V_{GS0} à 0 V, déconnecter le drain et la grille, puis couper les alimentations.

Il ne faut jamais augmenter V_{DS0} quand $V_{GS0} = 0$ V : l'avalanche est alors brutale et irréversible.

4.2 Mesure des paramètres S

L'étalonnage SOLT donne les paramètres S du TEC aux bornes du boîtier : ils incluent les accès du boîtier. Pour obtenir les paramètres du transistor seul, un étalonnage TRL

est fait avec le kit TRL-Bis dans la même bande. Les standards utilisés sont : THRU (avec cale), LINE (sans cale) et SHORT. Les relevés à 3 GHz seront regroupés dans le Tableau 4.

	Boîtier (SOLT)		**Transistor (TRL)**		**Constructeur**	
Paramètre	$\lvert S\rvert$ (dB)	φ (°)	$\lvert S\rvert$ (dB)	φ (°)	$\lvert S\rvert$ (dB)	φ (°)
S_{11}	...	...	...	...	...	...
S_{21}	...	...	...	...	...	...
S_{12}	...	...	...	...	...	...
S_{22}	...	...	...	...	...	...

Table 4: Paramètres S du TEC à 3 GHz, $V_{DS0} = 3\,\text{V}$, $I_{D0} = 10\,\text{mA}$.

On s'attend à $|S_{21}| > 0\,\text{dB}$ (le TEC amplifie) et à $|S_{12}|$ très faible (le TEC est presque unilatéral). Les écarts entre SOLT et TRL viennent des accès du boîtier, qui ajoutent des pertes et un déphasage. Les valeurs TRL doivent être les plus proches de celles du constructeur. Les mesures permettront ensuite de calculer K et $|\Delta|$ avec l'équation (2).

5 Conclusion

L'analyseur a été étalonné en SOLT *Full Two Ports* dans la bande 2,95 GHz à 3,05 GHz, avec une puissance de $-10\,\text{dBm}$. La vérification avec les câbles connectés (0 dB, 0°) et avec le court-circuit (0 dB, 180°) donne les valeurs attendues : l'étalonnage est validé.

La suite du TP porte sur la polarisation du TEC FLK012 en classe A ($V_{DS0} = 3\,\text{V}$, $I_{D0} = 10\,\text{mA}$), puis sur la mesure de ses paramètres S et leur comparaison avec la notice du constructeur.