ENSIL-ENSCI – Université de Limoges
Spécialité Électronique & Télécommunications – Travaux Pratiques Hyperfréquences

Compte-rendu – TP VNA

Analyse vectorielle de réseaux – Application à un TEC

Mouradi Souhail – Otmane Elbacha – Jawher TABBABI – Date : 16 octobre 2026

La mise en page de ce document a été réalisée à l'aide de l'assistant IA Claude (Anthropic).

1 Objectif

L'objectif de ce TP est d'utiliser l'analyseur vectoriel de réseaux HP 8753C pour mesurer les paramètres S d'un transistor à effet de champ (TEC FUJITSU FLK012) dans la bande 2,95 GHz à 3,05 GHz. Il faut d'abord étalonner l'analyseur, puis polariser correctement le TEC, et enfin comparer les mesures aux données du constructeur.

2 Matériel utilisé

Le banc de mesure est présenté sur la Figure 1. Chaque élément a un rôle précis :

- **Analyseur vectoriel de réseaux HP 8753C.** C'est l'appareil de mesure principal. Il contient la source hyperfréquence (wobulateur) qui balaye la bande choisie, les récepteurs et l'écran. Il mesure le rapport entre l'onde réfléchie ou transmise et l'onde incidente, en module et en phase. Il affiche directement les paramètres S_{ij} (en dB, en degrés ou sur l'abaque de Smith). Il garde aussi en mémoire les termes d'erreur de l'étalonnage pour corriger les mesures.
- **Tiroir de test de paramètres S HP 85047A.** Il est associé à l'analyseur et porte les deux ports de mesure. Il contient le commutateur qui envoie la source sur le port 1 ou sur le port 2, les coupleurs bidirectionnels qui prélèvent les ondes a_i et b_i, et la charge adaptée du port non utilisé. Grâce à lui, les quatre paramètres S sont mesurés sans retourner le composant. Il possède aussi des entrées de polarisation qui amènent le continu jusqu'aux ports.
- **Câbles de mesure et kit d'étalonnage APC 7 mm.** Les câbles relient les ports au boîtier de test. Le kit contient les standards connus utilisés pour l'étalonnage SOLT : un court-circuit (Short), un circuit ouvert (Open) et une charge 50 Ω (Load). APC 7 est un connecteur de précision 7 mm, sans sexe, très répétable : il convient bien aux mesures d'étalonnage.
- **Deux alimentations continues.** L'une fournit la tension de grille $V_{GS0} < 0$, l'autre la tension de drain $V_{DS0} > 0$, avec une masse commune. Leur limitation en courant protège le transistor : le courant de drain ne doit pas dépasser 20 mA.

- **Tés de polarisation.** Ils superposent le continu et le signal RF sur le même accès. Une capacité de découplage laisse passer la RF et bloque le continu vers l'analyseur. Une self de choc laisse passer le continu et empêche la RF de partir vers l'alimentation. Dans ce TP, ces éléments sont internes aux tés que nous utilisons.
- **Boîtier de test pour transistor HP 85041A.** Il reçoit le TEC et fait le passage entre les connecteurs coaxiaux et les pattes du transistor. Il est détaillé dans la partie théorique.
- **Kit TRL-Bis.** Ce sont des standards qui se placent dans le boîtier de test : THRU (avec cale), LINE (sans cale) et SHORT. Ils permettent de ramener les plans de référence aux bornes du transistor seul.
- **Adaptateur d'impédance.** Il permet de modifier l'impédance vue par le TEC pour l'adapter à 50 Ω. Il sert dans la suite du TP, pour réaliser l'adaptation du transistor et obtenir un amplificateur bande étroite.
- **Transistor FUJITSU FLK012.** C'est le composant mesuré : un TEC hyperfréquence en boîtier à quatre pattes (une grille, un drain et deux sources).




Figure 1: Banc de mesure du TEC non adapté dans son boîtier de test.

3 Partie théorique

Cette partie explique, dans l'ordre du TP, ce que l'on fait et pourquoi.

3.1 Le boîtier de test HP 85041A

Un transistor hyperfréquence en boîtier à pattes ne peut pas être branché directement sur un câble coaxial. Le HP 85041A sert d'interface entre les deux. Il comporte :

- deux connecteurs APC 7, reliés au port 1 et au port 2 de l'analyseur ;
- deux **lignes d'accès** qui amènent le signal des connecteurs jusqu'aux pattes du transistor ;

- au centre, un bloc métallique relié à la masse. Les deux pattes de source y sont plaquées : le TEC est donc monté en **source commune** ;
- un système de serrage qui plaque la grille sur la ligne du port 1 et le drain sur la ligne du port 2. Le transistor est posé pastille en bas pour respecter ce sens.

La polarisation continue passe aussi par les lignes d'accès jusqu'à la grille et au drain.

Le boîtier n'est pas transparent. Chaque ligne d'accès de longueur L ajoute un déphasage, un peu de pertes, et les transitions coaxial–ligne créent une petite désadaptation :

$$\varphi = \beta L = \frac{2\pi f \sqrt{\varepsilon_{\text{eff}}}}{c} L \tag{1}$$

L'analyseur voit donc trois quadripôles en cascade : accès A, TEC, accès B (Figure 2). Avec les matrices chaîne $[T]$, qui se multiplient en cascade :

$$[T_{\text{mes}}] = [T_A]\,[T_{\text{TEC}}]\,[T_B] \quad \Longrightarrow \quad [T_{\text{TEC}}] = [T_A]^{-1}\,[T_{\text{mes}}]\,[T_B]^{-1} \tag{2}$$

Retirer l'effet des accès revient à déplacer les plans de référence des connecteurs jusqu'aux bornes du transistor. C'est ce que permet l'étalonnage TRL fait dans la suite du TP.




Figure 2: Le boîtier vu comme une cascade de trois quadripôles.

3.2 Polarisation du TEC

Un TEC n'amplifie que s'il est polarisé dans sa zone saturée. Dans cette zone, le courant de drain dépend surtout de la tension de grille :

$$I_D \approx I_{DSS}\left(1 + \frac{V_{GS}}{V_P}\right)^2 \qquad \text{pour} \quad -V_P < V_{GS} < 0 \tag{3}$$

On en déduit les règles du TP :

- V_{GS} doit rester négative, sinon la diode grille-canal conduit ;
- à $V_{GS} = 0\,\text{V}$, le courant est maximal ($I_D = I_{DSS}$). Si on monte V_{DS} dans ce cas, on atteint vite la zone d'avalanche, qui détruit le transistor. C'est pourquoi on règle toujours la grille **avant** le drain, et on descend le drain **avant** la grille ;
- en classe A, le point de repos est au milieu de la zone saturée : le signal varie autour de ce point sans couper ni saturer le transistor, le fonctionnement est linéaire.

Les paramètres S d'un transistor dépendent de son point de polarisation. Ils sont donc toujours donnés avec V_{DS0} et I_{D0}.

Enfin, la puissance RF envoyée sur le TEC est de $-10\,\text{dBm}$. À ce niveau, le TEC travaille en **petit signal** : il se comporte comme un quadripôle linéaire et ses paramètres S ne dépendent pas de la puissance.

4 Étalonnage SOLT de l'analyseur

L'analyseur HP 8753C est associé au tiroir de test HP 85047A. Les réglages sont donnés dans le Tableau 1.

Réglage	**Valeur**
Bande de fréquence	2,95 GHz à 3,05 GHz
Puissance de la source	$-10\,\text{dBm}$
Kit d'étalonnage	APC 7 mm
Type d'étalonnage	*Full Two Ports*

Table 1: Réglages de l'analyseur avant l'étalonnage.

La puissance est réglée à $-10\,\text{dBm}$ **avant** l'étalonnage : si on la change après, l'étalonnage n'est plus valable.

L'étalonnage a été fait dans l'ordre suivant :

- **Réflexion** : Short, Open et Load sur le port 1, puis sur le port 2 ;
- **Transmission** : les deux câbles connectés ensemble (*Thru*) ;
- **Isolation** : les deux ports fermés sur une charge $50\,\Omega$.

4.1 Vérification de l'étalonnage

Pour valider l'étalonnage, on mesure des éléments dont on connaît la réponse (Tableau 2).

Montage	**Paramètre**	**Module attendu**	**Phase attendue**	**Résultat**
Câbles connectés (*Thru*)	S_{21}, S_{12}	0 dB	0°	Conforme
	S_{11}, S_{22}	très faible	–	Conforme
Court-circuit	S_{11}, S_{22}	0 dB	180°	Conforme

Table 2: Vérification de l'étalonnage SOLT sur toute la bande.

Avec les câbles connectés, on retrouve $|S_{21}| = |S_{12}| = 0\,\text{dB}$ avec une phase nulle : l'onde passe entièrement d'un port à l'autre. Avec le court-circuit ($\Gamma = -1$), on retrouve $|S_{11}| = 0\,\text{dB}$ et une phase de 180°. Les traces sont plates sur toute la bande : l'étalonnage est validé. On peut donc passer à la mesure du TEC.

5 Mesure du TEC FLK012

5.1 Montage et polarisation

Le TEC est placé dans le boîtier de test HP 85041A, pastille en bas. La grille est reliée au port 1, le drain au port 2, et les deux sources sont à la masse du boîtier. La polarisation continue est amenée par deux tés de polarisation (Figure 3). La capacité laisse passer le signal RF et bloque le continu. La self bloque la RF et laisse passer le continu.




Figure 3: Polarisation du TEC à travers deux tés de polarisation.

Le point de repos choisi est en classe A (Tableau 3). La limitation en courant des alimentations est réglée pour que le courant de drain ne dépasse pas 20 mA.

V_{DS0}	I_{D0}	V_{GS0}	$I_{D,\max}$
3 V	10 mA	−0,4 V	20 mA

Table 3: Point de polarisation en classe A.

L'ordre des opérations est important pour ne pas détruire le transistor :

- **polarisation** : vérifier les polarités ($V_{GS} < 0$, $V_{DS} > 0$, masse commune), régler les deux tensions à 0 V, connecter la grille puis le drain, amener V_{GS0} à −0,4 V, puis monter V_{DS0} jusqu'à 3 V ;
- **dépolarisation** : descendre V_{DS0} puis V_{GS0} à 0 V, déconnecter le drain et la grille, puis couper les alimentations.

Il ne faut jamais augmenter V_{DS0} quand $V_{GS0} = 0$ V : l'avalanche est alors brutale et irréversible.

5.2 Mesure des paramètres S

L'étalonnage SOLT donne les paramètres S du TEC aux bornes du boîtier : ils incluent les accès du boîtier. Pour obtenir les paramètres du transistor seul, un étalonnage TRL

est fait avec le kit TRL-Bis dans la même bande. Les standards utilisés sont : THRU (avec cale), LINE (sans cale) et SHORT. Les relevés à 3 GHz seront regroupés dans le Tableau 4.

	Boîtier (SOLT)		**Transistor (TRL)**		**Constructeur**	
Paramètre	$\lvert S\rvert$ (dB)	φ (°)	$\lvert S\rvert$ (dB)	φ (°)	$\lvert S\rvert$ (dB)	φ (°)
S_{11}	...	...	...	...	...	...
S_{21}	...	...	...	...	...	...
S_{12}	...	...	...	...	...	...
S_{22}	...	...	...	...	...	...

Table 4: Paramètres S du TEC à 3 GHz, $V_{DS0} = 3\,\text{V}$, $I_{D0} = 10\,\text{mA}$.

On s'attend à $|S_{21}| > 0\,\text{dB}$ (le TEC amplifie) et à $|S_{12}|$ très faible (le TEC est presque unilatéral). Les écarts entre SOLT et TRL viennent des accès du boîtier, qui ajoutent des pertes et un déphasage. Les valeurs TRL doivent être les plus proches de celles du constructeur.

6 Conclusion

L'analyseur a été étalonné en SOLT *Full Two Ports* dans la bande 2,95 GHz à 3,05 GHz, avec une puissance de $-10\,\text{dBm}$. La vérification avec les câbles connectés (0 dB, 0°) et avec le court-circuit (0 dB, 180°) donne les valeurs attendues : l'étalonnage est validé.

La suite du TP porte sur la polarisation du TEC FLK012 en classe A ($V_{DS0} = 3\,\text{V}$, $I_{D0} = 10\,\text{mA}$), puis sur la mesure de ses paramètres S et leur comparaison avec la notice du constructeur.