*ניתנה הארכה של יום

מעגלים משולבים ומבוא ל-VLSI

עבודה מספר 3

ומערך תאי זיכרון 6T SRAM תא זיכרון מבוסס

ניר קוה 205711922

יובל טנאי 313361602

מספר קבוצה: 49


1/07/2022 :תאריך הגשה

<u>6T SRAM מימוש תא זיכרון מבוסס</u>


מדידות SNR של תא זיכרון 6T SRAM מדידות (1

במקרה שלנו, x=y=2.


- א. מניתוח תיאורטי של מצב קריאה קיבלנו כי PDN צריכה להיות חזקה יותר מטרנזיסטורי הגישה. בנוסף ראינו כי במצב כתיבה טרנזיסטור הגישה צריך להיות חזק יותר מ-PUN. יתר על כן, אנו יודעים כי התא נדרש להיות סימטרי מימין לשמאל. גודל הטרנזיסטור קובע את המהירות שלו לעומת טרנזיסטורים אחרים וכך קיבלנו את יחסי הגדלים הרצויים: $K_{PDN} > K_{access} > K_{PUN}$
 - ב. בנינו את תא ה-SRAM:




שני תאים לטרנספורמציות סיבוב:



בנינו TB כנדרש:



מדדנו SNMhold כאשר ה-WL=0:




קיבלנו SNMhold=609mV.

ר. עבור מצב קריאה אותות הבקרה המתאימים הם: WL=1 (על מנת שתהיה גישה לתא), BL=BLB=1 (על מנת לבדוק מאיזה צד בתא "ברח" מטען וכך נוכל להבין מה המתחים בשני צידי התא – כלומר לקרוא את תוכנו).

ה. הביטויים שכתבנו עבור מציאת SNMleft, SNMright, SNM


	signal	/net10		
	signal	/net9		
Y1	expr	VS("/net10")		
Y2	expr	VS("/net9")		
DIFF	expr	abs((Y1 - Y2))		
RIGHT	expr	clip(DIFF 0 (1.8 / sqrt(2)))		
LEFT	expr	clip(DIFF (-1.8 / sqrt(2)) 0)		
SNM_R	expr	ymax(RIGHT)		
SNM_L	expr	ymax(LEFT)		
SNM	expr	(min(SNM_L SNM_R) * (1 / sqrt(2		

. גרף ה-BUTTERFLY CURVES שהתקבל במצב קריאה:




SNMread=256.1mV

ז. עקומת הפרפר עבור מצב קריאה לפני הסיבוב נראית כך:



על מנת להגדיל את ה-SNM נרצה להרחיק את הגרפים אחד מהשני ובמילים אחרות להקטין את V_{OLmin} כמה שאפשר. על מנת לעשות זאת, נדרש להגדיל את טרנזיסטור ה-PD לעומת טרנזיסטור הגישה. זאת מכיוון שכאשר Q גבוה נקבל "מלחמה" בין ה-PD ל-Access וכדי להכניס 0 ל-QB נרצה שה-PD "ינצח".

ח. לטובת הגדלת ה-SNM הגדרנו פרמטר w אשר מכפיל את רוחב טרנזיסטורי ה-PD. כדי להגדיל את ה-SNMread ב-150mV חיפשנו להגיע ל-SNMread=406.1mV בסימולציית 150mV בסימולציית פאשר הפרמטר w משתנה (כמובן שבהתחלה סרקנו את w בסריקה גסה יותר וכשהבנו מה הטווח של w הרצוי סרקנו במרווחים קטנים על מנת להגיע לדיוק מירבי):



עבור מצב כתיבה 1=1W (כמו במצב קריאה - על מנת לאפשר גישה לתא), ערכי קווי בקרה BL ו- עבור מצב כתיבה לערך אותו אנו רוצים לכתוב. אם, למשל, נרצה לכתוב לתא את הערך 1 כלומר נרצה שצומת Q תחזיק 1 וצומת QB תחזיק 0. על מנת שמצב זה יתממש BLB צריך להיות ב-0 כדי שהערך הנוכחי ב-QB יוכל להתפרק באם ערכו גבוה, וישאר ב-0 באם מצבו הנוכחי הוא 0. ולכן BLB אם נרצה לממש את המצב ההופכי – כתיבת 0 לתא, BL ו-BLB יהיו הפוכים.

.u>0- כאשר התחשבנו רק ב-SNMwrite=742.1mV


על מנת להגדיל את ה-SNM שוב ננסה להרחיק בין הגרפים הפעם ע"י הגדלת טרנזיסטורי הגישה על מנת שיעבירו בצורה חזקה יותר את BLB.

כעת, הגדרנו פרמטר חדש a אשר מכפיל את רוחב טרנזיסטורי הגישה על מנת למצוא רוחב אופטימלי בו ה-SNM גדל ב-150mV. שוב עשינו את אותו תהליך, הפעם עם קווי בקרה מתאימים לכתיבה:

כאן קיבלנו כי a האופטימלי הוא בערך 3.11 כלומר הרוחב האופטימלי של טרנזיסטורי הגישה למטרה זו הינו 1.18um.


Point =	Test	Output	Nominal
Parameters: a=	3.1		
1	HW3:S_ram_TB:1	SNM	891.8m
Parameters: a=	3.11		
2	HW3:S_ram_TB:1	SNM	892.2m
Parameters: a=	3.12		
3	HW3:S_ram_TB:1	SNM	892.6m
Parameters: a=	3.13		
4	HW3:S_ram_TB:1	SNM	892.9m
Parameters: a=	3.14		
5	HW3:S_ram_TB:1	SNM	893.3m
Parameters: a=3.15			
6	HW3:S_ram_TB:1	SNM	893.6m
Parameters: a=3.16			
7	HW3:S_ram_TB:1	SNM	894m
Parameters: a=	3.17		
8	HW3:S_ram_TB:1	SNM	894.5m
Parameters: a=3.18			
9	HW3:S_ram_TB:1	SNM	894.9m
Parameters: a=3.19			
10	HW3:S_ram_TB:1	SNM	895.4m
Parameters: a=	3.2		
11	HW3:S_ram_TB:1	SNM	895.8m

:עבור מצב קריאה



קיבלנו שה-SNMread הממוצע עבור תכונות מוגרלות של טרנזיסטורים הוא 250.374mV וזהו ערך יחסית קרוב לערך שהתקבל ע"י סימולציה רגילה קודם לכן. לכן, תוצאה זו הגיונית עבורנו.


עבור מצב כתיבה:



גם כאן קיבלנו תוצאה מאוד קרובה לסימולציה: SNMwrite=742.4mV.

2) מדידת הספקים של התא

ז. זרמי זליגה מופיעים במצב HOLD מכיוון שבמצב זה אנו רוצים לשמור על הערך בתא לאורך זמן אך ישנם זרמים לא רצויים שמשנים אותו. מיתגנו את קווי הבקרה בהתאם, איפסנו את הערכים ההתחלתיים, הרצנו את הסימולציה ומצאנו את זרמי הזליגה:




קיבלנו זרם זליגה בגודל 9.75pA מהספק שהוא מקור הזליגה העיקרי מכיוון שטרנזיסטורי הגישה לתא בקטעון במצב זה. כמובן שההספק כאן שלילי מכיוון שהוא נצרך מהספק. מערך זיכרון בגודל 1MB דורש 2^20 בתים וכל בית מכיל 8 ביטים ולכן נדרשים 2^20*8 תאים כאלו. זאת מכיוון שכל תא יכול לאחסו ביט בודד. נסכח:


כאלו, זאת מכיוון שכל תא יכול לאחסן ביט בודד. נסכם:
$$P_{static_{1MB}} = 8*2^{20}*P_{static_{1bit}} = 8*2^{20}*V_{DD}*I_{static} = 8*2^{20}*1.8V*9.75 pA = \mathbf{147}.\mathbf{22uW}$$

ב. על מנת למדוד זמני כתיבה לתא מיקמנו מקור מתח פולסי מתאים ב-BL והסתכלנו על צומת Q. למשל, עבור כתיבת BL 1 יעבור מ-0 ל-1 ו-BLB יהיה קבוע ב-0 והערך ההתחלתי שקבענו ב-Q הוא 0, ובדיוק הפוך עבור כתיבת 0.


עבור כתיבת 1:




T=99.24p-3.01p=96.23psec




עבור כתיבת 0:



T=46.37p-11.14p=35.23psec




ג. ההספק הדינאמי הוא ההספק הנצרך כאשר כותבים 1 לתא מכיוון שבמצב זה עובד טרנזיסטור PU ויש מסלול בין הספק לאדמה:





באמצעות פונקציית OP קיבלנו הספק דינאמי 80.8nW-. גם כאן, הספק שלילי משמעותו הספק שהתא צורך מהספק.

לתא בודד LAYOUT בניית 3

א. בנינו לייאאוט לתא הזיכרון. כפי שנראה בתמונה, גבולות הPR הם בדיוק הגבולות של הדרישה המינימלית - 5.4 מיקרון. ביצענו לתא את הבדיקות הדרושות (DRC, LVS, PEX) כפי הנראה מטה:









ה. כפי שרואים בתמונה, עבור תא אחד, קיבול הBL הוא 0.8 פנטו פארד, בעוד שקיבול הL הוא 0.69 פנטו פארד. בגלל שמערך התא בנוי מ64 תאים, וכמו כן צפוי שהחיבורים בין כל התאים יוסיפו גם עוד. בהנחה שעבור כל תא נוסיף עוד 20% אורך של הL שנמתח בין כל תא נעריך שהקיבול הכולל שלהם במערך יצא כך:

. ביצענו את סימולציית הSNM לאחר הפרזיטיקות. ניתן לראות שבשלושת הבדיקות, ההבדל בין תוצאות אלה לתוצאות הקודמות בשאלה 1 הוא בסדר גודל של אלפיות. כלומר ניתן להבין מכך שהפרזיטיקות של הלייאאוט הן מאוד זניחות. וראינו גם בחישוב של המערך השלם (ועוד אחרי שלקחנו עוד רזרבות של אורך) שקיבלנו קיבולים בסדר גודל של עשירית הפיקו שזה זניח לעומת העומסים ששמנו בבדיקות בTB.


:HOLD



:READ



:WRITE




<u>6T SRAM מבוסס 8x8</u> (4

א. בנינו מערך 8*8 מתאי הזיכרון:


קצת קשה היה לייבא את כל התמונה מבלי שיעלים את השמות של הפורטים, אבל בתמונה הבאה ניתן לראות שעשינו לו סימבול, ושם רואים את הכניסות.

הפורטים שעשינו היו כניסות עבור כל הBLשים והBLBים (בפועל מה שצריך זה גם לעשות מוצאים עבור המשווים שמתחברים אליהם כדי לבדוק מי מהם פרק מתח ומי לא, אבל עבור סימולציה זה לא הכרחי).


וכמובן פורטים עבור הWLים . ופורטים עבור




ב. עשינו "בדיקת שפיות" ב-TB הבא: שמנו את כל התאים שהם לא בשורה 4 עמודה 8באדמה, ורק לתא המיועד שמנו מתחים הנתונים לשינוי בסימולציה:




חוץ מתא זה, בחרנו עוד ארבעה תאים רנדומלים במערך (מפאת בנייה סימטרית קצת מיותר להראות את כל התאים.. הכל נעשה בהעתק הדבק של התא זיכרון שבנינו). מיותר להראות את כל התאים.. הכל נעשה בהעתק הדבק של התא זיכרון שבנינו). ושמנו בblb מתח גבוה ב-4wl את התוצאות ניתן לראות בבירור. המתח ב-Q נכתב לגבוה, המתח בBQ נכתב לנמוך (בסדר גודל ננו). ושאר התאים התייצבו למתחי ביניים שהם כמעט חצי מ-VDD. לכן אנחנו יכולים לדעת כי מערך זה פועל כמו שצריך.



ג. להלן הלייאאוט, לצערינו שיתוף קווי האספקה והדיפוזיות של כל תא עם ארבעת שכניו המתוארות בהרצאות לא עבדו לנו כמתוכנן ונאלצנו לוותר על הרעיון מפאת קוצר זמן.



:DRC



:LVS

