המכללה האקדמית להנדסה בראודה בכרמיאל

פרויקט מסכם

Matrices_mult

מגישים :

אל קלעאני ניסאן.

סלאח אלדין ענאן.

מוגשת ל:- ד"ר פאדל טריף.

מחלקה : הנדסת חשמל ואלקטרוניקה.

תאריך הגשה :- 06.09.2024

הגדרת הדרישות:

•המערכת תופעל משעון יחיד של MHz.50

•כניסת ה- RESET היא – low active מגיעה מלחצן שבערכה

• המערכת תתעורר במצב המתנה. במצב זה כל ה- LEDs ותצוגת ה seg7-יהיו כבויים למעט LEDG 1)שידלוק בכל זמן פעולת המערכת.

• לחיצה ראשונה על הלחצן STARTn תגרום לבלוק generator_data להתחיל להוציא את שתי המטריצות . קודם כל יתקבלו כל 16 האיברים של המטריצה הראשונה ולאחר מכן כל 16 האיברים של המטריצה השנייה. סדר קבלת האיברים לכל מטריצה הוא משמאל לימין ומלמעלה למטה. בזמן קבלת המטריצות, המערכת תתעלם מלחיצות על הלחצנים STARTnו-.DISPLAYn

• גודל כל מטריצה 4×4 כאשר כל איבר במטריצה הוא (8 signed bits)מספרים מסומנים בין -127 ל +127

• המטריצות ירשמו לזיכרון בסדר שנתון לשיקולכם. שימו לב: סדר רישום איברי המטריצות לזיכרון ישפיע על אופן ואופטימליות המימוש.

•בסיום קבלת שתי המטריצות)ורישומן לזיכרון(ידלק (2 LEDG)והמערכת תעבור למצב המתנה.

•לחיצה על לחצן STARTn תעביר את המערכת למצב חישוב שבו תחושב המטריצה שהיא מכפלה של שתי המטריצות שהתקבלו ונמצאות בזיכרון. בזמן חישוב מטריצת היעד , המערכת תתעלם מלחיצות על הלחצנים STARTn ו-.DISPLAYn

• המטריצה שהיא תוצאת ההכפלה של שתי המטריצות שהתקבלו תרשם אף היא לאותו הזיכרון בכתובות אחרות . שימו לב: בכל מחזור שעון ניתן לבצע קריאה מהזיכרון או כתיבה לזיכרון. אין אפשרות לכתוב ולקרוא מהזיכרון בו-זמנית.

•בסיום רישום מטריצת היעד לזיכרון המערכת תעבור באופן אוטומטי למצב הצגה: תצוגת seg7-תדלק ותציג כבר עתה את האיבר הראשון במטריצת היעד . במצב זה (2 LEDG)יכבה ו- (3 LEDG)ידלק.

•כל לחיצה על לחצן DISPLAYn תגרום להצגת האיבר הבא של מטריצת היעד על גבי התצוגה.

• שימו לב: הערכה כוללת 4 ספרות בתצוגה. זה לא מספיק בכדי להציג מספרים של 5 ספרות ולכן ישנם 4 לדים שנקראים 4 E1_LEDSשם תוצג ספרת עשרות האלפים של המספר בקידוד בינארי.

• הסימן של התוצאה יוצג על גבי :SIGN_LED כבוי-התוצאה חיובית, דולק-התוצאה שלילית. • במידה ומוצג האיבר ה16- ונלחץ שוב הלחצן ,DISPLAYn יוצג שוב האיבר הראשון וחוזר חלילה.

• לחיצה על הלחצן STARTn תחזיר את המערכת למצב המתנה (המצב ההתחלתי). במצב זה המערכת שוב תחכה ללחיצה על הלחצן STARTn ותהיה מוכנה לקבל שתי מטריצות חדשות. כ ל התצוגות והלדים יכבו (למעט LEDG 1)(שכאמור ידלוק לאורך כל פעולת המערכת).

•אין הגבלה על מספר הסבבים שהמערכת מסוגלת לבצע.

<u>ציוד:</u>

מחשב המותקנת עליו תוכנת הסימולטור ModelSim - Intel FPGA Starter Edition 2020.1וסביבת הפיתוח QuartusPrime20.1LiteEdition

ערכת הפיתוח Cyclone V GX Starter Kit

2 סכימת בלוקים כללית



סכמת בלוקים מפורטת:



תיאור בלוקים של דיאגרמות מצבים של מכונות המצבים :



תיאור הבלוקים

תיאור הבלוקים

- ***Data generator :***

הרכיב הזה מתוכנן לשדר נתונים מתוך מערך נתונים מסוים (data_generator_array) כאשר מתקבלת בקשה לשידור. במצב השידור, בכל מחזור שעון מועברים הנתונים מהמטריצה הנוכחית שבמערך. ברגע שכל המטריצות שודרו, הרכיב חוזר למצב המתנה (idle) ומחכה לבקשת שידור נוספת כדי להתחיל מחדש.

בלוק זה מייצר מידע מקבילי כל עליית שעון. המידע ביציאה DOUT תקף כאשר היציאה DOUT_VALID בגבוה.



איור 2: בלוק data generator

טבלה1 : תיאור הבלוק data generator

Generics			
Name	**default value**	**type**	**Description**
Ports			
Name	**Dir.**	**type**	**Description**
System Signals			
CLK	I	std_logic	System clock
RST	I	std_logic	Active high asynchronous reset
Other Signals			
DATA_REQUEST	I	std_logic	פעיל בגבוה, ברוחב מחזור שעון אחד. פולס אחד בכניסה זו יגרום להוצאת 16 איברים של מטריצה אחת. **הבלוק יתעלם מכניסה זו בזמן שהוא מוציא נתונים.**
DOUT	O	std_logic_vector (7:0)	16 איברי המטריצה יוצאים לפי הסדר משמאל לימין, מלמעלה למטה. כל מספר מיוצג ע"י 8 סיביות. המספרים מסומנים (signed).
DOUT_VALID	O	std_logic	המידע ביציאה DOUT תקף בכל עליית שעון שבה יציאה זו בגבוה.

- ***My_multiplier :***

הרכיב הזה הוא כופל גנרי שנועד לבצע כפל בין שני קלטים בעלי גודל מוגדר מראש, עם אפשרות להגדיר את זמן העיכוב (Latency) בין הכניסה לפלט. הוא גמיש וניתן להתאים אותו למספרים מסומנים או לא מסומנים בהתאם להגדרות שנבחרו.

בלוק זה מכפיל שני מספרים. שני המספרים יכולים להיות מסומנים או לא מסומנים. תוצאת ההכפלה תופיע ביציאת הבלוק לאחר מספר מחזורי שעון שנקבע על סמך פרמטר המתואר בטבלה מטה.

איור 3: בלוק my_multiplier

טבלה2 : תיאור הבלוק my_multiplier

Generics			
Name	**default value**	**type**	**Description**
N	8		כמות הביטים בכניסות A ו-B
LATENCY	1		ההשהייה של המכפל מכניסה ליציאה במחזורי שעון (מינימום 1)
IS_SIGNED	false		False -המספרים חיוביים True – המספרים מסומנים
Ports			
Name	**Dir.**	**type**	**Description**
System Signals			
CLK	I	std_logic	System clock
Other Signals			
DIN_VALID	I	std_logic	1 בכניסה זו אומר שהכניסות A ו-B תקפות
A	I	std_logic_vector (N-1:0)	
B	I	std_logic_vector (N-1:0)	
Q	O	std_logic_vector (2N-1:0)	תוצאת המכפלה של A ו-B
Q_VALID	O	Std_logic	היציאה Q תקפה כאשר יציאה זו ב-1

- ***Bcd_to_7seg :***

הרכיב הזה מתוכנן למפות קלט BCD (Binary-Coded Decimal) לתצוגת 7 מקטעים, כך שכל ערך בין 0 ל-9 יוצג בצורה הנכונה על גבי התצוגה. בנוסף, הרכיב כולל אפשרות לכבות את התצוגה באופן מלא באמצעות אות השבתה ,(SHUTDOWNn) המאפשר ניתוק התצוגה במקרה הצורך.

איור 4 : הבלוק bcd_to_7seg

טבלה 3: תיאור הבלוק bcd_to_7seg

Generics			
Name	**default value**	**Type**	**Description**
Ports			
Name	**Dir.**	**type**	**Description**
User Signals			
BCD_IN	I	std_logic_vector (3:0)	BCD digit value
SHUTDOWNn	I	std_logic	0 – D_out is all '1' regardless of BCD_IN state.
D_out	O	std_logic_vector (6:0)	Digit value in 7-seg format (common anode)

- ***Bin2bcd_12bit_sync :***

הרכיב הזה ממיר מספר בינארי בגודל 16 ביטים למספר BCD בגודל 20 ביטים, המחולק לחמש קבוצות של 4 ביטים כל אחת. כל קבוצה מייצגת ספרה עשרונית של המספר : אחדות, עשרות, מאות, אלפים, ועשרות אלפים. הרכיב פועל בסנכרון עם השעון ומספק את הפלטים העשרוניים לפי הסדר של הקבוצות הללו, מה שמאפשר ייצוג עשרוני מדויק של הקלט הבינארי.



איור 5 : הבלוק bin2bcd_12bit_sync

טבלה 4: תיאור הבלוק bin2bcd_12bit_sync

Generics			
Name	**default value**	**Type**	**Description**
Ports			
Name	**Dir.**	**type**	**Description**
System Signals			
CLK	I	std_logic	
User Signals			
BinIN	I	std_logic_vector (15:0)	BCD digit value
ones	O	std_logic_vector (3:0)	One's digit
tenths	O	std_logic_vector (3:0)	Tenth's digit
hunderths	O	std_logic_vector (3:0)	Hundred's digit
thousands	O	std_logic_vector (3:0)	Thousand's digit
tensofthousands	O	std_logic_vector (3:0)	ספרת עשרות האלפים

- ***Matrix_ram:***

הרכיב הזה הוא זיכרון RAM סינכרוני עם אפשרות לכתיבה חלקית באמצעות אות ה BYTEENA,- וקריאה סינכרונית. הוא מאפשר אחסון וקריאה של נתונים במבנה של מערך בהתאם לכתובות הניתנות. הכתיבה מתבצעת בצורה סינכרונית לפי השעון ואות הכתיבה WREN, מה שמאפשר שליטה מדויקת על פעולות הכתיבה והעדכון של המידע בזיכרון.



איור 6 : הבלוק matrix_ram

טבלה 5: תיאור הבלוק matrix_ram

Generics			
Name	**default value**	**Type**	**Description**
DATA_WIDTH	8	integer	
ADDRESS_BITS	6	integer	
Ports			
Name	**Dir.**	**type**	**Description**
System Signals			
CLK	I	std_logic	System clock
RST	I	std_logic	Active high asynchronous reset
User Signals			
DATA	I	std_logic_vector (DATA_WIDTH-1:0)	Write data port
WREN	I	std_logic	Active high write enable input
ADDRESS	I	std_logic_vector (ADDRESS_BITS-1:0)	Memory address
BYTEENA	I	std_logic_vector (DATA_WIDTH/8-1:0)	Active high byte enable input
Q	O	std_logic_vector (DATA_WIDTH-1:0)	Read data **ההשהייה בקריאה מ-ADDRESS ל-Q היא מחזור שעון אחד**

- ***Num_convert:***

הרכיב הזה מיועד לשימוש במצבים שבהם יש צורך להמיר מספר בינארי עם סימן למספר ללא סימן, לדוגמה, לצורך ביצוע חישובים שונים או להעברה בין מערכות. הוא מקבל כקלט מספר עם סימן בגודל 17 סיביות ומחזיר את הערך המוחלט שלו בגודל 16 סיביות, בנוסף לסיבית שמציינת האם המספר המקורי היה שלילי או חיובי. סיבית זו מאפשרת לדעת את הסימן המקורי של הקלט לצורך עיבוד נוסף או שימוש עתידי.

איור 6 : הבלוק num_convert

טבלה 6: תיאור הבלוק num_convert

Generics			
Name	**default value**	**Type**	**Description**
Ports			
Name	**Dir.**	**type**	**Description**
System Signals			
CLK	I	std_logic	System clock
RST		std_logic	Asynchronous, active high reset
User Signals			
DIN	I	std_logic_vector (16:0)	מספר מסומן
DIN_VALID	O	std_logic_vector (3:0)	1-DIN is valid
DOUT	O	std_logic_vector (15:0)	הערך המוחלט של המספר שבכניסה
SIGN	O	std_logic	0- המספר שבכניסה חיוב 1- המספר שבכניסה שלילי

- ***Sync_diff:***

הרכיב הזה מתפקד כמסנכרן אותות (signal synchronizer) עם יכולת לגילוי שינויים באות (derivative detection).הוא נועד לזהות שינויים בקצה העולה או בקצה היורד של האות הבלתי מסונכרן (SIG_IN). כאשר מזוהה שינוי, הרכיב מפיק פלט (SIG_OUT) שמציין את סוג השינוי שזוהה, בין אם מדובר בקצה עולה או יורד, ומסנכרן את האות בהתאם לשעון המערכת כדי להבטיח פעולה יציבה וסדירה.

איור 9 : הבלוק של סינכרוניזר/גוזר

טבלה 8: תיאור הבלוק sync_diff

Generics			
Name	**Dir.**	**Type**	**Description**
G_DERIVATE_RISING_EDGE		boolean	אם true – גוזר עליה אם false – גוזר ירידה
G_SIG_IN_INIT_VALUE		std_logic	לשים פה את ערך ברירת המחדל של הסיגנל בכניסה
Ports			
Name	**Dir.**	**type**	**Description**
System Signals			
CLK	I	std_logic	System clock
RST	I	std_logic	Active low system reset. Connect to KEY0 on EVB.
SIG_IN	I	std_logic	0 – KEY pressed 1 – KEY not pressed
SIG_OUT	O	std_logic	Gets 1 for 1 clk cycle when SIG_IN pressed

9. **Top level: matrices_mult**

לאחר שבנינו את כל המבניות נרצה לאחד את כולן ולחבר ביניהן.
החיבור נעשה ברמה העליונה בעזרת מיפוי של הסיגנלים .

הרמה העליונה פועלת כמרכז ניהול המפגיש את כל הרכיבים במערכת ומוודאת שהכל פועל בצורה מסונכרנת. היא מספקת חיבוריות בין רכיבי הבקרה, החישוב, ההמרה והפלט, ומביאה לתוצאה סופית המוצגת בצורה ברורה על תצוגות ה-7-סגמנטיות. היא גם מנהלת את מצב הLED-ים לפי מצב הפעולה של המערכת.

טבלה 8: תיאור הבלוק matrices_mult

Generics			
Name	**Dir.**	**Type**	**Description**
Ports			
Name	**Dir.**	**type**	**Description**
System Signals			
CLK	I	std_logic	System clock
RSTn	I	std_logic	Active low system reset. Connect to KEY0 on EVB.
STARTn	I	std_logic	0 – KEY pressed 1 – KEY not pressed
DISPLAYn	I	std_logic	0 – KEY pressed 1 – KEY not pressed
HEX0	O	std_logic_vector (6:0)	0 will turn on the relevant segment ספרת האחדות
HEX1	O	std_logic_vector (6:0)	0 will turn on the relevant segment ספרת העשרות
HEX2	O	std_logic_vector (6:0)	0 will turn on the relevant segment ספרת המאות
HEX3	O	std_logic_vector (6:0)	0 will turn on the relevant segment ספרת האלפים
LEDS_1E4	O	std_logic_vector (3:0)	יצוג בינארי של ספרת עשרות האלפים 1 will turn on the relevant LED
LED_SIGN	O	std_logic	1 will turn on the relevant LED
LEDG	O	std_logic_vector (3:1)	1 will turn on the relevant LED

RTL viewer



8. ***Main controller :***

הרכיב הזה מיועד לניהול יעיל של תהליך כפל מטריצות בזיכרון, תוך גישה מהירה לנתונים ולתוצאות. הוא בנוי בצורה מודולרית, עם מכפלים שמאפשרים כפל של אלמנטים בצורה מקבילית, ובעל מצבי עבודה שונים שמספקים גמישות בהפעלת החישובים ובהצגת התוצאות.

1) הרכיב מתחיל במצב המתנה .(st_idle) עם קבלת אות ה START, -הוא עובר לשלבים שבהם הוא אוסף נתונים מהמטריצה הראשונה ולאחר מכן מהמטריצה השנייה.

2) לאחר קבלת הנתונים משתי המטריצות, הבקר עובר למצב חישוב שבו הוא מבצע את כפל האלמנטים של המטריצות בעזרת המכפלים. תוצאות החישוב מאוחסנות בזיכרון.

3) בשלב הסופי, הבקר עובר למצב של הצגת התוצאות. התוצאות מוצגות כאשר האות DISPLAYמופעל, ומאפשר גישה לתוצאות הכפל שהושלמו.



איור 7 : הבלוק main_controller

Generics			
Name	**Dir.**	**Type**	**Description**
Ports			
Name	**Dir.**	**type**	**Description**
System Signals			
CLK	I	std_logic	System clock
RST	I	std_logic	Active high asynchronous reset
START	I	std_logic	פולס חיובי ברוחב מחזור שעון אחד שמתקבל בעקבות **לחיצה** (ולא שחרור) על הלחצן STARTn
DISPLAY	I	std_logic	פולס חיובי ברוחב מחזור שעון אחד שמתקבל בעקבות **לחיצה** (ולא שחרור) על הלחצן DISPLAYn
DATA_REQUEST	O	std_logic	פולס חיובי ברוחב מחזור שעון אחד שבעקבותיו יתקבלו 16 איברים של מטריצה אחת.
DIN	I	std_logic_vector (7:0)	כניסת המידע של איברי המטריצה המתקבלת
DIN_VALID	I	std_logic	המידע בכניסה DIN תקף בכל עלית שעון שבה כניסה זו ב-'1'
RESULT	O	std_logic_vector (16:0)	ביציאה זו יצאו הערכים של מטריצת היעד
RESULT_READY	O	std_logic	המידע ביציאה RESULT תקף בכל עלית שעון שבה יציאה זו ב-'1'.
GOT_ALL_MATRICES	O	std_logic	יציאה זו תעלה ל-'1' לאחר שהתבלו שתי מטריצות המקור ונרשמו לזיכרון.

Main controller RTLviewer:



יכולים לראות שתי מכונות המצבים בצבע צהוב.

State machine


RSTn
st idle
start=1
first matrix
datacount=15
secoy matrix
datacount=15
st light on
start=1
wait to start
get the firs mat numbers and saves them into the ram
get the second mat num and store them into the ram
when finish storing turn the light on and wait to another start
st.calculate
row+1
row=3
presenNum=3
row state
col state
prom index
st idle calc
finish the calc and move to display
set the row of the fist matrix row to mult with 4 column of the second matr
promote index of the second maxrix col each clock
pronote the first matrix row after finish the mul
start=1
st finish
calc the mul of the matrices and move to display
wait for finish the display and move to firs state.

מכונה כללית:



תת מכונה לביצוע ההכפלה:



תוצאות סימולציה וניתוח תוצאות:

Main controller :





מטריצה 5 איברי

מטריצה 6 איברי

כאן רואים שאחרי הצגת תוצאות של המטריצה השלישית והרבעית ואחרי הלחיצה על Start 3 פעמים עולה טריגר DATA_REQUEST ומתקבל 16 איברי המטריצה החמישית וללא תלות ב START ה טריגר השני עולה כאשר מסיממים מטריצה 5 ורוצים לקבל מטריצה 6.



עבור clock בודד :

- mult1 : מכפלת שורה 1 במטריצה 5 עם עמודה 1 במטריצה 6.
- mult2 : מכפלת שורה 1 במטריצה 5 עם עמודה 2 במטריצה 6.
- Mult3 : מכפלת שורה 1 במטריצה 5 עם עמודה 3 במטריצה 6.
- Mult4 : מכפלת שורה 1 במטריצה 5 עם עמודה 4 במטריצה 6.

עבור clock שאחרי : מקדמים השורה במטריצה 5 .

RESULT: סוכמים את 4 האיברים וסמים אותם ב res_mat_element לתוך ה RAM אחר כך מוצאים אותם.



כאשר ה RESULTS_READY עולה ל 1 ולוחצים כדי להציג אנו רואים את תוצאה המכפלה של שתי המטריצות 16 איברים וכאשר לוחצים על DISPLAY פעם נוספת המערכת מתחילה להציג הערכים מחדש.

Top_level : Matrices_mult



ה top level מבצע

כאשר המערכת מופעלת, ניתן לראות שני פולסים של START ולאחריו 16 פולסים של display. זאת משום שעל מנת לקבל את כל האיברים של מטריצת התוצאה, יש ללחוץ על לחצן display 16 פעמים.

לאחר הצגת המטריצה הראשונה, מופיעים שלושה פולסים של START. הסיבה לכך היא שכדי לעבור למטריצה השנייה ולהעביר נתונים ולחשב צריך 3 לחיצות , יש ללחוץ על לחצן START, ולאחר מכן ניתן לראות שוב 16 פולסים של.display





אחרי הלחיצה השנייה המערכת עוברת למצב חישוב וכשמסיימת מעלה את פלאג של result ready אחר שהוא עולה אפשר לראות את הנתונים החוקיים.

תהליך זה חוזר על עצמו שלוש פעמים, מכיוון שיש צורך להציג שלוש מטריצות.



אפשר לראות שכאשר מקבלים ערך שלילי ה LED_SIGN עולה ל 1.



כאן רואים איך המערכת מפרקת אה ה RESULT לחלקים אפ המספר מ 4 ספרות וחיובי אז מייצגת אותו רגיל ללא סימן וספרה חמישית וכאשר יש סימן שלילי ה ליד SIGN דולק וכאשר הוא מ 5 ספרות אז LED_1E4 המורכב מ 4 ביטים משלמים את הספרה החמישית.

Signal_Tap1 :



Signal tab 2:

Data request תלות עם

לאחר לחיצת סטארט בפעם הראשונה מקבלים שתי עליות דאתא ריקוסת הראשון לקבלת מטריצה 1 והשני לשניה



Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	matrices_mult
Top-level Entity Name	matrices_mult
Family	Cyclone V
Device	5CGXFC5C6F27C7
Timing Models	Final
Logic utilization (in ALMs)	925 / 29,080 (3 %)
Total registers	1661
Total pins	40 / 364 (11 %)
Total virtual pins	0
Total block memory bits	256 / 4,567,040 (< 1 %)
Total DSP Blocks	4 / 150 (3 %)
Total HSSI RX PCSs	0 / 6 (0 %)
Total HSSI PMA RX Deserializers	0 / 6 (0 %)
Total HSSI TX PCSs	0 / 6 (0 %)
Total HSSI PMA TX Serializers	0 / 6 (0 %)
Total PLLs	0 / 12 (0 %)
Total DLLs	0 / 4 (0 %)

Signal tab 3:

תלות של מצב החישוב CALC ו result ready עם START

לחיצה 1:



לאחר הלחיצה הראשונה מופיע ריקויסת לדאתא.

לחיצה 2 :

אחרי הלחיצה השנייה המערכת עוברת למצב חישוב וכשמסיימת מעלה את פלאג של result ready



Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	matrices_mult
Top-level Entity Name	matrices_mult
Family	Cyclone V
Device	5CGXFC5C6F27C7
Timing Models	Final
Logic utilization (in ALMs)	939 / 29,080 (3 %)
Total registers	1692
Total pins	40 / 364 (11 %)
Total virtual pins	0
Total block memory bits	512 / 4,567,040 (< 1 %)
Total DSP Blocks	4 / 150 (3 %)
Total HSSI RX PCSs	0 / 6 (0 %)
Total HSSI PMA RX Deserializers	0 / 6 (0 %)
Total HSSI TX PCSs	0 / 6 (0 %)
Total HSSI PMA TX Serializers	0 / 6 (0 %)
Total PLLs	0 / 12 (0 %)
Total DLLs	0 / 4 (0 %)

SIGNAL TAB 4

מורכב:



אחרי לחיצה ראשונה על סטארט



אחרי לחיצה שניה אפשר לראות תוצאות:



אפשר לראות שאחרי result ready עולה ל1 אפשרי לראות ערך האיבר הראשון במטריצה התוצאה

0	250
0	260
0	270

הראשונה וזה 250

אחרי לחיצה על display נקבל הערך הבא 260 ב: result



Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	matrices_mult
Top-level Entity Name	matrices_mult
Family	Cyclone V
Device	5CGXFC5C6F27C7
Timing Models	Final
Logic utilization (in ALMs)	987 / 29,080 (3 %)
Total registers	1894
Total pins	40 / 364 (11 %)
Total virtual pins	0
Total block memory bits	4,224 / 4,567,040 (< 1 %)
Total DSP Blocks	4 / 150 (3 %)
Total HSSI RX PCSs	0 / 6 (0 %)
Total HSSI PMA RX Deserializers	0 / 6 (0 %)
Total HSSI TX PCSs	0 / 6 (0 %)
Total HSSI PMA TX Serializers	0 / 6 (0 %)
Total PLLs	0 / 12 (0 %)
Total DLLs	0 / 4 (0 %)

קובץ דו גינרי לעשות סימולציה full chip ולעשות: grouping

matrices_mult_run_msim_rtl_vhdl2 - Notepad

File Edit Format View Help

```
transcript on
if {[file exists rtl_work]} {
        vdel -lib rtl_work -all
}
vlib rtl_work
vmap work rtl_work

vcom -2008 -work work {../../../../Finalproject/src/sync_diff.vhd}
vcom -2008 -work work {../../../../Finalproject/src/num_convert.vhd}
vcom -2008 -work work {../../../../Finalproject/src/my_multiplier.vhd}
vcom -2008 -work work {../../../../Finalproject/src/matrix_ram.vhd}
vcom -2008 -work work {../../../../Finalproject/src/matrices_mult.vhd}
vcom -2008 -work work {../../../../Finalproject/src/main_controller.vhd}
vcom -2008 -work work {../../../../Finalproject/src/data_generator_pack.vhd}
vcom -2008 -work work {../../../../Finalproject/src/bin2bcd_12bit_sync.vhd}
vcom -2008 -work work {../../../../Finalproject/src/bcd_to_7seg.vhd}
vcom -2008 -work work {../../../../Finalproject/src/data_generator.vhd}

vcom -2008 -work work "../../../../Finalproject/par/../src/matrices_mult_tb.vhd"

vsim -t 1ps -L altera -L lpm -L sgate -L altera_mf -L altera_lnsim -L cyclonev -L rtl_work -L work -voptargs="+acc"  matrices_mult_tb
add wave -group matrices_mult_tb/*
add wave -group matrices_mult matrices_mult_tb/dut/*
add wave -group data_generator matrices_mult_tb/dut/data_gen/*
add wave -group sync_diff matrices_mult_tb/dut/sync_1/*
add wave -group sync_diff matrices_mult_tb/dut/sync_2/*
add wave -group  main_controller matrices_mult_tb/dut/main_ctrl/*
add wave -group  bin2bcd_12bit_sync matrices_mult_tb/dut/bin2bcd_inst/*
add wave -group  bcd_to_7seg matrices_mult_tb/dut/bcd_to_7seg_inst0/*
add wave -group  bcd_to_7seg matrices_mult_tb/dut/bcd_to_7seg_inst1/*
add wave -group  bcd_to_7seg matrices_mult_tb/dut/bcd_to_7seg_inst2/*
add wave -group  bcd_to_7seg matrices_mult_tb/dut/bcd_to_7seg_inst3/*
add wave -group  num_convert matrices_mult_tb/dut/num_convert_inst/*


view structure
view signals
run -all
```

ניצול משאבים:

Entity:Instance	ALMs needed [=A-B+C]	[A] ALMs used in final placement	[B] Estimate of ALMs recoverable by dense packing	[C] Estimate of ALMs unavailable	ALMs used for memory	Combinational ALUTs	Dedicated Logic
clone V: 5CGXFC5C6F27C7							
matrices_mult	986.5 (2.3)	1315.5 (2.3)	332.5 (0.0)	3.5 (0.0)	0.0 (0.0)	1042 (6)	1894 (0)
sld_hub:auto_hub	62.5 (0.5)	72.5 (0.5)	10.0 (0.0)	0.0 (0.0)	0.0 (0.0)	91 (1)	93 (0)
sld_signaltap:auto_signaltap_0	226.5 (10.9)	309.0 (28.7)	82.5 (17.8)	0.0 (0.0)	0.0 (0.0)	215 (2)	534 (66)
bcd_to_7seg:bcd_to_7seg_inst0	3.0 (3.0)	3.5 (3.5)	0.5 (0.5)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)
bcd_to_7seg:bcd_to_7seg_inst1	4.0 (4.0)	4.0 (4.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)
bcd_to_7seg:bcd_to_7seg_inst2	3.5 (3.5)	4.0 (4.0)	0.5 (0.5)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)
bcd_to_7seg:bcd_to_7seg_inst3	3.5 (3.5)	3.5 (3.5)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)
bin2bcd_12bit_sync:bin2bcd_inst	50.3 (50.3)	51.5 (51.5)	1.2 (1.2)	0.0 (0.0)	0.0 (0.0)	66 (66)	42 (42)
data_generator:data_gen	20.7 (20.7)	23.7 (23.7)	3.0 (3.0)	0.0 (0.0)	0.0 (0.0)	33 (33)	18 (18)
main_controller:main_ctrl	599.2 (46.2)	829.5 (48.1)	233.7 (1.9)	3.5 (0.0)	0.0 (0.0)	582 (95)	1182 (54)
num_convert:num_convert_inst	8.5 (8.5)	8.5 (8.5)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	17 (17)	17 (17)
sync_diff:sync_1	0.8 (0.8)	2.0 (2.0)	1.3 (1.3)	0.0 (0.0)	0.0 (0.0)	2 (2)	4 (4)
sync_diff:sync_2	1.5 (1.5)	1.5 (1.5)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	2 (2)	4 (4)

מצורף סרטון הדגמה בהגשה.

סיכום הפרויקט:

הפרויקט עוסק בכפל 2 מטריצות בגודל 4*4באמצעות .VHDL המערכת מקבלת שתי מטריצות שלמות בעלות 16 איברים בגודל 8 סיביות כל איבר , מבצעת תהליכי קריאה וכתיבה לזכרון ומשתמשת ב מכונת מצבים המבצעת את קריאת נתונים וכפל, ומציגה את התוצאה על תצוגת 7 segment-לאחר סיום הכפל, מעדכנת את התצוגות עם התוצאה הסופית.

מסקנות:

-המערכת מדויקת בחישוב ושמירת תוצאות.

-ניתן לשפר את זמן החישוב ואת ממשק המשתמש.

-יש שימוש יעיל בזיכרון ובזמן עיבוד.