```
    output wire tx_ready,          //发送数据准备好指示
    input wire rx_ready            //接收数据准备好指示
);
```

测评标准：

代码及仿真环境：40%

设计文档（包括方案和具体设计）：20%

测试（仿真）报告：20%

技术指标：20%

- **选题二：多路选择器 PMUX 结构优化**

PMUX（可编程多路复用器）用于复杂数字系统中动态切换信号 / 数据通路，可根据运行配置多路输入选通一路输出，提升系统灵活度。在 FPGA 逻辑综合流程中，PMUX 原始逻辑结构会占用大量组合逻辑资源，对芯片面积、功耗存在明显负面影响，因此需要设计专用综合优化算法对 PMUX 电路进行重构优化。

PMUX 优化核心功能要求：

1. 在 Yosys 框架内新增自定义 Tcl 命令，完整实现 PMUX 识别、结构拆解、逻辑重构优化算法；
2. 优化算法以最小化电路单元数量、缩减面积为核心优化目标；
3. 优化前后网表必须逻辑等价，可通过形式等价工具全自动校验；
4. 算法具备工程实用性，约束运行耗时与内存占用，适配千级节点规模电路。

主要器件 / 平台选型参考：

FPGA 芯片：中科亿海微 EQ6HL130P-CSG484

开发环境：Yosys 开源综合框架、EQY 形式等价验证工具

测试输入：标准 Verilog PMUX 测试用例集（单级 PMUX、混合组合逻辑 PMUX）

设计初衷以及目的：

本赛题基于开源 EDA 工具 Yosys 综合框架开展开发，面向国产 FPGA 综合优化场景，贴合 FPGA 后端资源映射、形式等价验证等工程落地需求。参赛者基于 Yosys 基

础综合流程开发 PMUX 专用优化插件，实现可编程多路选择器逻辑结构重构，在完全保证逻辑功能不变的前提下降低综合后电路单元数量、缩减芯片面积。通过该设计可掌握开源 EDA 工具二次开发、逻辑化简算法、形式等价验证全套流程，覆盖数字综合、逻辑等价校验、Verilog 解析等 EDA 核心技术，可直接应用于国产 FPGA 综合工具研发。

参考资料：

1. 参考文档 https://yosyshq.readthedocs.io/en/latest/tools.html#yosys

技术指标：

功能完整性：优化插件可正常执行，无编译、运行报错；

等价性：所有测试用例优化前后网表通过形式等价检查（Formal Equivalence Check），无逻辑不一致；

面积优化：相比原始 Yosys 默认综合流程，电路单元总数实现缩减 10%以上；

算法性能：节点规模≤1000 的电路，完整优化耗时≤60s，运行内存峰值≤2GB；

兼容性：支持混合组合逻辑 PMUX 的 复杂电路。

测评标准：

功能正确性：10%

优化效果：40%

算法效率：30%

设计文档（包括方案和具体设计）：5%

现场答辩：15%

细分分值细则：

功能正确性（10 分）：自动化批量执行等效性校验，所有测试用例全部通过得满分；存在任意用例不等价则本项 0 分，其余项不予计分。

面积优化效果（40 分）：对比原始综合流程单元数量，实现资源缩减获得基础分 20 分，优化幅度越高得分越高；优化效果达 20%以上得满分；无优化效果本项 0 分。

算法运行效率（30 分）：运行耗时、内存占用达标得基础分 20 分；超出阈值按比例扣分，任意指标超限 15% 以上本项不得分，若不超过所有指标的 5%则得满分。

设计文档（5 分）：完整阐述算法原理、整体架构、代码模块划分、测试方案，专家评审打分。

现场答辩（15 分）：讲解逻辑清晰、技术理解深入、团队分工明确，评委综合打分。

四、 EDA 软件获取途径及技术支持与技术资源

- 本赛题全部通过 eLinx 软件进行编译及仿真，无需硬件平台。获取链接: 通过网盘分享的文件：elinx 教育版安装包

链接: https://pan.baidu.com/s/1e1p77F-a-e1vQWsd5o3_rw?pwd=b4tn 提取码: b4tn

参赛 QQ 群：1107062816（FPGA 创新大赛-中科亿海微群）

视频教程：微信视频号“中科亿海微”

官网：www.ehiway.cn