

微机系统与接口——

第三章 8086微处理器及其系统

东南大学信息科学与工程学院



王东明

前言

1

8086 CPU的寄存器有哪些？它们的功能有哪些？如何使用这些寄存器？

2

8086的存储器是怎么使用的？CPU是如何访问、寻址存储器的？

3

8086的指令分几类？主要指令的用法？





1

微处理器

2

存储器及寻址

3

指令系统

8086微处理器

- ◆ CPU结构
- ◆ 总线周期
- ◆ 引脚功能
- ◆ 时序分析

为什么要学习8086微处理器

经典

从基本概念及指令结构上来讲，后续80x86产品仍然是8086 CPU的延续和提升；

兼容

很多其它流行的CPU包括最新的64位CPU，也与80x86兼容；

基础

学习8086微处理器可以触类旁通，很容易掌握其他不同类型的单片机。




8086/8088微处理器的特点

- 1** Intel x86系列中第一代产品，16位处理器。
- 2** 8086有16位数据线（8088有8位外部数据总线）和20位地址线。
- 3** 8086由单一+5V电源供电，时钟频率5 ~ 10MHz。



8086微处理器内部结构



BIU负责CPU与存储器或I/O设备之间的数据传送。**EU负责执行指令**，指令从BIU的指令队列中获得，执行结果或所需数据，都由EU向BIU发出请求，再由BIU从存储器或外设存取。




EU和BIU结构的优点

优点

并发工作：取指和执行指令是分开的，这样执行过程中可以取出下一条指令到指令队列中排队。减少CPU为取指令而等待的时间，提高了CPU的效率。


速度匹配：降低与CPU相配的存储器的存取速度的要求。

串行处理



(a)

并行(流水)处理



(b)

BIU的基本功能单元：指令队列

指令预取遵循以下原则

- 1 先进先出。
- 2 存满一条指令后就立即执行。
- 3 只要空出两个字节，BIU便自动执行取指操作。
- 4 EU执行完转移、调用和返回指令时，需要清空指令队列缓冲器，并要求BIU从新地址取指。



BIU中的寄存器

指令指针 寄存器

指令**指针** IP (**16位**) 存放下一条指令在代码段的偏移地址。
通常不能被直接访问，也不能直接赋值，指令中不会出现IP。
顺序执行：每次输出后IP自动加1，指向下一字节。

执行转移指令：将指令提供的转移地址送入IP，同时清除指令队列，下一条指令从新地址开始执行。

4个段寄存器：CS, DS, ES, SS, 存放**16位**段地址的寄存器。

且听下回分解



指针：用来指示一个内存地址的计算机语言的变量或CPU中的寄存器。一般出现在比较近机器语言的语言，如汇编或C语言。



EU中的寄存器

4个16位数据寄存器（可分为8个8位寄存器）和4个指针寄存器

AX	AH	AL	BH	BL	BX
CX	CH	CL	DH	DL	DX

且听下回分解

SP: 栈指针寄存器

BP: 基址指针寄存器

SI: 源变址寄存器

DI: 目的变址寄存器



数据寄存器

AX

AH AL

多用作累加器

BX

BH BL

多用作基址寄存器

CX

CH CL

多作为计数器

DX

DH DL

多用作辅助累加器



12 AX高8位和低8位分别与AH和AL在物理上相同的寄存器，其它三个类似。




EU中的标志寄存器

16位标志寄存器，按位使用，其中9位为8086标志位，其它7位未用，按功能分为：

状态标志：指令执行后算逻部件的状态，CF，PF，AF，ZF，SF，OF。

控制标志：指示CPU控制某种特定的功能，3位控制标志分别为DF，IF，TF。



进位标志

- CF: 当结果的最高位（字节操作时D7，字操作时D15）产生了进位或借位，则CF=1。

辅助标志

- AF: 字节操作时，由低半字节向高半字节有进位或借位，则AF=1。用于十进制算术运算指令。

溢出标志

- OF: 算术运算中，带符号数运算结果超出8、16位带符号数的表达范围。OF=1: 正+正=负; 正-负=负; 负+负=正; 负-正=正。

符号标志

- SF: 和运算结果的最高位相同。当数据用补码表示时，负数的最高位为1，符号标志指出了所执行运算结果的正负。

奇偶标志

- PF: 运算结果的低8位中所含的1的个数为偶数，则PF置1，1的个数为奇数时PF为0。

零标志

- ZF: 表示一个算术或逻辑运算的结果是否为零。若结果为零，则ZF=1；否则ZF=0。



状态标志，通过测试它们可以执行一些跳转指令，只有CF可以用指令直接进行修改。



关于进位标志和溢出标志

小明去食堂买馒头，馒头1毛钱一个，小明的卡上有5毛钱，打算买4个馒头，但是他不小心按到了“6”键上，结果机器里面滚出65535个滚烫的馒头，把小明埋在里面。



joke

仔细分析一下笑话：应该是滚出6个馒头，余额65535毛钱。 ^ _ ^



- 有符号数看溢出标志；无符号数看进位标志。
- 对于加减运算，CPU不区分有符号数和无符号数。有符号数和无符号数的区分是程序员的任务。

点评

标志寄存器：举例

0	1	1	0	0	0	1	1	0	1	0	0	1	1	0	1	634DH
+																
0	0	1	1	0	0	1	0	0	0	0	1	1	0	0	1	3219H
1	0	0	1	0	1	0	1	0	1	1	0	0	1	1	0	9566H

运算结果最高位为 1 $\therefore$ SF=1

运算结果本身 $\neq$ 0 $\therefore$ ZF=0

低8位中1的个数为偶数个 $\therefore$ PF=1

最高位没有进位 $\therefore$ CF=0

第三位向第四位有进位 $\therefore$ AF=1

正加正得负 $\therefore$ OF=1

技巧



方向标志

- DF：控制串操作指令执行过程中地址的增量或减量。DF标志由STD（置位方向）和CLD（清除方向）指令控制。

中断标志

- IF：中断标志。对可屏蔽中断的控制标志。1表示允许CPU外部可屏蔽中断。IF标志由STI（IF=1）和CLI（IF=0）指令来控制。

跟踪标志

- TF：或称单步标志。如果TF设定为1，指示CPU按照单步方式执行指令。



工欲善其事，必先利其器：DEBUG

-R 命令，查看、改变CPU寄存器的内容

-D 命令，查看内存的内容

-E 命令，改写内存的内容

-U 命令，将内存中机器指令翻译成汇编指令

-T 命令，执行一条机器指令

-A 命令，用汇编指令格式在内存中写入指令

Debug是DOS、Windows提供的8086**程序调试工具**，使用它可查看**CPU寄存器、内存的情况**，并能跟踪程序的运行。



DEBUG中标志寄存器状态

标志名	标志为1	标志为0
OF溢出 (是/否)	OV	NV
DF方向 (减量/加量)	DN	UP
IF中断(允许/关闭)	EI	DI
SF符号(负/正)	NG	PL
ZF零(是/否)	ZR	NZ
AF辅助进位(是/否)	AC	NA
PF奇偶标志(偶/奇)	PE	PO
CF进位标志(是/否)	CY	NC



实验1：数据寄存器的使用



- MOV 指令和ADD指令简单用法：传递方向，源操作数和目的操作数的变化；
- 4个16位数据寄存器的使用，8个8位寄存器的使用，以及它们和16位寄存器的关系；
- Debug查看寄存器结果。

MOV AX, 0AH AX =

MOV AL, 0CH AX =

MOV AH, 0BH AX =

MOV AX, 8226H AH =

MOV BX, 82AAH BX =

ADD AX, BX AX =

ADD BL, 0FFH BX =

ADD AH, AL AX =



8086微处理器

- ◆ CPU结构
- ◆ 引脚功能
- ◆ 总线周期
- ◆ 时序分析

学习芯片引脚功能的方法




功能

指引脚信号的定义、作用，注意按功能分类记忆，通常采用英文单词或其缩写表示。



方向

信号从芯片向外输出，还是从外部输入芯片，或者是双向的。




电平

起作用的逻辑电平高、低电平有效，或高阻的第三态，上升、下降边沿有效。

8086引脚功能

- 8086芯片共有40个引脚，双列直插式芯片。
- 部分引脚复用：地址、数据线分时复用；高4位地址和状态线分时复用。
- 最大、最小模式下，部分引脚意义有所不同。

什么是分时复用？为什么要分时复用？
减少对外引脚个数！



最小模式下的引脚信号分类



01

地址/数据总线



02

地址/状态总线



03

控制总线



04

电源及其它控制线

最小模式下的引脚信号

一、地址/数据分时复用引脚

- 在访问存储器或外设的总线操作周期中，这些引脚在总线周期的T1状态输出存储器或I/O端口的低16位地址A15 ~ A0；
- 其它时间与存储器和I/O设备交换数据信息。

二、地址/状态分时复用引脚

- 在访问存储器的总线周期的T1状态输出高4位地址A19 ~ A16，与AD15 ~ AD0组成20位地址；
- 在访问IO的总线周期的T1状态全部输出低电平无效；
- 其他时间输出状态信号S6 ~ S3。



控制总线

$\overline{\text{BHE}}$

- 高8位数据总线允许/状态复用引脚。在总线周期的T1状态，此引脚**输出**低电平信号，表示高8位数据线D15-D8上的数据有效。

$\overline{\text{RD}}$

- 读信号，三态输出，低电平有效。**输出**低电平信号表示当前CPU正在对存储器或I/O进行读操作。

$\overline{\text{WR}}$

- 写信号，三态输出。低电平有效，表示CPU对存储器或I/O写操作。在写操作总线周期中， $\overline{\text{WR}}$ 在T2 ~ T3状态中有效，为低电平。

$\text{M}/\overline{\text{IO}}$

- 存储器或IO端口访问信号，三态输出。 $\text{M}/\text{IO}=0$ ，表示CPU正在访问IO端口； $\text{M}/\text{IO}=1$ ，表示CPU正在访问存储器。



控制总线组合与四种基本总线周期

引脚 总线周期	$\overline{IO}/M$	$\overline{WR}$	$\overline{RD}$
读存储器	高	高	低
写存储器	高	低	高
读IO	低	高	低
写IO	低	低	高



控制总线

INTR

- INTR: 可屏蔽中断请求信号, 输入, 高电平有效。当INTR=1, 表示外设向CPU发出中断请求, CPU在当前指令周期的最后一个T状态去采样该信号, 若IF=1, CPU响应中断, 执行中断服务。

NMI

- 不可屏蔽中断请求信号, 输入, 上升沿触发。该请求信号不受IF状态的影响, 也不能用软件屏蔽, 一旦该信号有效, 则执行完当前指令后立即响应中断。

READY

- 准备就绪信号, 输入。高电平表示CPU访问的存储器或IO准备好传送数据。若CPU在总线周期T3状态检测到READY=0, 表示未准备好, CPU自动插入一个或多个等待状态Tw, 直到READY=1。

TEST

- 测试信号, 输入, 低电平有效。



控制总线

$\overline{\text{INTA}}$

- 中断响应信号，输出，低电平有效。表示CPU响应了外设发来的中断申请信号INTR。

ALE

- ALE (Address Latch Enable)：地址锁存允许信号（标号25），输出，高电平有效。用来锁存地址信号A15-A0，分时使用AD15-AD0地址/数据总线。

HOLD

- HOLD：总线请求信号，输入，高电平有效。



其它总线

CLK

- 主时钟信号，输入。8086/8088的时钟频率为5MHz。

RESET

- 复位信号，输入，高电平有效。CS=FFFFH，其它为0。

$\overline{\text{MN/MX}}$

- 模式选择。高电平最小模式，低电平为最大模式。

GND

- 接地。

Vcc

- 电源输入。



8086微处理器

- ◆ CPU结构
- ◆ 引脚功能
- ◆ 总线周期
- ◆ 时序分析

总线周期



时钟周期

- **时钟周期**是CPU的时间基准，是其处理定时的最小单位，由主频决定。执行指令的一系列操作是在时钟脉冲的统一控制下进行的。

总线周期

- CPU通过总线对微处理器外部进行一次访问所需时间称为一个**总线周期**。总线周期至少由4个时钟周期组成，T1，T2，T3，T4。

指令周期

- 每条指令包括取指令、译码和执行等操作，执行一条指令所需时间称为**指令周期**。一个指令周期由一个或若干个总线周期组成。

指令周期通常用若干总线周期表示，而总线周期时间又包含若干个时钟周期。



总线周期中等待周期和空闲周期



等待周期

- 慢速设备在三个T周期内无法完成数据读写时，它向CPU的READY引脚发出低电平信号，CPU检测到READY为低时，**在T3和T4之间插入 T_w** ，即等待周期。

空闲周期

- 如果在一个总线周期结束后不立即执行下一个总线周期，系统总线处于空闲状态，这时，执行空闲周期 T_i 。



8086微处理器

- ◆ CPU结构
- ◆ 总线周期
- ◆ 引脚功能
- ◆ 时序分析

时序的概念

时序

信号高低电平（有效或无效）变化及相互间的时间顺序关系。

总线时序


描述CPU引脚如何实现总线操作。

CPU时序

决定系统各部件间的同步和定时。



时序分析（存储器写）



8086 CPU 工作模式

8086 CPU的工作模式

一、最小模式


- 单处理器系统，构成小规模的应用系统；
- 8086/88本身提供所有的系统总线信号。

二、最大模式

- 多处理器系统，构成较大规模的应用系统，例如可接数值协处理器8087；
- 8086/88和总线控制器8288共同形成系统总线信号。



最小模式总线（以8088为例）




系统控制信号：
由8088cpu引
脚直接提供。

20位地址总线：
3个三态透明
锁存器8282进
行锁存和驱动。

8位数据总线：
数据收发器
8286驱动。





本讲小结

1

8086微处理器：CPU结构、总线周期、引脚功能、时序分析。

2

8086 CPU的工作模式。



检测点



- 1 8086 CPU内部按功能分为哪两大部分？ 8086 CPU的地址位有位，数据位是_____位， 8088的数据为是_____位。
- 2 执行指令：MOV AX, 0FFH, AH=_____, AL=_____。
- 3 8086的总线周期是指什么？ 它包括几个基本的时钟周期？ 为了适应慢速外设需要在_____周期和_____周期之间插入_____周期。
- 4 8086 CPU的MN/MX管脚的功能是什么？ ALE管脚的功能是什么？ DT/R的作用是什么？ M/IO的作用是什么？
- 5 AX = 0FFFFH. 执行指令， ADD AX, 01 各状态标志位是什么？



检测点答案

1 8086 CPU内部按功能分为哪两大部分？ 8086 CPU的地址位有 20 位，数据位是 16 位，8088的数据总线是 8 位。

2 执行指令：MOV AX, 0FFH, AH= 00 , AL= FF 。

3 8086的总线周期是指什么？它包括几个基本的时钟周期？为了适应慢速外设需要在 T3 周期和 T4 周期之间插入 T_w 等待 周期。

4 8086 CPU的MN/MX用于区分工作模式，即最小/最大模式，ALE是地址锁存使能信号，发送给地址锁存器，DT/R是数据传递方向控制管脚。

5 ZF = 1, SF = 0, CF = 1, OF = 0.



作业

作业 • HOMEWORK



习题： 3.2, 3.3,
3.16, 3.20

谢谢听讲

授课
教师

王东明

移动通信国家重点实验室



Tel: 13915982595



wangdm@seu.edu.cn



无线谷1-205

