

Катедра за рачунарску технику и информатику Рачунарски ВЛСИ системи (13Е114ВЛСИ) Школска 2023/2024. година

ПРОЈЕКАТ

САДРЖАЈ

Садржај	
Домаћи задатак	
(а) Симулација	
(b) Синтеза	
(с) Верификација	
Модификације	11
(d) Синтеза	
(е) Верификација	11
(f) Ресурси процесора	

(а) [5 поена] Симулација

Написати комбинациони модул **alu** у оквиру засебне датотеке **alu.v** који има следеће портове:

- тробитни улазни сигнал ос
- четворобитни улазни податак а
- четворобитни улазни податак b
- четворобитни излазни податак f

Модул представља аритметичко логичку јединицу (*Arithmetic Logic Unit*). Сигналом **ос** (*Operation Code*) се задаје операција која се извршава над првим и другим операндом који се задају подацима \mathbf{a} и \mathbf{b} , респективно. Податак \mathbf{f} представља резултат задате операције. Модул занемарује сваки пренос и позајмицу који се догоде приликом извршавања операције. Операције које модул подржава задате су у *Табели 1*.

Код операције	Операција	Оператори	Тип операције	Опис операције		
000	ADD			Сабирање		
001	SUB	A, B	Аритметичка	Одузимање		
010	MUL			Множење		
011	DIV			Дељење		
100	NOT	A		Комплементирање		
101	XOR		П.,,,,,,,,	Искључиво сабирање		
110	OR	A, B	Логичка	Сабирање		
111	AND			Множење		

Табела 1: Операције аритметичко логичке јединице

Написати секвенцијални модул **register** у оквиру засебне датотеке **register.v** који има следеће портове:

- сигнал такта clk
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни сигнал **cl**
- једнобитни улазни сигнал **ld**
- четворобитни улазни податак **in**
- једнобитни улазни сигнал **inc**
- једнобитни улазни сигнал **dec**
- једнобитни улазни сигнал **sr**
- једнобитни улазни податак **ir**
- једнобитни улазни сигнал **sl**
- једнобитни улазни податак **il**
- четворобитни излазни податак **out**

Модул представља регистар (*Register*). Сигналима **cl**, **ld**, **inc**, **dec**, **sr** и **sl** се задаје одговарајућа операција, при чему су операције наведене у према приоритету у опадајућем поретку. Подаци **in**, **ir** и **il** садрже додатне информације које су неопходне приликом извршавања операција **ld**, **sr** и **sl**, респективно. Податак **out** представља садржај регистра. Операције које модул подржава задате су у *Табели 2*.


Операција	Подаци операције	Опис операције
CLEAR	-	Брисање
LOAD	INPUT	Учитавање
INCREMENT	-	Инкрементирање
DECREMENT	-	Декрементирање
SHIFT RIGHT	INFORMATION RIGHT	Померање удесно
SHIFT LEFT	INFORMATION LEFT	Померање улево

Табела 2: Операције регистра

Написати модул **top** (*Top Level Entity*) у оквиру засебне датотеке **top.v** који симулира понашање комбинационог модула **alu** и секвенцијалног модула **register**. Изглед модула дат је на *Слици 1*.

Симулација најпре побуђује комбинациони модул **alu** са свим могућим улазним вредностима, прати вредности свих улазних и излазних портова и у тренутку њихове промене врши испис симулационог тренутка и вредности свих улазних и излазних портова. Након побуђивања са свим могућим улазним вредностима за аритметичке операције, а затим и након побуђивања са свим могућим улазним вредностима за логичке операције, симулација се привремено зауставља. Симулација се наставља позивањем наредбе **run -all**.

Симулација затим побуђује секвенцијални модул **register** са хиљаду псеудослучајних улазних вредности, прати вредност искључиво излазних портова и у тренутку њихове промене врши испис симулационог тренутка и вредности свих улазних и излазних портова осим сигнала такта и асинхроног ресета. Након побуђивања са хиљаду псеудослучајних улазних вредности, симулација се завршава.



Слика 1: Модул за симулацију

(b) [5 поена] Синтеза

Написати модул **bcd** у оквиру засебне датотеке **bcd.v** који има следеће портове:

- шестобитни улазни податак in
- четворобитни излазни податак **ones**
- четворобитни излазни податак **tens**

Модул врши конверзију двоцифреног бинарног броја **in** у бинарно кодирани децимални број који чине цифра јединица **ones** и цифра десетица **tens** (*Binary Coded Decimal*).

Написати модул **ssd** у оквиру засебне датотеке **ssd.v** који има следеће портове:

- четворобитни улазни податак in
- седмобитни излазни податак **out**

Модул омогућава да се податак **in** прикаже на седмосегментном дисплеју (Seven Segment Display).

Написати модул **alu** у оквиру засебне датотеке **alu.v** који има следеће параметре и портове:

- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- тробитни улазни сигнал ос
- улазни податак ширине **DATA_WIDTH** бита **a**
- улазни податак ширине **DATA WIDTH** бита **b**
- излазни податак ширине **DATA_WIDTH** бита **f**

Модул представља аритметичко логичку јединицу (Arithmetic Logic Unit) и детаљно је описан у ставци (a).

Написати модул **register** у оквиру засебне датотеке **register.v** који има следеће параметре и портове:

- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни сигнал **cl**
- једнобитни улазни сигнал **ld**
- улазни податак ширине **DATA_WIDTH** бита **in**
- једнобитни улазни сигнал inc
- једнобитни улазни сигнал **dec**
- једнобитни улазни сигнал **sr**
- једнобитни улазни податак іг
- једнобитни улазни сигнал sl
- једнобитни улазни податак **il**
- излазни податак ширине **DATA_WIDTH** бита **out**

Модул представља регистар (*Register*) и детаљно је описан у ставци (a).

Написати модул **clk_div** у оквиру засебне датотеке **clk_div.v** који има следеће параметре и портове:

- параметар **DIVISOR** чија је подразумевана вредност **50 000 000**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни излазни сигнал **out**

Модул успорава сигнал такта (*Clock Divider*) онолико пута колико је задато параметром **DIVISOR**.

Дат је модул **memory** у оквиру засебне датотеке **memory.v** који има следеће параметре и портове:

- параметар FILE NAME чија је подразумевана вредност "mem init.mif"
- параметар **ADDR_WIDTH** чија је подразумевана вредност **6**
- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- једнобитни улазни сигнал **we**
- улазни податак ширине ADDR_WIDTH бита addr
- улазни податак ширине DATA_WIDTH бита data
- излазни податак ширине **DATA_WIDTH** бита **out**

Модул представља меморију (*Memory*). У зависности од вредности сигнала **we** (*Write Enable*) са адресе задате податком **addr** из се меморије чита податак **out** (вредност 0) или се у меморију пише податак **data** (вредност 1).

Меморија се састоји од 64 меморијске речи. Ширина меморијске речи је 16 бита. Меморија је подељена у две логичке целине: фиксну зону података и слободну зону података. Фиксну зону података чини првих 8 меморијских локација и она обавља улогу регистара опште намене (General Purpose Register). У слободној зони података налази се програм (машинске инструкције), подаци и стек. Програм почиње од прве меморијске локације у слободној зони. Стек почиње од последње меморијске локације и расте према нижим меморијским локацијама.

Написати модул **сри** у оквиру засебне датотеке **сри.v** реализован као машину стања који има следеће параметре и портове:

- параметар **ADDR_WIDTH** чија је подразумевана вредност **6**
- параметар DATA_WIDTH чија је подразумевана вредност 16
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- улазни податак ширине DATA_WIDTH бита mem_in
- улазни податак ширине **DATA_WIDTH** бита **in**
- једнобитни излазни сигнал **mem_we**
- излазни податак ширине ADDR_WIDTH бита mem_addr
- излазни податак ширине DATA_WIDTH бита mem_data
- излазни податак ширине DATA WIDTH бита out
- излазни податак ширине **ADDR WIDTH** бита **pc**
- излазни податак ширине **ADDR** _**WIDTH** бита **sp**

Модул представља процесор (Central Processing Unit) са picoComputer архитектуром.

Подаци су целобројне величине без знака дужине 16 бита.

У процесору постоји регистар програмског бројача РС (*Program Counter*) дужине 6 бита, указивач на врх стека SP (*Stack Pointer*) дужине 6 бита, прихватни регистар инструкције IR (*Instruction Register*) дужине 32 бита и регистар акумулатора А (*Accumulator*) дужине 16 бита. Почетна вредност програмског бројача РС је 8. Указивач на врх стека SP указује на прву слободну меморијску

локацију. Подаци **pc** и **sp** представљају вредност регистара PC и SP, респективно. Регистре реализовати коришћењем модула **register** описаног у ставци (**f**).

Процесор комуницира са меморијом преко портова mem_in, mem_we, mem_addr и mem_data.

Процесор је са троадресним форматом инструкција. Инструкције су дужине 1 или 2 бајта. Највиша 4 бита првог бајта инструкције представљају код операције. Преосталих 12 бита инструкције се користе за операнде, за сваки операнд по 4 бита. Највиши од 4 бита садржи информацију да ли је адресирање директно (вредност 0) или индиректно (вредност 1), док преостала 3 бита представљају адресу операнда. Изглед првог бајта инструкције приказан је у *Табели 3*.

Табела 3: Први бајт инструкције

15	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Ко	д опе	ераци	je	Д/И	A	Адреса	a	Д/И	1	Адреса	a	Д/И	1	Адреса	ı

Други бајт инструкције је опциони и користи се за смештање константе или адресе. Изглед другог бајта инструкције приказан је у *Табели 4*.

Табела 4: Други бајт инструкције



Инструкција преноса података MOV (*Move*) умножава податак из једне меморијске локације у другу. Код операције је 0000₂. Ако трећи операнд има вредност 0000₂, тада се податак са адресе другог операнда умножава на адресу првог операнда. Ако трећи операнд има вредност 1000₂, тада се константа задата другим бајтом инструкције умножава на адресу првог операнда, док се други операнд не користи.

Улазно-излазна инструкција IN (*Input*) учитава податак са стандардног улаза. Податак са стандардног улаза **in** се учитава на адресу првог операнда. Други и трећи операнд се не користе.

Улазно-излазна инструкција OUT (Output) исписује податак на стандардни излаз. Податак **out** се исписује на стандрадни излаз са адресе првог операнда. Други и трећи операнд се не користе.

Аритметичке инструкције ADD (*Addition*), SUB (*Substraction*), MUL (*Multiplication*) и DIV (*Division*) извршавају редом операције сабирања, одузимања, множења и дељења. Кодови операција су редом 0001_2 , 0010_2 , 0011_2 и 0100_2 . Операција се извршава између података са адреса другог и трећег операнда, а резултат се смешта на адресу првог операнда. Аритметичке инструкције реализовати коришћењем модула **alu** описаног у ставци (**f**). Аритметичка инструкција DIV не ради.

Контролна инструкција STOP (Stop) зауставља извршавање програма и може опционо да испише до 3 податка на стандардни излаз. Код операције је 1111_2 . Уколико било који операнд има вредност различиту од 0000_2 , тада се податак са адресе операнда исписује на стандардни излаз.

Написати модул **top** у оквиру засебне датотеке **top.v** реализован као машину стања који има следеће параметре и портове:


- параметар **DIVISOR** чија је подразумевана вредност **50 000 000**
- текстуални параметар FILE_NAME чија је подразумевана вредност mem_init.mif
- параметар **ADDR_WIDTH** чија је подразумевана вредност **6**
- параметар **DATA_WIDTH** чија је подразумевана вредност **16**
- сигнал такта **clk**
- асинхрони ресет активан за вредност нула **rst_n**
- тробитни улазни податак **btn**
- деветобитни улазни податак **sw**
- десетобитни излазни податак led
- двадесетосмобитни излазни податак hex

Модул представља главну шему (*Top Level Entity*). Меморија и процесор раде на успорен сигнал такта који је 1Hz и који се формира преко сигнала такта **clk** који је 50MHz. Уређај се асинхроно ресетује преко прекидача **sw[9]**. Стандардни улаз представљају прекидачи **sw[3:0]** са којих се учитава податак. Стандардни излаз представљају диоде **led[4:0]**. Вредности регистара PC и SP се приказују преко седмосегментих дисплеја **hex[27:0]**. Изглед модула дат је на *Слици 2*.

Дат је модул **DE0_TOP** у оквиру засебне датотеке **DE0_TOP.v** који има портове који омогућавају комуникацију са **DE0** плочицом која поседује **Cyclone III FPGA** чип. Модул инстанцира главну шему **top** (*Top Level Entity*).

Дат је модул **DE0_CV_TOP** у оквиру засебне датотеке **DE0_CV_TOP.v** који има портове који омогућавају комуникацију са **DE0** плочицом која поседује **Cyclone V FPGA** чип. Модул инстанцира главну шему **top** (*Top Level Entity*).

Дата је датотека за иницијализацију меморије **mem_init.mif** (*Memory Initialization File*) на основу које се попуњавају меморијске локације тако да се смести програм написан на машинском језику за *picoComputer*.



Слика 2: Модул за синтезу

(c) [5 поена] Верификација
Написати модул top (<i>Top Level Entity</i>) у оквиру засебне датотеке top.sv који верификује понашање секвенцијалног модула register описаног у ставци (a) коришћењем UVM (<i>Universal Verification Methodology</i>) стандарда.
Утврдити успешност и квалитет верификације формирањем извештаја о покривености кода (Code Coverage).
(d) [5 поена] Модификација: Синтеза
(е) [5 поена] Модификација: Верификација
(f) [5 поена] Модификација: Ресурси процесора