

1. 下列各类存储器中，不采用随机存取方式的是（ ）。

A. *EPRPM*

B. *CDROM*

C. *DRAM*

D. *SRAM*

答案：B 

解析：*CDROM*即光盘采用顺序存取方式。


2. 以下对于存储器刷新操作的描述中，正确的是（ ）。

A. 动态和静态 *RAM* 都需要刷新

B. 刷新是按行进行的

C. 刷新是按一个芯片接着一个芯片的顺序进行的

D. 所有的刷新方式都存在“死区”

答案：B 

解析：A：SRAM不需要刷新（触发器）：C：刷新是DRAM所有芯片同时刷新：D：只有集中刷新方法存在死区。  
D. PreparedStatement 是 Statement 的父接口

3. 动态存储器 DRAM 的刷新原则是（ ）。

- A. 各 DRAM 芯片轮流刷新
- B. 各 DRAM 芯片同时刷新，片内逐位刷新
- C. 各 DRAM 芯片同时刷新，片内逐字刷新
- D. 各 DRAM 芯片同时刷新，片内逐行刷新

答案：D 

解析：原则：①所有 DRAM 芯片同时刷新；②逐行刷新。

4. 某存储器容量为  $64KB$ ，按字节编址，地址  $400H \sim 5FFFH$  为  $ROM$  区，其余为  $RAM$ 。若采用  $8K \times 4$  位的  $SRAM$  芯片进行设计，则需要该芯片的数量是（ ）

A. 7

B. 8

C. 14

D. 16

答案：C 

解析：  $5FFF - 4000H = 2000H$ ，即  $ROM$  区容量为

$$2^{13} B = 8KB (2000H = 2 \times 16^3 = 2^{13})$$

$RAM$  区容量为

$56KB (64KB - 8KB = 56KB)$ ，则需要

$8K \times 4$  位的  $SRAM$  芯片 14 片

$$\left( \frac{56KB}{8K \times 4 \text{ 位}} = 14 \right)$$



5. 某容量为  $256MB$  的存储器由若干  $4M \times 8$  位的  $DRAM$  芯片构成，该  $DRAM$  芯片的地址引脚和数据引脚总数是（ ）

A. 19

B. 22

C. 30

D. 36

答案：A 

解析： $4M \times 8$  位的芯片数据线为 8 根，地址线为 22 根（因为  $2^{22} = 4M$ ），又因为  $DRAM$  采用地址复用技术，所以地址线为 11 根（ $\frac{22}{2}$ ），即地址引脚与数据引脚共 19 根（ $11 + 8$ ）。



6. 某计算机主存容量为  $64KB$ ，其中  $ROM$  区为  $4KB$ ，其余为  $RAM$  区，按字节编址。现要用  $2K \times 8$  位的  $ROM$  芯片和  $4K \times 4$  位的  $RAM$  芯片来设计该

存储器,则需要上述规格的 *ROM* 芯片数和 *RAM* 芯片数分别是 ( )

A. 1、15

B. 2、15

C. 1、30

D. 2、30

答案: **D** 

解析: *ROM* 个数: 因为 *ROM* 区为 4KB,

$$\frac{4K \times 8}{2K \times 8} = 2 \text{ 片, 需 2 片 } ROM \text{ 芯片 (字扩展方法);}$$

*RAM* 个数: 因为 *RAM* 区为 60KB,

$$\frac{60K \times 8}{4K \times 4} = 30 \text{ 片, 需 30 片 } RAM \text{ 芯片 (字一位扩展方式)}。$$



7. 已知某 16 位机的主存采用半导体存贮器, 地址码为 18 位, 若使用  $8K \times 8$  位 *SRAM* 芯片组成该机

所允许的最大主存空间，并选用模板块结构形式。  
问：

(1) 若每个模板块为  $32K \times 16$  位，共需要几个模板块？

(2) 每个模板块内共有多少片  $RAM$  芯片？

(3) 主存共需多少  $RAM$  芯片？ $CPU$  如何选择模板块？

答案：(1) 地址码为 8 位，字长 16 位，则主空间为

$$256K \times 16b, \quad \frac{256K \times 16b}{32K \times 16b} = 8 \text{ 个。}$$



$$(2) \quad \frac{32K \times 16b}{8K \times 16b} = 8 \text{ 片；}$$



(3) 共需  $8 \times 8 = 64$  片，模块地址线为

$A_0 \sim A_{14}$ ， $CPU$  地址线为  $A_0 \sim A_{17}$ ，其中

$A_0 \sim A_{14}$  与模块地址线互连，

$A_{17}$ ,  $A_{16}$ ,  $A_{15}$  作为片选线选择模块。



8. 有一个  $1024K \times 32$  位的存储器，由  $128K \times 8$  位的 *DRAM* 芯片构成。问：

(1) 总共需要多少 *DRAM* 芯片？

(2) 设计此存储体组成框图。

解析：(1) 需要 *DRAM* 芯片数：

$$\frac{1024K \times 32 \text{ 位}}{128K \times 8 \text{ 位}} = 8 \times 4 = 32 \text{ 片}$$



(2) 如图所示；

