- 1. 下列选项中, 在 I/O 总线的数据线上传输的信
- 息包括( ),
- I. I/O接口中的命令字
- II. I/O接口中的状态字
- III. 中断类型号
- A. 仅I、II

B. 仅I、III

C. 仅II、III

D.I.I.I.

答案: D 🦁



解析: I/O接口与CPU之间的I/O总线有数据线、 控制线和地址线。I/O接口中的命令字、状 态字及中断类型号均是由 I/O 接口发往 CPU的,故只能通过I/O总线的数据线传输。

- 2. 下面有关 *I/O* 接口的叙述中,错误的是( )。
- A. 状态端口和控制端口可以合用同一个寄存器

- B. I/O接口中CPU可访问的寄存器称为I/O端口
- C. 采用独立编址方式时, I/O端口地址和主存地址可能相同
- D. 采用统一编址方式时, CPU不能用访存指令访问 I/O 端口

答案: D



解析:采用统一编址时, CPU 访存和访问 I/O 端口用的是相同的指令, 所以访存指令可以访问 I/O 端口。

- 3. 单级中断系统中,中断服务程序内的中断处理
- 顺序是()。
- I. 保护现场 II. 开中断 III. 关中断
- IV. 保存断点 V. 中断事件处理 VI. 恢复现场
- VII. 中断返回

 $A. I \rightarrow V \rightarrow I \rightarrow II \rightarrow VII$ 

B.  $III \rightarrow I \rightarrow V \rightarrow VII$ 

 $C. III \rightarrow IV \rightarrow V \rightarrow VI \rightarrow VII$   $D. IV \rightarrow I \rightarrow V \rightarrow VI \rightarrow VII$ 

答案: A



解析: III. 关中断是中断响应的内容。

## 4. DMA 方式的特点是( )。

- A. 与CPU的工作串行,控制实现主存与高速外设 之间的单个数据交换
- B.与CPU的工作并行,控制实现主存与高速外设 之间的成批数据交换
- C. DMA 控制器通过执行程序,控制主存与高速外 设之间的单个数据交换
- D. DMA 控制器通过执行程序, 控制主存与高速外 设之间的成批数据交换

答案: B



解析:中断靠程序, DMA 靠硬件。

- 5. 在中断发生时,由硬件保护并更新程序计数器
- PC,而不由软件完成,主要是为()。
- A. 能进入中断处理程序并能正确返回原程序
- B. 节省内存
- C. 使中断处理程序易于编制,不易出错
- D. 提高处理机速度

答案: A



解析:由硬件保护并更新程序计数器 PC,主要是为了进入中断处理程序并能正确返回原程序,且使用硬件比软件更可靠。

- 6. 下面有关 I/O 方式的叙述中,错误的是()。
- A. 程序查询方式和中断方式,数据传输都通过执

行指令来完成

- B. DMA 方式下, 外设接口中的数据和主存单元中的内容直接交换
- C. 中断 I/O 方式下, 外设接口中的数据和通用寄存器的内容直接交换
- D. 中断方式下的额外开销(额外指令执行时间) 比程序查询方式下的更小

答案: D

解析: A: 程序查询、程序中断方式数据传输均靠 软件: DMA 方式主要靠硬件。

> D:程序中断方式由于软件额外开销较大, 因此传输速度最慢;程序查询方式软件 额外开销时间基本没有。

> 注:程序中断方式虽然*CPU*运行效率比程序 查询高,但传输速度比程序查询慢。

## 7. 假定一台计算机的显示存储器用 DRAM 芯片

实现,若要求显示分辨率为1600×1200,颜色 深度为24位,帧频为85Hz,显存总带宽的50%用 来刷新屏幕,则需要的显存总带宽至少约为(

A. 245 Mbit/s

B.979Mbit/s

C.1958Mbit/s D.7834Mbit/s

**答案:** D



解析: 刷新所需带宽 = 分辨率×色深×帧频

 $=1600 \times 1200 \times 246 \times 85$  Hz

= 3916.8 Mbps

显存总带宽的50%用来刷屏,

于是需要的显存总带宽为:

$$\frac{3916.8}{50\%} = 7833.6 Mbps \approx 7834 Mbps$$

- 8. 某计算机的CPU主频为500MHz, CPI为5(即执行每条指令平均需要5个时钟周期)。假定某外设的数据传输率为0.5MB/s,采用中断方式与主机进行数据传送,以32位为传输单位,对应的中断服务程序包含18条指令,中断服务的其他开销相当于2条指令的执行时间。请回答下列问题,要求给出计算过程。
- (1) 在中断方式下, *CPU*用于该外设 *I/O* 的时间 占整个 *CPU* 时间的百分比是多少?
- (2) 在该外设的数据传输率达到5MB/s时,改用 DMA方式传送数据。假定每次DMA传送块大小为 5000B,且DMA预处理和后处理的总开销为500 个时钟周期,则CPU用于该外设I/O的时间占整个 CPU时间的百分比是多少(假设DMA和CPU之间

没有访存冲突)?

解析: (1) 由题知:

外设每秒传送0.5MB,中断时每秒传送4B。中断时,CPU每次用于数据传送的时钟周期为:  $5\times18+5\times2=100$ 

为了达到外设0.5MB/s的数据传输率,

外设每秒申请的中断次数为:

$$\frac{0.5MB}{4B} = 125000 \,$$
次,

所以1s内用于中断的开销为:

100×125000=12.5M个时钟周期

因此,CPU用于该外设I/O的时间占整个CPU时间的百分比为:

$$\frac{12.5M}{500M} \times 100\% = 2.5\%$$



(2) 由题知: 1s 内需要 DMA 的次数为:

$$\frac{5MB}{5000B} = 1000 ,$$

所以CPU用于DMA处理的总开销为:

 $1000 \times 500 = 0.5M$ 个时钟周期,

因此 CPU 用于外设 I/O 的时间占整个 CPU 时间的百分比为:

$$\frac{0.5M}{500M} \times 100\% = 0.1\%$$

