

第2章 数字逻辑基础

第一讲 布尔代数

第二讲 逻辑门和数字抽象

第三讲 逻辑关系描述

第四讲 逻辑函数化简

第一讲 布尔代数

- 1. 布尔代数的定义及其公理系统
- 2. 定理
- 3. 对偶定律
- 4. 反演定律*

布尔代数的定义

乔治•布尔George Boole (1815–1864) ,英国数学家,1854年发明了一种二值代数系统,称为开关代数或布尔代数

- An Investigation of the Laws of Thought, on which are Founded the Mathematical Theories of Logic and Probabilities
- "基于人类逻辑思考的本性",将人类思想转换成符号,并指出这些符号只需要两个值:真、假

布尔代数在代数学(代数结构)、逻辑演算、集合论、拓扑空间理论、测度论、 概率论、泛函分析等数学分支中均有应用。

布尔代数的定义

- 逻辑量:逻辑变量和逻辑常量{0,1}。
- 逻辑变量: 在数字系统中表示某个状态。
 - 通常用字母或字符串来表示;
 - 只有两种取值: "真"或"假";
 - "真"记作"1",数字电路中表示为高电平;
 - "假"记作"0",数字电路中表示为低电平;
 - 0和1不表示数值的大小,只表示完全相反的两种状态。
- 逻辑表达式: 用逻辑运算符将逻辑量连接起来的代数式。其运算结果是一个逻辑值。
- 逻辑函数: 表明输入和输出变量之间的逻辑关系。

布尔代数的定义

- 逻辑运算: 在布尔代数中, 有与、或、非三种基本逻辑运算。
 - 与运算: 合取、逻辑乘,符号 "•"、 "∧",Verilog: "&"
 - 或运算: 析取、逻辑加,符号 "+"、 ">",Verilog: "|"
 - 非运算: 否定、取反,符号 " ¯ " 、 " ¯ / ~ / ¬ " , Verilog: " ~ "

运算优先顺序:

- (1) 圆括号
- (2) <mark>非</mark>运算: 一元运算
- (3) 与运算: 二元运算
- (4) 或运算: 二元运算

逻辑乘的符号在单符号变量中可省略"•",不建议省略。

公理系统

- 用符号X、Y、Z表示逻辑变量。
- 公理1:
 - (A1) 如果x≠1, 则x=0; (A1D) 如果x≠0, 则x=1 (非真即假)
- 公理2:
 - (A2) 如果x=0, 则 x̄ =1; (A2D) 如果x=1, 则 x̄ =0 (真假相对)
- 常量运算公理

•
$$0 \cdot 0 = 0$$
 (A3) $1 + 1 = 1$ (A3D)

•
$$1 \cdot 1 = 1$$
 (A4) $0 + 0 = 0$ (A4D)

•
$$0 \cdot 1 = 1 \cdot 0 = 0$$
 (A5) $1 + 0 = 0 + 1 = 1$ (A5D)

第二讲 布尔代数

- 1. 布尔代数的定义及其公理系统
- 2. 定理
 - 3. 对偶定律
- 4. 反演定律

• 单变量定理

$$(T1D) X \cdot 1 = X$$

$$(T2D) X \cdot 0 = 0$$

(T3D)
$$X \cdot X = X$$

$$(T5D) X \cdot \overline{X} = 0$$

• 可用完备归纳法证明

• 二变量和三变量定理

$$(T6D) X \cdot Y = Y \cdot X$$

(T7D)
$$(X \cdot Y) \cdot Z = X \cdot (Y \cdot Z)$$

$$(T8D) (X+Y) \cdot (X+Z) = X+Y \cdot$$

$$(T9D) X \cdot (X+Y) = X$$

• 一致律 (T11) X•Y+
$$\overline{X}$$
 • Z+Y • Z =X • Y+ \overline{X} • Z (T11D) (X+Y) •(\overline{X} +Z) •(Y+Z)=(X+Y) •(\overline{X} +Z)

与算术运算 规则不同!

• 证明定理T9 (方法有多种)

$$X+X \bullet Y = X \bullet 1+X \bullet Y$$

= $X \bullet (1+Y)$
= $X \bullet 1$
= X

• 证明T9D

$$X \cdot (X + Y) = X \cdot X + X \cdot Y$$

= $X + X \cdot Y$
= X

请证明以下公式:

(a)
$$X + \overline{X} \cdot Y = X + Y$$
 (b) $X \cdot (\overline{X} + Y) = X \cdot Y$

n变量定理

- 口 德•摩根定理De Morgan' s Theorem (T13) $X_1 \cdot X_2 \cdot \cdots \cdot X_n = X_1 + X_2 + \cdots + X_n$ (T13D) $X_1 + X_2 + \cdots + X_n = X_1 \cdot X_2 \cdot \cdots \cdot X_n$
- 口 广义德•摩根定理 $(T14) \quad \overline{F(X_1, X_2, \cdots, X_n, +, \cdot)} = F(\overline{X_1}, \overline{X_2}, \cdots, \overline{X_n}, \cdot, +)$
- **口** 香农定理 (T15) $F(X1,X2,\dots,Xn)=X1 \bullet F(1,X2,\dots,Xn)+\overline{X_1} \bullet F(0,X2,\dots,Xn)$ (T15D) $F(X1,X2,\dots,Xn)=[X1+F(0,X2,\dots,Xn)] \bullet [\overline{X_1}+F(1,X2,\dots,Xn)]$

用于多变量函数的实现

第一讲 布尔代数

- 1. 布尔代数的定义及其公理系统
- 2. 定理
- 3. 对偶定律
- 4. 反演定律*

对偶定律

- 对于任何一个逻辑表达式Y, 若将其中的"·"与"+"互换, "0"和"1"互换,则得到Y的对偶式YP, 称Y与YP互为对偶式。
- 对偶定律: 若两个逻辑表达式相等,则它们的对偶式也相等。
 - 在保持运算优先次序不变的前提下

第一讲 布尔代数

- 1. 布尔代数的定义及其公理系统
- 2. 定理
- 3. 对偶定律
- 4. 反演定律*

反演定律*

反演定律:对于任意一个逻辑表达式Y,若将其中所有的"·"与"+"互换,"0"和"1"互换,原变量与反变量互换,则得到的结果就是原函数的反函数 \overline{Y} 。


- 需遵守"先括号,然后与,最后或"的运算优先次序
- 不属于单个变量上的取反运算保留不变
- DeMorgan定理是反演定理的一个特例

注意: 与数学概念中的"反函数"有区别,也有人称之为补函数。

第二讲 逻辑门与数字抽象


- 1. 逻辑门
 - •逻辑关系、真值表、逻辑门符号
- 2. 数字抽象
 - 模拟信号与数字信号
 - 直流噪声容限
- 3. CMOS晶体管
 - PMOS和NMOS
 - ·常用CMOS门电路
- 4. CMOS电路电气特性

- 逻辑门电路(logic gate)是最基础的数字电路,是输入和输出信号间逻辑关系的物理实现电路,能够对输入信号实现基础的共性逻辑操作。
 - 一个或多个输入信号
 - 一个输出信号
 - 具有允许或禁止信号传输的功能, 也称为门电路。
- 输入信号和输出信号之间逻辑关系使用真值表或者逻辑表达式来描述。
 - 真值表是一个二维表
 - 表头左侧是输入信号,右侧是输出信号;
 - 按顺序列出所有可能的输入组合和其对应的输出信号值。
 - 逻辑表达式就是用逻辑运算符来连接逻辑变量。
 - 与、或、非运算有自己的运算符




- 逻辑门都有自己特有的图形符号
 - 左边: 输入信号; 右边: 输出信号
 - 使用标识符来命名输入和输出信号,如X、Y、Z、INPUT 等。
 - 输入信号、输出信号称为逻辑变量。
 - 输入信号的取值是0或1,逻辑运算的结果也是0或1。
- 最基本的逻辑运算是与、或、非三种运算
 - 这三种运算可以表示任意组合逻辑关系。
 - 逻辑门分别称为与门、或门和非门,统称为基本逻辑门。


- 基本逻辑门
 - 与门AND: 当且仅当所有输入信号为1时,输出信号才为1,运算符用乘点号""表示,称为与运算或者逻辑乘运算。
 - •或门OR: 只要有一个输入信号为1时,输出信号就为1。运算符用加号"+"表示,称为或运算或者逻辑加运算。
 - 非门NOT : 输出信号是输入信号的相反值, 也称反相器。运算符用上横线 "一"表示, 称为非运算或者取反运算。



- · 与非门 NAND
 - 只要有一个输入信号为0,输出信号就为1。逻辑表达式用与运算加上横线来表示。
- 或非门 NOR
 - 当且仅当所有输入信号为0时,输信号出才为1。逻辑表达式用或运算加上横线来表示。




- 异或门XOR
 - 当两个输入不同时,输出为1。运算符用"⊕"表示,逻辑表达式:
- 同或门NXOR
 - 当两个输入相同时,输出为1。也称为异或非门或等价关系门。运算符用 "⊙"表示。



Χ	Υ	х⊕ү		
0	0	0		
0	1	1		
1	0	1		
1	1	0		


(a)异或门



Χ	Υ	X⊙Y
0	0	1
0	1	0
1	0	0
1	1	1

(b)同或门


• 复杂逻辑关系,可以基于基本的逻辑门进行刻画



第二讲 逻辑门与数字抽象

- 1. 逻辑门
 - •逻辑关系、真值表、逻辑门符号
- 2. 数字抽象
 - 模拟信号与数字信号
 - 直流噪声容限
- 3. CMOS晶体管
 - PMOS和NMOS
 - ·常用CMOS门电路
- 4. CMOS电路电气特性

• 模拟信号如何变成数字量




• 模拟信号

- 连续的
 - 时间上的连续: 任意时刻有一个相对应的值
 - 数值上的连续: 任意时刻可以是在一定范围内的任意值
- 例如: 电压, 电流, 温度, 亮度, 颜色等
- 缺点
 - 精度受限, 很难度量
 - 不稳定,容易受噪声的干扰
 - 难以保存
- 优点:表示事物比较准确

自然世界是模拟的!

- 数字信号
 - 非连续(离散)
 - 时间上离散 只在某些时刻有定义
 - 数值上离散 只能是有限集合中的 一个值
 - 如数字声音、图像、视频、电影特技等
 - 优点
 - 结果重复
 - 设计简单
 - 功能灵活
 - 可编程HDL



数字系统随处可见!

数字系统在底层实现时是模拟信号!

核心:知道何时需考虑模拟特性!

模拟信 号


采样、量化、编码

数字信 号


- 数字抽象: 电路中信号的物理属性到数字属性的映射
 - 物理属性: 通常为连续的, 无穷取值集合
 - •数字属性:离散的,有限取值集合,通常为逻辑值0和1.
- 基本逻辑信号0和1的物理表征:
 - •逻辑抽象:将物理量实际值的无穷集映射为两个子集,对应于两个状态或两个逻辑值0和1,从而隐藏模拟量的物理特性。
 - 明确可检测: 物理量如何明确可靠地检测出0、1状态?
 - 设定阈值范围/未定义区。[0, 0. 5](0. 5, 1]?

逻辑值	正逻辑 Postitive Logic	负逻辑 Negative Logic
0	低电平L	高电平H
1	高电平H	低电平L

输入、输出电平的逻辑采样



- 逻辑门电路的输出电压受到负载及噪声的影响。
- 输出电压必须能够被其他逻辑门的输入端准确识别。



非门典型的输入-输出传输特性图

• 输入电压主要由晶体管的开关阈值电压决定,而输出电压则主要由晶体管导通

时的电阻决定。

• Volumin: 输出为高态时的最小输出电压值。

• Volmax: 输出为低态时的最大输出电压值。

• V_{IHmin}:确保能被识别为高态的最小输入电压值。

• V_{II max}:确保能被识别为低态的最大输入电压值。


- V_{CC}/V_{DD}称为**电源电压**,典型值为5.0V±10%
- GND称为地线。
- 电路电平参数的典型数值如下:

• V_{OHmin}: V_{CC}-0.1V, V_{CC}最小值是4.5V, 减去0.1V, 得到4.4V。


• V_{OI max}: 地线GND (OV) +0.1V。

• V_{IHmin}: V_{CC}的70%, 约为3.15V。

• V_{ILmax}: V_{CC}的30%, 约为1.35V。



- **直流噪声容限DC** noise margin是一种对噪声程度的度量,表示多大的噪声会使最差输出电压被破坏,成为不可被输入端识别的值。
 - 高态直流噪声容限NM_H=V_{OHmin}-V_{IHmin}
 - 低态直流噪声容限NM_L=V_{ILmax}- V_{OLmax}




第二讲 逻辑门与数字抽象

- 1. 逻辑门
 - •逻辑关系、真值表、逻辑门符号
- 2. 数字抽象
 - 模拟信号与数字信号
 - 直流噪声容限
- 3. CMOS晶体管
 - PMOS和NMOS
 - ·常用CMOS门电路
- 4. CMOS电路电气特性


• 基于金属氧化物半导体场效应晶体管的CMOS(Complementary Metal-Oxide Semiconductor)
Gate

- · MOS晶体管三极:
 - 栅极gate
 - 源极source
 - 漏极drain



Source

- MOS晶体管分为:
 - n沟道型NMOS, N型杂质有磷或者锑
 - p沟道型PMOS, P型杂质有硼或者铟





Polysilicon

Channe

Drain

栅极和源极之间电压Vgs控制源极和漏极间电阻Rds的大小





(b) PMOS 晶体管符号

NMOS:增大Vgs,则Rds下降

通常V_{gs}≥0


PMOS: 减低V_{gs},则R_{ds}下降


通常 V_{gs}≤0

- CMOS 晶体管以互补的形式共用一对NMOS 和PMOS 晶体管
- 栅极和漏极共用,分别连接到输入和输出信号。
 - NMOS 晶体管的源极连接地线GND
 - PMOS 晶体管的源极连接电源电压 Km
 - 通过改变栅极的输入电压值,从而改变漏极的输出电压值。
 - 可以看成电压控制开关
- · 常用CMOS门电路
 - 反相器 / 与非门 / 或非门 / 与或非门 / 或与非门


开关模型


非门使用一对CMOS晶体管实现






(b)	$V_{ m IN}$	Q1	Q2	$V_{ m OUT}$
	0.0 (L)	off	on	5.0 (H)
	5.0 (H)	on	off	0.0 (L)






2输入与非门使用两对CMOS晶体管实现

o NMOS管串联 PMOS管并联




开关模型



2输入与非门使用两对CMOS晶体管实现

A E	3 <i>Q1</i>	Q2	Q3	Q4	Z
L F H L	off off on on	on off	on off	off on	H H

功能表




2输入与非门真值表


Α	В	Z		
0	0	1		
0	1	1		
1	0	1		
1	1	0		


2输入或非门使用两对CMOS晶体管实现


○ NMOS管并联 PMOS管串联




- 使用k对NMOS和PMOS晶体管通过串-并联结构构造一个k输入CMOS与非门/或非门
- 3输入与非门包含3对CMOS晶体管








- 受扇入系数等电气特性的限制,输入端不能无限制增加。
- 一般输入端数目不超过8 个。
- 输入端较多的门电路可用输入端较少的门电路级联而构成,速度更快、体积更小




8 输入与非门


- 通过与非门级联非门实现与门。
- 2输入与门使用了3对CMOS晶体管。




■ 两级非门实现缓冲器,将一个"弱"信号转换为具有相同逻辑值的"强"信号



(b)	Α	Q1	Q2	Q3	Q4	Z
		off on				




- 传输门(transmission gate)由一对CMOS 晶体管以及控制信号EN构成。
 - 信号EN用于控制晶体管的导通与截止,其功能相当于一个逻辑控制开关。
- 传输门的传播延迟非常短、电路简单,可双向传输。





传输门

• 用单级晶体管实现两级逻辑与或非门。

(b)










任何输入组合下,Z都不能同时与V_{DD}和地线相连。

用单级晶体管实现两级逻辑或与非门。

(b)








第二讲 逻辑门与数字抽象

- 1. 逻辑门
 - •逻辑关系、真值表、逻辑门符号
- 2. 数字抽象
 - 模拟信号与数字信号
 - 直流噪声容限
- 3. CMOS晶体管
 - PMOS和NMOS
 - ·常用CMOS门电路
- 4. CMOS电路电气特性

CMOS电路电器特性

转换时间transition time : 逻辑电路的输出信号从一种状态转换到另一种状态所需的时间

- 上升时间 rise time t_r: 从低态到高态。
- 下降时间 fall time t_f: 从高态到低态。




转换时间(a)理想状态(b)近似状态(c)实际状态

CMOS电路电器特性*

- 影响转换时间的因素
 - 晶体管的导通电阻
 - 负载电容
- 寄生电容的来源
 - 输出电路, 2-10pF
 - 输出和其它输入的连线电容, 1pF/英寸或更多
 - 输入电路, 2-15pF
- 称电容负载或交流负载


交流负载决定了输出状态转换时的电压和电流,以及从一个状态转换到另一个状态所需的时间。



只驱动CMOS输入时,直流负载可忽略

CMOS电路电器特性

- 传播延迟(tg, propagation delay)是指从输入信号变化到产生输出信号变化所需的时间。
- 信号通路signal path: 是指一个特定输入信号到逻辑元件的特定输出信号 所经历的电气通路。
- t_{oll}:输入变化引起相应输出从高到低变化的时间。
- t_{plH}: 输入变化引起相应输出低到高变化的时间。



CMOS电路电器特性

- 数字电路在输出信号保持不变时的功率损耗称为静态功耗,通常CMOS电路的静态功耗很低,常忽略。
- 在输出信号高低状态转换时的功率损耗称为动态功耗。主要来源:
 - 输出端上的电容性负载C₁
 - CMOS电路内部的功耗电容CpD
- 动态功耗: $P_D = (C_L + C_{PD}) \times V_{CC}^2 \times f$, f 为输出信号转换的频率
- 在CMOS电路的应用中, CV²f功率是总功率的主要成分

第三讲 逻辑关系描述

- 1. 逻辑函数
- 2. 真值表与波形图
- 3. 标准范式表示

逻辑函数

逻辑函数是反映输入变量和输出变量之间逻辑关系的表达式。

将一组取值范围在{0,1}之中的输入变量唯一映射到在同样取值范围中的输出变量。

设 X_1 , X_2 , …, X_n 是n个变量,每个变量取值0 或者取值1。

F(X₁, X₂, ···, X_n) 是X₁, X₂, ···, X_n的一个逻辑函数, 其取值由X₁, X₂, ···, X_n的取值决定。

X_1, X_2, \cdots, X_n	$F(X_1,X_2,\cdots,X_n)$
0 0 0	0
0 0 1	0
•••	
0 1 0	1
0 1 1	0

1 0 0	1

1 1 1	0

逻辑函数

- 每一组输入组合都有一个确定的输出值
- 每个逻辑函数都有一组确定的输出组合
- 两个输入变量的函数F(x, y)可能的输出值如下:

X	Υ	F _i (X, Y)															
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	1	0 0 0 0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1

三个输入变量有多少种可能的逻辑函数f(x, y, z)?

第三讲 逻辑关系描述

- 1. 逻辑函数
- 2. 真值表与波形图
- 3. 标准范式表示

真值表与波形图

- 刻画逻辑关系的方法
- 真值表 true table: 用二维表的形式列出 逻辑函数所有的输入组合和对应的输出值。
- 标题栏左侧为输入组合,右侧对应输出。
- 输入组合通常按照<mark>递增</mark>顺序排列,输出写在相邻的列中。
- n个输入变量逻辑函数的真值表有2ⁿ行。
- 当n较大时,真值表将变得十分巨大而失去 使用价值。


真值表

ABC	Υ
000	0
001	0
0 1 0	0
0 1 1	1
100	0
101	1
1 1 0	1
111	1

$$Y = A \cdot B + B \cdot C + A \cdot C$$

真值表与波形图

- ◆ 波形图描绘了逻辑函数输出变量对于输入变量的变化所产生的响应。在理想 状态下,忽略时间延迟。
 - 横轴表示时间;纵向用横线的高低来表示逻辑值大小
- ◆完整的波形图至少需要列出所有的输入组合和所对应的输出值



第三讲 逻辑关系描述

- 1. 逻辑函数
- 2. 真值表与波形图
- 3. 标准范式表示

- · 描述逻辑关系的方法:
 - 自然语言描述
 - 逻辑函数
 - 简洁,需要标准化
 - 真值表
 - 精准
 - 波形图
 - 直观
 - · 其它····

$$\overline{a(b+c)} + \overline{ab} = \overline{a(b+c)} \cdot \overline{ab}$$

$$= (\overline{a} + \overline{(b+c)}) \cdot (\overline{a} + \overline{b})$$

$$= (\overline{a} + \overline{b} \cdot \overline{c}) \cdot (a + \overline{b})$$

$$= (\overline{a} + \overline{b} \cdot \overline{c}) \cdot a + (\overline{a} + \overline{b} \cdot \overline{c}) \cdot \overline{b}$$

$$= \overline{aa} + \overline{b} \overline{c} a + \overline{ab} + \overline{b} \overline{c} \overline{b}$$

$$= a\overline{b} \overline{c} + \overline{ab} + \overline{b} \overline{c}$$

$$= (a\overline{c} + \overline{a})\overline{b} + \overline{b} \overline{c}$$

$$= \overline{b} (\overline{a} + \overline{c})$$

- 乘积项: 包含1个或1个以上逻辑变量的与项。例如,X, X, Y和 \bar{X} · \bar{Y} · Z都是乘积项。
- 求和项: 包含1个或1个以上逻辑变量的或项。例如, $X \times X + Y = \overline{X} + \overline{Y} + Z$ 都是求和项。
- "与-或"表达式或积之和表达式(Sum of Product, SOP): 多个乘积项的或运算。例如: X·Y + X·Y·Z。
- "或-与"表达式或和之积表达式(Product of Sum, POS): 多个求和项的与运算。例如: $(X+Y) \cdot (\overline{X} + \overline{Y} + Z)$ 。

• 与-或表达式: 积之和表达式SOP

• 或-与表达式: 和之积表达式POS

- 标准乘积项: 每个逻辑变量出现且仅出现一次的乘积项。
 - n 个变量的标准项共有2ⁿ 个。
 - 标准乘积项也称为最小项,每个最小项都对应真值表中的一个输入组合,赋值该输入组合后,最小项的运算结果为1,其它都为0。
 - 将该输入组合对应的0/1序列看成序号i,则可用m;表示该最小项, i 称为该最小项的编号。
 - 如: $\overline{A} \bullet \overline{B} \bullet C$ 只有当输入001时,结果为1,最小项编号为 m_1
- 标准求和项: 每个逻辑变量出现且仅出现一次的求和项。
 - n 个变量的标准项共有2ⁿ 个。
 - 标准求和项也称为最大项,每个最大项都对应真值表中的一个输入组合,赋值该输入组合后,最大项的运算结果为0,其它都为1。
 - 将该输入组合对应的0/1序列编码看成序号i,则可用M_i表示该最大项,i 称为该最大项的编号。
 - **如**: $\overline{A} + \overline{B} + C$ 只有输入110时,结果为0,最大项编号为 M_6

真值表

序号	ABC	Y	最小项	最大项
0	000	1	$\overline{A} \bullet \overline{B} \bullet \overline{C}$	A+B+C
1	001	0	$\overline{A} \bullet \overline{B} \bullet C$	$A + B + \overline{C}$
2	010	0	$\overline{A} \bullet B \bullet \overline{C}$	$A + \overline{B} + C$
3	011	0	$\overline{A} \bullet B \bullet C$	$A + \overline{B} + \overline{C}$
4	100	0	$A \bullet \overline{B} \bullet \overline{C}$	$\overline{A} + B + C$
5	101	0	$A \bullet \overline{B} \bullet C$	$\overline{A} + B + \overline{C}$
6	110	1	$A \bullet B \bullet \overline{C}$	$\overline{A} + \overline{B} + C$
7	111	1	$A \bullet B \bullet C$	$\overline{A} + \overline{B} + \overline{C}$

标准和/最小项列表: 使得函数输出为1的最小项之和。

$$Y = \overline{A} \bullet \overline{B} \bullet \overline{C} + A \bullet B \bullet \overline{C} + A \bullet B \bullet C$$

= $\sum m (0,6,7)$

标准积/最大项列表: 使得函数输出为0的最大项之积。

$$Y = (A + B + \overline{C}) \bullet (A + \overline{B} + C)$$

•
$$(A + \overline{B} + \overline{C})$$
 • $(\overline{A} + B + C)$

$$\bullet (\overline{A} + B + \overline{C}) = \prod M(1,2,3,4,5)$$

真值表的表示是唯一的,因此标准项列表的表示也是唯一的。

- 函数的最小项列表和最大项列表等价且可相互转换。
 - n 个变量的逻辑函数其最小项列表编号集合与最大项列表编号集合之并集为n位编号全集 {0, 1, ···, 2ⁿ⁻¹}, 且这两个集合之交集为空集,它们为互补关系。
- 两个列表之间可方便转换,只需对相应的编号集合求补即可。
 - $f(A, B, C) = \sum m(0, 1, 2, 3) = \prod M(4, 5, 6, 7)$
 - $f(X, Y) = \sum m(1) = \prod M(0, 2, 3)$
 - $f(A, B, C) = \sum m(0, 6, 7) = \prod M(1, 2, 3, 4, 5)$

第四讲 逻辑函数化简与变换

- 1. 代数化简法
- 2. 卡诺图化简法
- 3. 等效逻辑符号表示

$$\overline{a(b+c)} + \overline{ab} = \overline{a(b+c)} \cdot \overline{ab}$$

$$= (\overline{a} + \overline{(b+c)}) \cdot (\overline{a} + \overline{b})$$

$$= (\overline{a} + \overline{b} \cdot \overline{c}) \cdot (a + \overline{b})$$

$$= (\overline{a} + \overline{b} \cdot \overline{c}) \cdot a + (\overline{a} + \overline{b} \cdot \overline{c}) \cdot \overline{b}$$

$$= \overline{a}a + \overline{b}\overline{c}a + \overline{a}\overline{b} + \overline{b}\overline{c}\overline{b}$$

$$= a\overline{b}\overline{c} + \overline{a}\overline{b} + \overline{b}\overline{c}$$

$$= (a\overline{c} + \overline{a})\overline{b} + \overline{b}\overline{c}$$

$$= \overline{b}(\overline{a} + \overline{c})$$

逻辑函数化简与变换

- 减少输入变量的数目
 - 最小项和最大项的数目随变量数呈指数级增长
- 减少门的数目
 - 可以使用更小的集成电路器件
- 减少电路的规模
 - 门越少速度越快; 可以减少电路层级数。

利用布尔代数的公理、定理、定律等,消去逻辑表达式式中多余的乘积项或多余的因子,进行化简。

- 利用互补律T5: $\overline{X} + X = 1$, 可消去一个变量。
- 利用吸收律T9: X+X•Y=X 和 X (X+Y) = X, 可消去乘积项中一个因子。
- 利用组合律T10: X•Y+X ¬ =X 和 (X+Y)•(X+ ¬)=X, 可消去一个变量。
- 利用一致律T11,可消去冗余的乘积项。

$$X \bullet Y + \overline{X} \bullet Z + Y \bullet Z = X \bullet Y + \overline{X} \bullet Z$$

- 如果表达式的层级超过了两级,则先转换为两级。
- 如有整体取反运算,则先转换为单变量取反运算。

化简: $F(w, x, y, z) = w \cdot x + w \cdot x \cdot y + \overline{w} \cdot y \cdot z + \overline{w} \cdot \overline{y} \cdot z + \overline{w} \cdot x \cdot y \cdot \overline{z}$ 。 $= w \cdot x + \overline{w} \cdot (y \cdot z + \overline{y} \cdot z + x \cdot y \cdot \overline{z}) \qquad (根据T8和T9)$ $= w \cdot x + \overline{w} \cdot (z + x \cdot y \cdot \overline{z}) \qquad (根据T10)$ $= w \cdot x + \overline{w} \cdot (z + x \cdot y) \qquad (根据T9)$ $= w \cdot x + \overline{w} \cdot z + \overline{w} \cdot x \cdot y \qquad (根据T9)$ $= (w + \overline{w} \cdot y) \cdot x + \overline{w} \cdot z \qquad (根据T8)$ $= (w + y) \cdot x + \overline{w} \cdot z \qquad (根据T9)$ $= w \cdot x + x \cdot y + \overline{w} \cdot z \qquad (根据T9)$

- 和原表达式相比,化简后减少了2个与门、11个输入端。
 - · 门数: 5与门+1或门 → 3与门+1或门
 - 输入端:15一级+5二级→ 6一级+3二级

• 化简 $f(A, B, C, D) = \sum m(1, 2, 5, 7, 8, 10, 12, 13, 15)$

$$= \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot D\overline{B} \cdot \overline{D} + A \cdot \overline{C} \cdot \overline{D} + A \cdot B \cdot \overline{C} + A \cdot B \cdot + \overline{A} \cdot \overline{B} \cdot C \cdot \overline{D} + \overline{A} \cdot B \cdot C \cdot \overline{D} + A \cdot B \cdot \overline{C} \cdot \overline{D} + A \cdot B \cdot \overline{C}$$

$$= \overline{A} \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D} + B \cdot D + A \cdot \overline{B} \cdot \overline{D} + A \cdot \overline{C} \cdot \overline{D} + A \cdot B \cdot \overline{C}$$

$$\times \bullet Y + \overline{X} \bullet Z + Y \bullet Z = X \bullet Y + \overline{X} \bullet Z$$

$$= \overline{A} \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D} + B \cdot D + A \cdot \overline{B} \cdot \overline{D} + A \cdot B \cdot \overline{C}$$

是最简表达式吗?

- 优点
 - 不受变量数目的限制
 - 化简比较直观
- 缺点
 - 没有一定的规律和步骤, 技巧性很强
 - 难以判断化简结果是否最简

- 判别逻辑表达式是否为最小化
 - 乘积项(与项)最少
 - 每个乘积项中因子(逻辑变量)最少


第四讲 逻辑函数化简与变换

- 1. 代数化简法
- 2. 卡诺图化简法
- 3. 等效逻辑符号表示

卡诺图化简


卡诺图(Karnaugh map): 真值表的图形化表示,把能化简的最小项通过相邻项合并的可视化方式标识出来。


- n个变量的卡诺图是一个含有2n个单元的矩阵图
- 每一行和每一列的编号对应逻辑变量的输入组合, 0 表示反变量, 1 表示原变量
- 编号按照格雷码的顺序排列,即相邻编号只有1位不同
- 根据格雷码的规则,空间位置上(上下、左右或首尾)相邻的小方格输入逻辑相邻




< CD				
AB	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

- 卡诺图每个单元对应一个最小项,其 中标注该最小项在真值表中的输出值, 如果输出为1,则称为"1单元"
- 若两个"1单元"相邻,则表示两个最小项仅1个变量不同,该变量在一个方格中为原变量,在另一个方格中则为反变量。根据T10,这两个最小项可合并为一个乘积项,并消去那个不相同的变量
- 相邻单元数越多可消去的变量数越多
- 相邻2¹个"1单元"的最小项可以合并成一个乘积项,并消去¹个不同的变量
- 使用一个方框来标注可以合并的"1单元",这个方框称为卡诺圈






 $\overline{B} \cdot \overline{D}$



- 蕴涵项是一个乘积项,覆盖了逻辑函数的1个或多个最小项。
- <u>质蕴涵</u>项(prime implicant): 没有被该逻辑函数的其它单个蕴涵项所覆盖的蕴涵项。
- 实质蕴涵项(essential prime implicant): 覆盖的最小项中至少有一个最小项 没有被其它所有质蕴涵项所覆盖的质蕴涵项。
 - 质蕴涵项覆盖的最小项越多越可能是实质蕴涵项。
- 如果逻辑函数的所有最小项都被一组的质蕴涵项所覆盖,则该组蕴涵项被称为函数的一个覆盖(Cover)。
 - 一定包含了所有的实质蕴涵项。
- 最小覆盖是包含质蕴涵项数最少的,并且质蕴涵项中的变量总数也是最少的。
 - 逻辑函数化简问题就转化为寻找该函数的最小覆盖问题。

确定逻辑函数F(A, B, C) = Σ m(1, 3, 4, 5, 7) 的最小覆盖的方法



蕴涵项:

最小项: $\{\overline{A} \cdot \overline{B} \cdot C, \overline{A} \cdot B \cdot C, A \cdot \overline{B} \cdot \overline{C}, A \cdot B \cdot C\}$

含有两个最小项的蕴涵项: $\{\overline{A}\cdot C, A\cdot \overline{B}, A\cdot C, \overline{B}\cdot C, B\cdot C\}$


含有四个最小项的蕴涵项:{(C)

质蕴涵项,没有被覆盖的蕴涵项: $\{A \cdot \overline{B}, C\}$

实质蕴涵项 = $\{A \cdot \overline{B}, C\}$

最小覆盖 =A·B+ C

确定逻辑函数F(A, B, C)=Σm(1, 3, 4, 5, 7)的最小覆盖的方法



蕴涵项:

最小项: $\{\overline{A} \cdot \overline{B} \cdot C, \overline{A} \cdot B \cdot C, A \cdot \overline{B} \cdot \overline{C}, A \cdot \overline{B} \cdot C\}$

含有两个最小项的蕴涵项: $\{\overline{A} \cdot C, A \cdot \overline{B}, \overline{B} \cdot C\}$

含有四个最小项的蕴涵项:

质蕴涵项,没有被覆盖的蕴涵项: $\{A \cdot \overline{B}, \overline{A} \cdot C, \overline{B} \cdot C\}$


实质蕴涵项 = $\{A \cdot \overline{B}, \overline{A} \cdot C\}$


最小覆盖 $= A \cdot \overline{B} + A \cdot C$ $\overline{A} \cdot C + A \cdot \overline{B} + \overline{B} \cdot C$


逻辑函数卡诺图化简的关键:找出和选择质蕴涵项,一般步骤如下:

- 1. 根据逻辑表达式,列出真值表,构建卡诺图
- 找出卡诺图中的所有质蕴涵项
 从覆盖范围最大的质蕴涵项开始
- 3. 找出所有的实质蕴涵项
- 4. 在剩余的质蕴涵项中寻找一个最小的覆盖,该覆盖包含 那些没有被实质蕴涵项所覆盖的最小项
- 5. 合并3、4两步的结果,生成函数的最简逻辑表达式

• $F(A, B, C, D) = \sum m(1, 2, 5, 7, 8, 10, 12, 13, 15)$







找出所有质蕴涵项

$$\begin{array}{lll} \mathsf{B} & \cdot \mathsf{D}, \ \overline{A} \cdot \overline{C} & \cdot \mathsf{D}, \ \overline{B} \cdot C \cdot \overline{D}, \\ A \cdot B \cdot \overline{C}, & A \cdot \overline{B} \cdot \overline{D}, \ A \cdot \overline{C} \cdot \overline{D} \end{array}$$

选择所有的实质蕴涵项

$$B \cdot D + \overline{A} \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D}$$


选择最小的覆盖子集

$$A \cdot B \cdot \overline{C}, A \cdot \overline{B} \cdot \overline{D},$$

 $A \cdot \overline{C} \cdot \overline{D}$


$$F(A, B, C, D) = B \cdot D + \overline{A} \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D} + A \cdot \overline{C} \cdot \overline{D}$$

$$Y(A,B,C,D) = \sum m(1, 2, 4, 9, 10, 11, 13, 15)$$



$$Y = A \cdot D + \overline{B} \cdot \overline{C} \cdot D + \overline{B} \cdot C \cdot \overline{D} + \overline{A} \cdot B \cdot \overline{C} \cdot \overline{D}$$

F (A, B, C, D, E) = $\sum m(0, 2, 4, 6, 7, 8, 10, 11, 12, 13, 14, 16, 18, 19, 29, 30)$



- 利用对偶性原理,卡诺图也可以用来化简和之积表达式,只需要将真值表中输出值为0 的最大项对应的单元标注为0, 然后合并相邻的"0 单元",得到求和的质蕴涵项。
- 卡诺图化简优点
 - 方便、直观、容易掌握
- 卡诺图化简缺点
 - 受到变量数量的约束,当变量数大于6时,卡诺图绘制以及相邻关系的识别将变得非常复杂,从而导致难以直观化简。


在现代数字系统设计中,大多采用计算机程序自动实现逻辑函数的化简。

第四讲 逻辑函数化简与变换

- 1. 代数化简法
- 2. 卡诺图化简法
- 3. 等效逻辑符号表示

逻辑函数变换-等效符号


- 等效逻辑符号: 功能相同, 符号不同。
 - 反相输出门利用一次德 · 摩根定理, 转换为非反相输出门。
 - 非反相输出门两次取反,利用德·摩根定理转换下层的取反运算,可得到反相输出门。



逻辑函数变换-特定门类型

- 在数字电路中,与非门和或非门通常比与门和或门的执行速度快。
- 将"与-或"表达式转换为"与非-与非"表达式?
 - 将"与-或"表达式整体两次取反,然后运用德摩根定律转换下层的取反运算,就可以得到"与非-与非"表达式
 - 使用与非门替代与门和或门来实现该逻辑函数。
 - 例如: F(X, Y, Z)=X·Y+Y·Z+X·Z, 转换为:

$$F(X, Y, Z) = \overline{X \cdot Y + Y \cdot Z + X \cdot Z} = \overline{X \cdot Y \cdot \overline{Y} \cdot \overline{Y} \cdot \overline{Z} \cdot \overline{X} \cdot Z}$$



逻辑函数变换-特定门类型

- 对于任何积之和表达式都可使用"与-或"电路和"与非-与非"电路这两种方法实现。
- 在第一级的输出和第二级的输入之间加入一对反相器,来实现用反相门替代与门和或门。

