

第7章 指令系统

第一讲 概述与指令系统设计

第二讲 指令系统实例: RISC-V架构

第一讲 概述与指令系统设计

- 1. 指令系统概述
- 2. 指令系统设计
 - 1. 操作数及其寻址方式
 - 2. 操作类型和操作码编码
 - 3. 标志信息的生成与使用
- 3. 指令设计风格
- 4. 异常和中断处理机制

现代计算机结构模型

中央处理器 (CPU)

CPU: 中央处理器; ALU: 算术逻辑部件; 控制器; 存储器;

MAR: 存储器地址寄存器; MDR: 存储器数据寄存器;

数据

PC: 程序计数器; IR: 指令寄存器;

GPRs: 通用寄存器组(由若干通用寄存器组成,早期就是累加器)


存储器

14

15

控制信号线

数据传送线



标志寄存器

B

ALUop

ALU

F

假设模型机M中8位指令,格式有两种:R型、M型

格式	4位	2位	2位	功能说明	
R型	Ор	rt	rs	R[rt] ← R[rt] op R[rs] 或 R[rt] ← R[rs]	
M型	Ор	Ac	ldr	R[0] ← M[addr] 或 M[addr] ← R[0]	

rs和rt为通用寄存器编号; addr为主存单元地址

R型: op=0000, 寄存器间传送 (mov); op=0001, 加 (add)

M型: op=1110, 取数 (load); op=1111, 存数 (store)

问题: 指令 1110 0111的功能是什么?


答:因为op=1110,故是M型load指令,功能为:

R[0] ←M[0111], 即:将主存地址0111 (7号单元)中的

8位数据装入到0号寄存器中。

若在M上实现 "z=x+y" , x和y分别存放在主存5和6号单元中, 结果z存放在7号单元中,则程序在主存单元中的初始内容为:

主存 地址	主存单元 内容	内容说明(li表示第i条指令)	指令的符号 表示
0	1110 0110	I1: R[0] ← M[6]; op=1110: 取数操作	load r0, 6#
1	0000 0100	I2: R[1] ← R[0]; op=0000: 传送操作	mov r1, r0
2	1110 0101	I3: R[0] ← M[5]; op=1110: 取数操作	load r0, 5#
3	0001 0001	I4: R[0] ← R[0] + R[1]; op=0001: 加操作	add r0, r1
4	1111 0111	I5: M[7]← R[0]; op=1111: 存数操作	store 7#, r0
5	0001 0000	操作数x,值为16	
6	0010 0001	操作数y,值为33	程序执行过程
7	0000 0000	结果z,初始值为0	是什么?



指令I1 (PC=0) 的执行过程

	I1: 1110 0110
取指令	IR←M[0000]
指令译码	op=1110, 取数
PC增量	PC←0000+1
取数并执行	MDR←M[0110]
送结果	R[0]←MDR
执行结果	R[0]=33

随后执行PC=1中的指令I2


	I2: 0000 0100	I3: 1110 0101
取指令	IR←M[0001]	IR←M[0010]
指令译码	op=0000,传送	op=1110, 取数
PC增量	PC←0001+1	PC←0010+1
取数并执行	A←R[0]、mov	MDR←M[0101]
送结果	R[1]←F	R[0]←MDR
执行结果	R[1]=33	R[0]=16

指令集体系结构 (ISA)

- ISA指Instruction Set Architecture,即指令集体系结构
- ISA是一种规约 (Specification) ,它规定了如何使用硬件
 - 可执行的指令的集合,包括指令格式、操作种类以及每种操作对应的操作数的相应规定;
 - 指令可以接受的操作数的类型;
 - 操作数所能存放的寄存器组的结构,包括每个寄存器的名称、编号、长度和用途;
 - 操作数所能存放的存储空间的大小和编址方式;
 - 操作数在存储空间存放时按照大端还是小端方式存放;
 - 指令获取操作数的方式,即寻址方式;
 - 指令执行过程的控制方式,包括程序计数器、条件码定义等。
- ISA在计算机系统中是必不可少的一个抽象层,Why?
 - 没有它, 软件无法使用计算机硬件!
 - 没有它, 一台计算机不能称为"通用计算机"

指令系统概述

- 指令系统处在软/硬件交界面,同时被硬件设计者和系统程序员看到
- · 硬件设计者角度: 指令系统为CPU提供功能需求, 要求易于硬件设计
- 系统程序员角度:通过指令系统来使用硬件,要求易于编写编译器
- 指令系统设计的好坏还决定了: 计算机的性能和成本



存储器

MDR

MAR

标志寄存器

AĹU

ALUop

冯. 诺依曼结构机器对指令规定:

- ◆ 用二进制表示,和数据一起存放在主存中
- ◆ 由两部分组成:操作码和操作数(或其地址码)

	I4: 0001 0001	I5: 1111 0111
取指令	IR←M[0011]	IR←M[0100]
指令译码	op=0001,加	op=1111,存数
PC增量	PC←0011+1	PC←0100+1
取数并执行	A←R[0]、B←R[1]、add	MDR←R[0]
送结果	R[0]←F	M[0111]←MDR
执行结果	R[0]=16+33=49	M[7]=49

第一讲 概述与指令系统设计

- 1. 指令系统概述
- 2. 指令系统设计
 - 1. 操作数及其寻址方式
 - 2. 操作类型和操作码编码
 - 3. 标志信息的生成与使用
- 3. 指令设计风格
- 4. 异常和中断处理机制

从指令执行周期看指令设计涉及的问题

从存储器取指令

指令地址、指令长度(定长/变长)

对指令译码,以确定将要做什么操作

指令格式、操作码编码、操作数类型

计算操作数地址并取操作数

地址码、寻址方式、操作数格式和存放

进行相应计算,并得到标志位

操作类型、标志或条件码


将计算结果保存到目的地

结果数据位置(目的操作数)

计算下条指令地址(通常和取指令同时进行)

下条指令地址(顺序/转移)

指令执行的每一步都可能发生异常或中断,因此,指令集系统架构(ISA)还需要考虑异常和中断机制



一条指令包含的信息

问题:一条指令必须明显或隐含包含的信息有哪些?

操作功能:用操作码表示,指定操作类型

(操作码长度:固定/可变)

源操作数参照:一个或多个源操作数所在的地址

(操作数来源:主(虚)存/寄存器/I/0端口/指令本身)

结果值参照:产生的结果存放何处(目的操作数)

(结果地址:主(虚)存/寄存器/I/0端口)

下一条指令地址: 下条指令存放何处

(下条指令地址:主(虚)存)

(正常情况隐含在PC中, 改变顺序时由指令给出)

指令格式的设计

指令格式的选择应遵循的几条基本原则

- 应尽量短
- 要有足够的操作码位数
- 指令编码必须有唯一的解释,否则是不合法的指令
- 指令字长应是字节的整数倍
- 合理地选择地址字段的个数
- 指令尽量规整

与指令集设计相关的重要方面

- · 操作码的全部组成:操作码个数 / 种类 / 复杂度 LD/ST/INC/BRN 四种指令已足够编制任何可计算程序,但程序会很长
- 数据类型:对哪几种数据类型完成操作
- 指令格式: 指令长度 / 地址码个数 / 各字段长度
- 通用寄存器: 个数 / 功能 / 长度
- 寻址方式:操作数地址的指定方式
- 下条指令的地址如何确定:顺序,PC+1;条件转移;无条件转移;……
- 异常和中断机制,包括存储保护方式等

一般通过对操作码进行不同的编码来 定义不同的含义,操作码相同时,再 由功能码定义不同的含义!

操作数类型和存储方式

操作数是指令处理的对象,与高级语言数据类型对应,基本类型有哪些?

地址(指针)

被看成无符号整数,用来参加运算以确定主(虚)存地址

数值数据

定点数(整数):一般用二进制补码表示

浮点数(实数): 大多数机器采用IEEE754标准

十进制数:用NBCD码表示,压缩/非压缩(汇编程序设计时用)

位、位串、字符和字符串

用来表示文本、声音和图像等

- 4 bits is a nibble (一个十六进制数字)
- 8 bits is a byte
- 16 bits is a half-word
- 32 bits is a word

逻辑(布尔)数据

按位操作(0-假 / 1-真)

操作数存放在寄存器或内存单元中,也可以立即数的方式直接出现在指令中

IA-32 & RISC-V Data Type

• IA-32

- 基本类型:字节、字(16位)、双字(32位)、四字(64位)
- 整数:
 - 16位、32位、64位三种2-补码表示的整数
 - 18位压缩8421 BCD码表示的十进制整数
- 无符号整数(8、16或32位)
- 近指针: 32位段内偏移(有效地址)
- 浮点数: IEEE 754(80位扩展精度浮点数寄存器)

RISC-V

- 基本类型:字节、半字(16位)、字(32位)、四字(64位)
- 整数: 16位、32位、64位三种2-补码表示的整数
- 无符号整数: 16位、32位、64位整数
- 浮点数: IEEE 754(32位/64位浮点数寄存器)

第一讲 概述与指令系统设计

- 1. 指令系统概述
- 2. 指令系统设计
 - 1. 操作数及其寻址方式
 - 2. 操作类型和操作码编码
 - 3. 标志信息的生成与使用
- 3. 指令设计风格
- 4. 异常和中断处理机制

Addressing Modes (寻址方式)

- 什么是"寻址方式"?
 指令或操作数地址的指定方式。即:根据地址找到指令或操作数的方法。
- 地址码编码由操作数的寻址方式决定
- 地址码编码原则:
 指令地址码尽量短
 操作数存放位置灵活,空间应尽量大
 地址计算过程尽量简单
 大 计令执行快
- ◆ 指令的寻址----简单
 正常: PC增值
 跳转 (jump / branch / call / return): 同操作数的寻址
- ◆ 操作数的寻址----复杂(想象一下高级语言程序中操作数情况多复杂) 操作数来源:寄存器 / 外设端口 / 主(虚)存 / 栈顶 操作数结构:位 / 字节 / 半字 / 字 / 双字 / 一维表 / 二维表

Addressing Modes (寻址方式)

- 寻址方式的确定
 - (1) 没有专门的寻址方式位(由操作码确定寻址方式)

如: MIPS指令,一条指令中最多仅有一个主(虚)存地址,且仅有一到两种寻址方式,Load/store型机器指令属于这种情况。

(2) 有专门的寻址方式位

如: X86指令,一条指令中有多个操作数,且寻址方式各不相同,需要各自说明寻址方式,因此每个操作数有专门的寻址方式位。

• 有效地址的含义

操作数所在存储单元的地址(可能是逻辑地址或物理地址),可通过指令的寻址方式和地址码计算得到

• 基本寻址方式

立即 / 直接 / 间接 / 寄存器(直接) / 寄存器间接 / 偏移 / 栈

• 基本寻址方式的<u>算法及优缺点</u>

(见下页)

基本寻址方式的优缺点

OP R A ...

假设: A=地址字段值, R=寄存器编号, EA=有效地址, (X)=X中的内容

方式	算法	主要优点	主要缺点
立即数	操作数=A	指令执行速度快	操作数幅值有限
直接	EA=A	有效地址计算简单	地址范围有限
间接	EA=(A)	有效地址范围大	多次存储器访问
寄存器(直接)	操作数=(R)	指令执行快,指令短	地址范围有限
寄存器间接	EA=(R)	地址范围大	额外存储器访问
偏移	EA=A+(R)	灵活	复杂
栈	EA=桟顶	指令短	应用有限

偏移方式:将直接方式和寄存器间接方式结合起来。


有:相对/基址/变址三种(见后面几页!)

问题:以上各种寻址方式下,操作数在寄存器中还是在存储器中?

需要计算有效地址EA的操作数都是在存储器中

偏移寻址方式

指令中给出的地址码 A称为形式地址



偏移寻址: EA=A+(R) R可以明显给出,也可以隐含给出

R可以为PC、基址寄存器B、变址寄存器 I

• 相对寻址: EA=A+(PC) 相对于当前指令处位移量为A的单元

• 基址寻址: EA=A+(B) 相对于基址(B)处位移量为A的单元

• 变址寻址: EA=A+(I) 相对于首址A处位移量为(I)的单元

变址寻址实现线性表元素的存取

假定一维数组A从100号单元开始

自动变址

指令中的地址码A给定数组首址,变址器 I 每次自动加/减数组元素的长度x。


$$EA=A+(I)$$

$$I=(I) \pm x$$

例如, X86中的串操作指令

对于 "for (i=0; i<N; i++) ···.", 即地址从低→高变化: 加对于 "for (i=N-1; i>=0; i--) ···.", 即地址从高→低变化: 减

可提供对线性表的方便访问



假设按字节编址,则:

每个元素为一个字节时, I=(I) ± 1

每个元素为4个字节时, I=(I) ± 4

一般RISC机器不提供自动变址寻址,并将变址和基址寻址统一成一种偏移寻址方式

存储器操作数的寻址方式

```
int x;
float a[100];
short b[4][4];
char c;
double d[10];
a[i]的地址如何计算?
104+i \times 4
i=99时, 104+99×4=500
b[i][j]的地址如何计算?
504+i \times 8+j \times 2
i=3、j=2时, 504+24+4=532
d[i]的地址如何计算?
544+i ×8
i=9时, 544+9×8=616
```

b31

d[9]			
[0]		544	
	С	536	
b[3]	[2]	532	
b[0]	[0]	504	
9]		500	
a[0]			
X			
	b[3] b[0]	[0] c b[3][2] b[0][0]	

第一讲 概述与指令系统设计

- 1. 指令系统概述
- 2. 指令系统设计
 - 1. 操作数及其寻址方式
 - 2. 操作类型和操作码编码
 - 3. 标志信息的生成与使用
- 3. 指令设计风格
- 4. 异常和中断处理机制

操作类型与操作编码

- ◆ 算术和逻辑运算指令
 - 加、减、乘、除、比较、与、或、非、取反、取负、异或等
 - 加算术运算包含整数和浮点数操作
- ◆ 移位指令
 - 算术移位、逻辑移位、循环移位、半字交换
- ◆ 数据传送指令
 - 寄存器间、内存-寄存器、内存内换
- ◆ 顺序控制指令
 - 条件转移、无条件转移
 - 调用、返回
- ◆ 系统控制指令
 - 停机、开中断、关中断、系统模式切换等
- ◆ 输入/输出指令

Instruction Format (指令格式)

- ◆ 操作码的编码有两种方式
 - Fixed Length Opcodes (定长操作码法)
 - Expanding Opcodes (扩展操作码编法)
- ♦ instructions size
 - 代码长度更重要时: 采用变长指令字、变长操作码 为什么?
 - 性能更重要时: 采用定长指令字、定长操作码

变长指令字和变长操作码使机器代码更紧凑;定长指令字和定长操作码便于快速访问和译码。学了CPU设计就更明白了。

问题:是否可以有定长指令字、变长操作码?定长操作码、变长指令字呢?

指令长度是否可变与操作码长度是否可变没有绝对关系,但通常是 "定长操作码不一定是定长指令字"、 "变长操作码一般是变长指令字"。

定长操作码编码 Fixed Length Opcodes

基本思想

指令的操作码部分采用固定长度的编码

如:假设操作码固定为6位,则系统最多可表示64种指令

特点

译码方便、但有信息冗余

举例

IBM360/370采用:

8位定长操作码,最多可有256条指令

只提供了183条指令,有73种编码为冗余信息


机器字长32位、按字节编址

有16个32位通用寄存器,基址器B和变址器X可用其中任意一个

问题:通用寄存器编号有几位?B和X的编号占几位? 都是4位!

IBM370指令格式

格式: 定长操作码、变长指令字



RR: 寄存器 - 寄存器 SS: 基址存储器 - 基址存储器

RX:寄存器 - 变址存储器 SI:基址存储器 - 立即数 RS:寄存器 - 基址存储器

扩展(变长)操作码编码 Expanding Opcodes

基本思想

将操作码的编码长度分成几种固定长的格式。被大多数指令集采用。PDP-11是典型的变长操作码机器。

种类

等长扩展法: 4-8-12; 3-6-9; … / 不等长扩展法

举例说明如何扩展

设某指令系统指令字是16位,每个地址码为6位。若二地址指令15条,一地址指令34条,则剩下 零地址指令最多有多少条?

解:操作码按短到长进行扩展编码

二地址指令: (0000 ~ 1110)

一地址指令: 11110 (00000 ~ 11111); 11111 (00000 ~ 00001)

零地址指令: 11111 (00010 ~ 11111) (000000 ~ 111111)

故零地址指令最多有 30x2⁶=15x2⁷ 种

第一讲 概述与指令系统设计

- 1. 指令系统概述
- 2. 指令系统设计
 - 1. 操作数及其寻址方式
 - 2. 操作类型和操作码编码
 - 3. 标志信息的生成与使用
- 3. 指令设计风格
- 4. 异常和中断处理机制

条件测试方式

条件转移指令通常根据Condition Codes (条件码 CC/ 状态位 / 标志位)转移通过执行算术指令或显式地由比较和测试指令来设置CC

ex: sub r1, r2, r3; r2和r3相减, 结果在r1中, 并生成标志位ZF、CF等

z=x-y; if (z==0) goto lable;

常用的标志(条件码)有四种

SF - negative OF - overflow

CF - 进位/借位 ZF - zero

带符号和无符号整数运算, 标志生成方式完全一样!

借位如何生成? CF=Cout⊕sub

标志可存于标志寄存器/条件码寄存器/状态寄存器/程序状态字寄存器 也可由指定的通用寄存器来存放状态位

Ex: cmp r1, r2, r3 ;比较r2和r3, 标志位存储在r1中

bgt r1, label ;判断r1是否大于0,是则转移到label处

可以将两条指令合成一条指令, 即: 计算并转移

Ex: bgt r1, r2, label ;如果r1>r2,则转移到label处执行;否则顺序执行


bgt的条件?

无符号数: (ZF=0)^(CF=0)

带符号整数: (ZF=0)^(SF=0F)


标志信息是干什么的?

$$-7 - 6 = -7 + (-6) = +3 \times 9 - 6 = 3 \checkmark$$



OF=1、ZF=0 SF=0、借位CF=0

比较大小



IA-32中的条件转移指令

分三类:

- (1)根据单个标志的值转移
- (2)按无符号整数 比较转移
- (3)按带符号整数 比较转移

序号	指令	转移条件	说明
1	je label	CF=1	有进位/借位
2	jne label	CF=0	无进位/借位
3	je/jz label	ZF=1	相等/等于零
4	jne/jnz label	ZF=0	不相等/不等于零
5	js label	SF=1	是负数
6	jns label	SF=0	是非负数
7	jo label	OF=1	有溢出
8	jno label	OF=0	无溢出
9	ja/jnbe label	CF=0 AND ZF=0	无符号整数 A>B
10	jae/jnb label	CF=0 OR ZF=1	无符号整数 A≥B
11	jb/jnae label	CF=1 AND ZF=0	无符号整数 A <b< td=""></b<>
12	jbe/jna label	CF=1 OR ZF=1	无符号整数 A≤B
13	jg/jnle label	SF=OF AND ZF=0	带符号整数 A>B
14	jge/jnl label	SF=OF OR ZF=1	带符号整数 A≥B
15	jl/jnge label	SF≠OF AND ZF=	带符号整数 A <b< td=""></b<>
16	jle/jng label	SF≠OF OR ZF=1	带符号整数 A≤B

第一讲 概述与指令系统设计

- 1. 指令系统概述
- 2. 指令系统设计
 - 1. 操作数及其寻址方式
 - 2. 操作类型和操作码编码
 - 3. 标志信息的生成与使用
- 3. 指令设计风格
 - 4. 异常和中断处理机制

指令设计风格

```
Accumulator: (earliest machines) 累加器型
特点: 其中一个操作数 (源操作数1) 和目的操作数总在累加器中
             add A acc \leftarrow acc + mem[A]
  1 address
  1(+x) address add x A acc \leftarrow acc + mem[A + x]
Stack: (e.g. HP calculator, Java virtual machines) 栈型
特点: 总是将栈顶两个操作数进行运算, 指令无需指定操作数地址
  0 address
                    add tos ← tos + next
General Purpose Register: (e.g. IA-32, Motorola 68xxx) 通用寄存器型
特点:操作数可以是寄存器或存储器数据(即A、B和C可以是寄存器或存储单元)
                 add A B EA(A) \leftarrow EA(A) + EA(B)
  2 address
             add A B C EA(A) \leftarrow EA(B) + EA(C)
  3 address
Load/Store: (e.g. SPARC, MIPS, RISC-V) 装入/存储型
特点:运算操作数只能是寄存器数据,只有load/store能访问存储器
  3 address add Ra Rb Rc Ra \leftarrow Rb + Rc
           Ioad Ra Rb Ra ←mem[Rb]
           store Ra Rb mem[Rb] ← Ra
```

指令风格比较

Comparison: Bytes per instruction? Number of Instructions? Cycles per instruction? Code sequence for C = A + B for four classes of instruction sets:

Stack	Accumulator	Register	Register
		(register- memory)	(load - store)
Push A	Load A	Load R1, A	Load R1, A
Push B	Add B	Add R1, B	Load R2, B
Add	Store C	Store C, R1	Add R3, R1, R2
Pop C			Store C, R3

指令条数较少

75年开始,寄存器型占主导地位,原因:

- 寄存器速度快,使用大量通用寄存器可减少访存操作
- 表达式编译时与顺序无关(相对于Stack) (Java Virtual Machine 采用Stack型)

Examples of Register Usage

每条典型ALU指令中的存储器地址个数

```
每条典型ALU指令中的最多操作数个数
               Examples
               SPARC, MIPS, Precision Architecture, Power PC, RISC-V
                Intel 80x86. Motorola 68000
               VAX (also has 3-operand formats)
 3
               VAX (also has 2-operand formats)
               ADDL (R9), (R10), (R11); mem[R9] \leftarrow mem[R10] + mem[R11]
 In VAX (CISC):
In MIPS (RISC):
                              : R1 ← mem[R10]
                   R1, (R10)
哪种CPI小?
                  R2, (R11) : R2 \leftarrow mem [R11]
                                                      四条指令!
              add R3, R1, R2 : R3 ← R1+R2
MIPS!
                                : mem[R9] ← R3
                 R3, (R9)
              SW
```

哪一种风格更好呢? 学了第5章后会有更深的体会!

指令设计风格-按指令格式的复杂度来分

按指令格式的复杂度来分,有两种类型计算机:

复杂指令集计算机CISC (Complex Instruction Set Computer) 精简指令集计算机RISC (Reduce Instruction Set Computer)

早期CISC设计风格的主要特点

(1) 指令系统复杂

变长操作码 / 变长指令字 / 指令多 / 寻址方式多 / 指令格式多

(2) 指令周期长

绝大多数指令需要多个时钟周期才能完成

(3) 各种指令都能访问存储器

除了专门的存储器读写指令外,运算指令也能访问存储器

- (4) 采用微程序控制
- (5) 有专用寄存器
- (6) 难以进行编译优化来生成高效目标代码

例如, VAX-11/780小型机

16种寻址方式; 9种数据格式; 303条指令;

一条指令包括1~2个字节的操作码和下续N个操作数说明符。一个说明符的长度达1~10个字节。

复杂指令集计算机CISC

◆ CISC的缺陷

- 日趋庞大的指令系统不但使计算机的研制周期变长,而且难以保证设计的正确性,难以 调试和维护,并且因指令操作复杂而增加机器周期,从而降低了系统性能。
- ◆ 1975年IBM公司开始研究指令系统的合理性问题, John Cocks提出精简指令系统计算机 RISC (Reduce Instruction Set Computer)。
- •对CISC进行测试,发现一个事实:
 - 在程序中各种指令出现的频率悬殊很大,最常使用的是一些简单指令,这些指令占程序的80%,但只占指令系统的20%。而且在微程序控制的计算机中,占指令总数20%的复杂指令占用了控制存储器容量的80%。
- 1982年美国加州伯克利大学的RISC-I,斯坦福大学的MIPS,IBM公司的IBM801 相继宣告完成,这些机器被称为第一代RISC机。

Top 10 80x86 Instructions

° Rank	instruction	Integer Average Percent total executed
1	load	22%
2	conditional bran	ch 20%
3	compare	16%
4	store	12%
5	add	8%
6	and	6%
7	sub	5%
8	move register-re	gister 4%
9	call	1%
10	return	1%
	Total	96%

[°] Simple instructions dominate instruction frequency

(简单指令占主要部分,使用频率高!)

RISC 设计风格的主要特点

- (1) 简化的指令系统
 - 指令少 / 寻址方式少 / 指令格式少 / 指令长度一致
- (2) 以RR方式工作
 - 除Load/Store指令可访问存储器外,其余指令都只访问寄存器。
- (3) 指令周期短

以流水线方式工作, 因而除Load/Store指令外, 其他简单指令都只需一个或一个不到的时钟周期就可完成。

- (4) 采用大量通用寄存器,以减少访存次数
- (5) 采用组合逻辑电路控制,不用或少用微程序控制
- (6) 采用优化的编译系统, 力求有效地支持高级语言程序

MIPS、RISC(RISC-I到RISC-V)系列架构是典型的RISC处理器,82年以来新的指令集大多采用RISC体系结构

x86因为"兼容"的需要,保留了CISC的风格,同时也借鉴了RISC思想

第一讲 概述与指令系统设计

- 1. 指令系统概述
- 2. 指令系统设计
 - 1. 操作数及其寻址方式
 - 2. 操作类型和操作码编码
 - 3. 标志信息的生成与使用
- 3. 指令设计风格
- 4. 异常和中断处理机制

异常和中断

- •程序执行过程中CPU会遇到一些特殊情况, 使正在执行的程序被"中断"
 - CPU中止原来正在执行的程序,转到处理异常情况或特殊事件的程序去执行,结束 后再返回到原被中止的程序处(断点)继续执行。
- •程序执行被"中断"的事件有两类
 - 内部"异常": 在CPU内部发生的意外事件或特殊事件

按发生原因分为硬故障中断和程序性中断两类


硬故障中断: 如电源掉电、硬件线路故障等

程序性中断:执行某条指令时发生的"例外(Exception)"事件,如溢出、缺页、越界、越权、 越级、非法指令、除数为0、堆/栈溢出、访问超时、断点设置、单步、系统调用等

外部"中断":在CPU外部发生的特殊事件,通过"中断请求"信号向CPU请求处理。 如实时钟、控制台、打印机缺纸、外设准备好、采样计时到、DMA传输结束等。

异常和中断的处理

发生<mark>异常(exception)和中断(interrupt)</mark>事件后,系统将进入0S内核态对相应事件进行处理,即改变处理器状态(用户态→内核态)



用户进程的正常控制流中插入了一段内核控制路径

第二讲 指令系统实例: RISC-V

- 1. RISC-V指令系统概述
- 2. RISC-V指令参考卡和指令格式
- 3. RISC-V基础整数指令集
- 4. RISC-V可选的扩展指令集

RISC-V指令系统概述

- 设计目标
 - 广泛的适应性: 从最袖珍的嵌入式微控制器, 到最快的高性能计算机
 - 支持各种异构处理架构, 成为定制加速器的基础
 - 稳定的基础指令集架构,并能灵活扩展,且扩展时不影响基础部分
- 开源理念和设计原则
 - 本着"指令集应自由(Instruction Set Want to be Free)"的理念,指令集完全公开,且无需为指令集付费
 - 由一个非盈利性质的基金会管理,以保持指令集的稳定性,并加快生态建设
 - 与以前的增量ISA不同,遵循"大道至简"的设计哲学,采用模块化设计,既保持基础指令集的稳定,也保证扩展指令集的灵活配置
 - 特点:具有模块化结构、稳定性和可扩展性好,在简洁性、实现成本、功耗、性能和程序代码量等各方面具有显著优势
- RISC-V的模块化结构
 - 核心: RV32I + 标准扩展集: RV32M、RV32F、RV32D、RV32A = RV32G
 - 32位架构RV32G = RV32IMAFD, 其压缩指令集RV32C (指令长度16位)
 - 64位架构RV64G = RV64IMAFD, 其压缩指令集RV64C (指令长度16位)
 - 向量计算RV32V和RV64V;嵌入式RV32E(RV32I的子集,16个通用寄存器)

第二讲 指令系统实例: RISC-V

- 1. RISC-V指令系统概述
- 2. RISC-V指令参考卡和指令格式
 - 3. RISC-V基础整数指令集
- 4. RISC-V可选的扩展指令集

指令参考卡1

- 核心指令集: 基础整数指令 集 RV321 和 RV641
- ·特权指令:陷 阱指令对应的 返回指令、 wfi等待中断 指令、 sfence.vma虚 拟存储器的同 步操作
- 伪指令举例
- 压缩指令集: RV32C和RV64C

Base Inte	eger	Instructions: RV32	I and RV64I		RV Privilege	d Ins	tructions
Category Name			+RV64I		Category Name		
Shifts Shift Left Logical	R	SLL rd,rs1,rs2	SLLW rd,rs1,rs2		Trap Mach-mode trap retur	n R	MRET
Shift Left Log. Imm.	I	SLLI rd,rs1,shamt	SLLIW rd, rs1, shamt	5	Supervisor-mode trap return	n R	SRET
Shift Right Logical	R	SRL rd,rs1,rs2	SRLW rd,rs1,rs2		Interrupt Wait for Interrup	t R	WFI
Shift Right Log. Imm.	I	SRLI rd,rs1,shamt	SRLIW rd,rs1,shamt	:	MMU Virtual Memory FENC		SFENCE.VMA rs1,rs2
Shift Right Arithmetic	R	SRA rd,rs1,rs2	SRAW rd,rs1,rs2		Examples of the 60	RV Ps	eudoinstructions
Shift Right Arith. Imm.	I	SRAI rd,rs1,shamt	SRAIW rd,rs1,shamt	:	Branch = 0 (BEQ rs,x0,imm) B	BEQZ rs,imm
Arithmetic ADD	R	ADD rd,rs1,rs2	ADDW rd,rs1,rs2		Jump (uses JAL x0,imm) J	J imm
ADD Immediate	I	ADDI rd,rs1,imm	ADDIW rd,rs1,imm		MoVe (uses ADDI rd,rs,0) R	MV rd,rs
SUBtract	R	SUB rd,rs1,rs2	SUBW rd,rs1,rs2		RETum (uses JALR x0,0,ra) 1	RET
Load Upper Imm	U	LUI rd,imm	Ontional Com	nres	ssed (16-bit) Instruction		ension: PV32C
Add Upper Imm to PC	Ü	AUIPC rd,imm	Category Name	Fmt	RVC		RISC-V equivalent
Logical XOR	R	XOR rd,rs1,rs2	Loads Load Word	CL	C.LW rd',rsl',imm	LW	rd',rsl',imm*4
XOR Immediate	ī	XORI rd,rs1,imm	Load Word SP	CI	C.LWSP rd,imm	LW	rd,sp,imm*4
OR	Ř	OR rd,rs1,rs2	Float Load Word SP	CL	C.FLW rd',rsl',imm	FLW	rd',rsl',imm*8
OR Immediate	ī	ORI rd,rs1,imm	Float Load Word	CI	C.FLWSP rd,imm	FLW	rd,sp,imm*8
AND	R	AND rd,rs1,rs2	Float Load Double	CL	C.FLD rd',rsl',imm	FLD	rd',rs1',imm*16
AND Immediate	ī	ANDI rd,rs1,imm	Float Load Double SP	CI	C.FLDSP rd,imm	FLD	rd,sp,imm*16
Compare Set <	R	SLT rd,rs1,rs2	Stores Store Word	CS	C.SW rs1',rs2',imm	SW	rs1',rs2',imm*4
Set < Immediate	I	SLTI rd,rsl,imm	Store Word SP	CSS	C.SWSP rs2,imm	SW	rs2,sp,imm*4
Set < Unsigned	R	SLTU rd,rs1,rs2	Float Store Word	CS	C.FSW rs1',rs2',imm	FSW	rs1',rs2',imm*8
Set < Imm Unsigned	I	SLTIU rd,rsl,imm	Float Store Word SP	CSS	C.FSWSP rs2,imm	FSW	rs2,sp,imm*8
Branches Branch =	В	BEQ rs1,rs2,imm	Float Store Double	CS	C.FSD rs1',rs2',imm	FSD	rs1',rs2',imm*16
Branch ≠	В	BNE rs1,rs2,imm	Float Store Double SP	CSS	C.FSDSP rs2,imm	FSD	rs2,sp,imm*16
Branch <	В	BLT rs1,rs2,imm	Arithmetic ADD	CR	C.ADD rd,rsl	ADD	rd,rd,rsl
Branch ≥	В	BGE rs1,rs2,imm	ADD Immediate	CI	C.ADDI rd,imm	ADDI	rd,rd,imm
Branch < Unsigned	В		ADD SP Imm * 16	CI	C.ADDI16SP x0,imm	ADDI	sp,sp,imm*16
Branch ≥ Unsigned	В	BLTU rs1,rs2,imm BGEU rs1,rs2,imm	ADD SP IIIII * 16	CIW	C.ADDI16SP x0,1mm	ADDI	rd',sp,imm*4
Jump & Link J&L	j	JAL rd,imm	SUB	CR	C.SUB rd,rs1	SUB	rd,rd,rsl
Jump & Link Register	ī	JALR rd,rs1,imm	AND	CR			
		FENCE	-		C.AND rd,rsl C.ANDI rd,imm	ANDI	rd,rd,rsl rd,rd,imm
Synch Synch thread	I		AND Immediate	CI			
Synch Instr & Data Environment CALL	I	FENCE.I	OR	CR	C.OR rd,rsl	OR	rd,rd,rsl
	I	ECALL	eXclusive OR	CR	C.XOR rd,rsl	AND	rd,rd,rsl
BREAK	I	EBREAK	MoVe	CR	C.MV rd,rsl	ADD	rd,rs1,x0
Combined Status Books		(CCD)	Load Immediate	CI	C.LI rd,imm	ADDI	
Control Status Regis	•		Load Upper Imm Shifts Shift Left Imm	CI	C.LUI rd,imm	LUI	rd,imm
Read/Write	I	CSRRW rd,csr,rs1			C.SLLI rd,imm	SLLI	rd,rd,imm
Read & Set Bit	I	CSRRS rd,csr,rsl	Shift Right Ari. Imm. Shift Right Log. Imm.	CI	C.SRAI rd,imm	SRAI	rd,rd,imm
Read & Clear Bit Read/Write Imm	I	,	Branches Branch=0	CB	C.SRLI rd,imm C.BEOZ rs1',imm	SRLI	rd,rd,imm
Read & Set Bit Imm	I	CSRRWI rd,csr,imm CSRRSI rd,csr,imm	Branch≠0	CB	C.BEQZ rs1',imm C.BNEZ rs1',imm	BEQ	rs1',x0,imm
Read & Clear Bit Imm	Ī	CSRRCI rd, csr, imm	Jump Jump	CJ	C.J imm	BNE	rs1',x0,imm
Read & Clear Bit Illilli		CSRRCI Id, CSI, Illuli	Jump Register	CR	C.JR rd,rs1	JAL JALR	x0,imm x0,rs1,0
			Jump & Link J&L		C.JAL imm	JAL	ra,imm
Loads Load Byte	I	LB rd,rs1,imm	Jump & Link Register	CR	C.JALR rs1	1	ra,rs1,0
Load Halfword	I	LH rd,rs1,imm	System Env. BREAK	CI	C.EBREAK	EBREZ	
Load Byte Unsigned	ī	LBU rd,rs1,imm	+RV64I		Optional Compress		
Load Half Unsigned	Ī	LHU rd,rs1,imm			All RV32C (except C.JAL, 4 v		
Load Word	Ī	LW rd,rs1,imm	LWU rd,rs1,imm LD rd,rs1,imm		ADD Word (C.ADDW)		ad Doubleword (C.LD)
Stores Store Byte	S		LU, ISI, IMM		,		Doubleword SP (C.LDSP
		SB rs1,rs2,imm			ADD Imm. Word (C. ADDIW)		,
Store Halfword	S	SH rsl,rs2,imm	an		SUBtract Word (C.SUBW)		ore Doubleword (C.SD)
Store Word	S	SW rs1,rs2,imm	SD rs1,rs2,imm			Store	Doubleword SP (C.SDSP

指令参考卡2

扩展指令集

乘除运算指令集RVM、原子操作指令集RVA、浮点运算指令集RVF和RVD、向量操作指令集RVV

通用寄存器的调用约定

32个定点通用寄存器x0~x31; 32个浮点寄存器f0~f31;通 用寄存器x0中恒0;x1中返回 地址;x2、x3和x4分别为栈 指针、全局指针和线程指针

	Optional	Mul	tiply-Divide 1	Instruction Ext	tension: RVI	М		Optional	Vect	or Exter	nsion: RVV
Category	Name	Fmt		ıltiply-Divide)		RV64M		Name			/32V/R64V
Multiply	MULtiply		MUL	rd,rsl,rs2	MULW	rd,rs	l,rs2	SET Vector Len.	R	SETVL	rd,rs1
	MULtiply High	R	MULH	rd,rs1,rs2				MULtiply High	R	VMULH	rd,rs1,rs2
MULtiply	High Sign/Uns	R	MULHSU	rd,rs1,rs2				REMainder	R	VREM	rd,rs1,rs2
MU	Utiply High Uns	R	MULHU	rd,rs1,rs2				Shift Left Log.	R	VSLL	rd,rs1,rs2
Divide	DIVide	R	DIV	rd,rs1,rs2	DIVW	rd,rs1	1.rs2	Shift Right Log.	R	VSRL	rd,rs1,rs2
	IVide Unsigned	R	DIVU	rd,rs1,rs2	D1111	14,15	.,	Shift R. Arith.	R	VSRA	rd,rs1,rs2
Remainde	-	R	REM	rd,rs1,rs2	REMW	rd,rs	1 202	LoaD	I	VLD	rd,rs1,imm
	ainder Unsigned	R	REMU	rd,rs1,rs2				LoaD Strided	R	VLDS	rd,rs1,rs2
KEM	amder onsigned	ĸ	KEMU	rd,rs1,rs2	REMUW	rd,rs	l,rs2				
	Optio	onal	Atomic Inst	ruction Extens	ion: RVA			LoaD indeXed	R	VLDX	rd,rs1,rs2
Category	Name	Fmt	RV32A	(Atomic)	+/	RV64A		STore	s	VST	rd,rs1,imm
Load	Load Reserved	R	LR.W	rd,rs1	LR.D	rd,rs	1	STore Strided	R	VSTS	rd,rs1,rs2
Store S	tore Conditional	R	SC.W	rd,rs1,rs2	SC.D	rd,rs	l,rs2	STore indeXed	R	VSTX	rd,rs1,rs2
Swap	SWAP	R	AMOSWAP.W	rd,rs1,rs2	AMOSWAP.D	rd,rs	l,rs2	AMO SWAP	R	AMOSWAP	rd,rs1,rs2
Add	ADD	R	AMOADD.W	rd,rs1,rs2	AMOADD.D	rd,rs	l,rs2	AMO ADD	R	AMOADD	rd,rs1,rs2
Logical	XOR	R	AMOXOR.W	rd,rs1,rs2	AMOXOR.D	rd,rs	l,rs2	AMO XOR	R	AMOXOR	rd,rs1,rs2
	AND	R	AMOAND.W	rd,rs1,rs2	AMOAND.D	rd,rs	l,rs2	AMO AND	R	AMOAND	rd,rs1,rs2
	OR	R	AMOOR.W	rd,rs1,rs2	AMOOR.D	rd,rs	l,rs2	AMO OR	R	AMOOR	rd,rs1,rs2
Min/Max	MINimum	R	AMOMIN.W	rd,rs1,rs2	AMOMIN.D	rd,rs	l,rs2	AMO MINimum	R	AMOMIN	rd,rs1,rs2
	MAXimum	R	W. XAMOMA	rd,rs1,rs2	AMOMAX.D	rd, rs	l,rs2	AMO MAXimum	R	AMOMAX	rd,rs1,rs2
MIN	imum Unsigned	R	AMOMINU.W	rd,rs1,rs2	AMOMINU.D	rd,rs		Predicate =	R	VPEQ	rd,rs1,rs2
MAX	imum Unsigned	R	AMOMAXU.W	rd,rs1,rs2	AMOMAXU.D	rd,rs1	l,rs2	Predicate ≠	R	VPNE	rd,rs1,rs2
Tv	vo Ontional I	Float	ina-Point In	struction Exter	nsions: RVF	& RVD		Predicate <	R	VPLT	rd,rs1,rs2
Category	Name			(SP,DP Fl. Pt.)		64{F D}		Predicate ≥	R	VPGE	rd,rs1,rs2
	ove from Integer	R	FMV.W.X	rd,rs1	FMV.D.X	rd,rs	1	Predicate AND	R	VPAND	rd,rs1,rs2
	Move to Integer	R	FMV.X.W	rd,rs1	FMV.X.D	rd,rs		Pred. AND NOT	R	VPANDN	rd,rs1,rs2
	onVerT from Int	R	FCVT.{S D}.W	rd,rs1	FCVT.{S D}.			Predicate OR	R	VPOR	rd,rs1,rs2
	m Int Unsigned	R	FCVT. {S D} . WI		FCVT.{S D}.			Predicate XOR	R	VPXOR	rd,rs1,rs2
Convertino	ConVerT to Int	R	FCVT.W.{S D}	rd,rs1	FCVT.L. (S D			Predicate NOT	R	VPNOT	rd,rsl
ConVerT	to Int Unsigned	R	FCVT.WU. (S D)		FCVT.LU. {S			Pred. SWAP	R	VPSWAP	rd,rsl
Load	Load	I	FL{W,D}	rd,rs1,imm				MOVe	R	VMOV	rd,rs1
		S			Calling (ConVerT	R		-
Store Arithmetic	Store C ADD		FS{W,D} FADD.{S D}	rs1,rs2,imm rd,rs1,rs2	Register x0	ABI Name	Saver	ADD	R	VADD	rd,rsl rd,rsl,rs2
Aritimieti	SUBtract	R			x1		Caller			VSUB	
	MULtiply	R	FSUB. {S D} FMUL. {S D}	rd,rs1,rs2 rd,rs1,rs2	x1 x2	ra	Callee		R	VMUL	rd,rs1,rs2 rd,rs1,rs2
	DIVide	R			x2 x3	sp	Callee	DIVide	R	VDIV	
		R	FDIV. (S D)	rd,rs1,rs2		gp			R		rd,rs1,rs2
Mul-Add	SQuare RooT Multiply-ADD		FSQRT. (S D)	rd,rs1	×4	tp t0-2	Caller	SQuare RooT Multiply-ADD	R	VSQRT	rd,rs1,rs2
		R	FMADD. (S D)	rd,rs1,rs2,rs3	x5-7		Callee		R		rd,rs1,rs2,rs3
	ultiply-SUBtract	R	FMSUB. {S D}	rd,rs1,rs2,rs3	II .	s0/fp	Callee		R	VFMSUB	rd,rs1,rs2,rs3
_	ultiply-SUBtract	R		rd,rs1,rs2,rs3		s1	Caller		R		rd,rs1,rs2,rs3
	ve Multiply-ADD t SiGN source			rd,rs1,rs2,rs3		a0-1					rd,rs1,rs2,rs3
			FSGNJ. {S D}	rd,rs1,rs2	x12-17	a2-7	Caller	SiGN inJect Neg SiGN inJect		VSGNJ	rd,rs1,rs2
_	ive SiGN source	R R	FSGNJN.{S D}		x18-27	s2-11	Caller		R	VSGNJN VSGNJX	rd,rs1,rs2
Min/Max	Kor SiGN source MINimum	R	FSGNJX.{S D} FMIN.{S D}	rd,rs1,rs2 rd,rs1,rs2	x28-31 f0-7	t3-t6 ft0-7	Caller		R	VSGNJX	rd,rs1,rs2 rd,rs1,rs2
Compare	MAXimum	R	FMAX.{S D}	rd,rs1,rs2	f8-9	fs0-1	Callee		R	VMAX	rd,rs1,rs2
-	compare Float =	R	FEQ. {S D}	rd,rs1,rs2	f10-11	fa0-1	Caller	XOR	R	VXOR	rd,rs1,rs2
	compare Float <	R	FLT. {S D}	rd,rs1,rs2	f12-17	fa2-7	Caller		R	VOR	rd,rs1,rs2
	ompare Float ≤	R	FLE. {S D}	rd,rs1,rs2	f18-27	fs2-11	Callee		R	VAND	rd,rs1,rs2
	e CLASSify type	R	FCLASS.{S D}	rd,rs1	f28-31	ft8-11	Caller	CLASS	R	VCLASS	rd,rsl
Configure	Read Status	R	FRCSR	rd	zero	Hardwire	d zero	SET Data Conf.	R	VSETDCF	3 rd,rs1
Read	Rounding Mode	R	FRRM	rd	ra	Return a	ddress	EXTRACT	R	VEXTRAC	r rd,rs1,rs2
	Read Flags	R	FRFLAGS	rd	sp	Stack poi		MERGE	R	VMERGE	rd,rs1,rs2
9	wap Status Reg	R	FSCSR	rd,rs1		Global po		SELECT			rd,rs1,rs2
		_			gp			SELECT	_^	VOLUECT	ruireliter
Swap	Rounding Mode	R	FSRM	rd,rsl	tp	Thread p					
	Swap Flags	R	FSFLAGS	rd,rs1	t0-0,ft0-7	Tempora					
Swap Roun	ding Mode Imm	I	FSRMI	rd,imm	s0-11,fs0-11	Saved re	gisters				
S	wap Flags Imm	I	FSFLAGSI	rd,imm	a0-7,fa0-7	Function	args				
_		_			y===- /		9-				

RV32I寄存器的功能定义和两种汇编表示

寄存器	ABI 名	功能描述	被调用过程保存?
х0	zero	硬编码 0	
x1	ra	返回地址	否
x2	sp	栈指针	是
х3	gp	全局指针	
х4	tp	线程指针	
х5	t0	临时寄存器	否
x6~x7	t1~t2	临时寄存器	否
x8	s0/fp	保存寄存器/帧指针	是
х9	s1	保存寄存器	是
x10~x11	a0~a1	过程参数/返回值	否
x12~x17	a2~a7	过程参数	否
x18~x27	s2~s11	保存寄存器	是
x28~x31	t3~t6	临时寄存器	否

Registers are referenced either by number—x0, ... x31, or by name —zero, ra, s1... t0.

32位RISC-V指令格式

- 共有6种指令格式
 - R-型为寄存器操作数指令
 - I-型为短立即数或装入(Load)指令
 - S-型为存储(Store)指令
 - B-型为条件跳转指令
 - U-型为长立即数操作指令
 - J-型为无条件跳转指令

- ◆ opcode: 操作码字段
- ◆ rd、rs1和rs2: 通用寄存器编号
- ◆ imm: 立即数, 其位数在括号[]中表示
- ◆ funct3和funct7:分别表示3位功能码和7位功能码,和opcode字段一起定义指令的操作功能

	31	27	26	25	24	20	19	15	14	12	11	7	6	0
R		funct7			r	s2	rs1		fun	ct3	1	d	opeo	ode
I		ir	nm	11:0)]		rs1		fun	ct3	1	d	opco	ode
S		imm[11:	5]		r	s2	rsl		fun	ct3	imn	1[4:0]	opco	ode
В	- 1	imm[12 10]):5]		r	s2	rsl		fun	ct3	imm[4:1[11]	opco	ode
U					imm	[31:12]					1	d	opco	ode
J				imn	n[20 10]):1 11 19	9:12]				1	ď	opco	ode

16位RISC-V压缩指令格式

- 共有8种指令格式。与32位指令相比,16位指令中的一部分寄存器编号还是占5位。指令变短了,但还是32位架构,处理的还是32位数据,还是有32个通用寄存器。
- 为了缩短指令长度,操作码op、功能码funct、立即数imm和另一部分寄存器编号的位数都减少了。
- 每条16位指令都有功能完全相同的32位指令,在执行时由硬件先转换为32位指令再执行。目的是:缩短程序代码量,用少量时间换空间!

	15 14 1	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CR	fur	ct4			ro	l/rs	1				rs2			0	р
CI	funct3	iı	mm		ro	l/rs	1			j	imm	ı		0	р
css	funct3			i	$_{ m mm}$						rs2			0	р
CIW	funct3				i	mn	1					rd'		0	р
CL	funct3		in	nm			rs1'		im	m		rd'		0	р
cs	funct3		in	ım			rs1'		im	m		rs2'		0	р
СВ	funct3		off	set			rs1'			C	offse	t		0	p
CJ	funct3					ju	mp	targ	get					0	р

第二讲 指令系统实例: RISC-V

- 1. RISC-V指令系统概述
- 2. RISC-V指令参考卡和指令格式
- 3. RISC-V基础整数指令集
- 4. RISC-V可选的扩展指令集

• 包含:

• 存数 (Store)

```
• 移位(Shifts)
• 算术运算(Arithmetic)
                       整数运算
• 逻辑运算(Logical)
                       类指令
• 比较 (Compare)
• 分支 (Branch)
                         控制转移
• 跳转链接(Jump & Link)
                          类指令
• 同步(Synch)
• 环境(Environment)
                          系统控制
• 控制状态寄存器(Control
                          类指令
 Status Register)
• 取数(Load)
```

存储访问类指令

RTL规定:

R[r]: 通用寄存器r的内容 M[addr]: 存储单元addr的内 容

M[R[r]]:寄存器r的内容所指存储单元的内容

PC: PC的内容

M[PC]: PC所指存储单元的内容

SEXT[imm]: 对imm进行符号 扩展

ZEXT[imm]: 对imm进行零扩 展

传送方向用 ←表示,即传送 源在右,传送目的在左

東攵
箑
11/
4X T
入入
<u>`</u>
44
目
7
米
尖
#
JĦ
\rightarrow
~

31 25	24 20	19 15	14 12	11 7	6 0	
	imm[31:12]			rd	0110111	U lui
	imm[31:12]			rd	0010111	U auipc
imm[11:0]		rs1	000	rd	0010011	I addi
imm[11:0]		rs1	010	rd	0010011	I slti
imm[11:0]		rs1	011	rd	0010011	I sltiu
imm[11:0]		rs1	100	rd	0010011	I xori
imm[11:0]		rs1	110	rd	0010011	I ori
imm[11:0]		rs1	111	rd	0010011	I andi
0000000	shamt	rs1	001	rd	0010011	I slli
0000000	shamt	rs1	101	rd	0010011	I srli
0100000	shamt	rs1	101	rd	0010011	I srai
0000000	rs2	rs1	000	rd	0110011	R add
0100000	rs2	rs1	000	rd	0110011	R sub
0000000	rs2	rs1	001	rd	0110011	R sll
0000000	rs2	rs1	010	rd	0110011	R slt
0000000	rs2	rs1	011	rd	0110011	R sltu
0000000	rs2	rs1	100	rd	0110011	R xor
0000000	rs2	rs1	101	rd	0110011	R srl
0100000	rs2	rs1	101	rd	0110011	R sra
0000000	rs2	rs1	110	rd	0110011	R or
0000000	rs2	rs1	111	rd	0110011	R and

U型指令共2条

31	25 24	20 19	15 14	12	11 7	6 0	_
	imm[31:	12]			rd	0110111	U lui
	imm[31:	12]			rd	0010111	U auipc

lui rd, imm20: 将立即数imm20存到rd寄存器高20位,低12位为0。该指令和 "addi rd, rs1, imm12"结合,可以实现对一个32位变量赋初值。

举例: 请给出C语句 "int x=-8191;" 对应的RISC-V机器级代码。

解: C语句 "int x=-8191;" 对应的RISC-V机器指令和汇编指令为:

1111 1111 1111 1111 1110 00101 0110111 | lui x5, 1048574 | #R[x5] ←FFFF E000H

0000 0000 0001 00101 000 00101 0010011 addi x5, x5, 1 $\#R[x5] \leftarrow R[x5] + SEXT[001H]$

-8191的机器数为: 1111 1111 1111 1110 0000 0000 0001

SEXT表示符号扩展

auipc rd, imm20:将立即数imm20加到PC的高20位上,结果存rd。可用指令 "auipc x10, 0" 获取当前PC的内容,存入寄存器x10中。

I 型指令共9条, 其中三条为用立即数指定所移位数的移位指令

31 25	24 20	19 15	14 12	11 7	6 0	
imm[11:0]		rs1	000	rd	0010011	I addi
imm[11:0]		rs1	010	rd	0010011	I slti
imm[11:0]		rs1	011	rd	0010011	I sltiu
imm[11:0]		rs1	100	rd	0010011	I xori
imm[11:0]		rs1	110	rd	0010011	I ori
imm[11:0]		rs1	111	rd	0010011	I andi
0000000	shamt	rs1	001	rd	0010011	I slli
0000000	shamt	rs1	101	rd	0010011	I srli
0100000	shamt	rs1	101	rd	0010011	I srai

操作码opcode: 都是0010011, 其功能由funct3指定,

- · 当funct3=101时,再由高7位区分是算术右移(srai)还是逻辑右移(srli)。
- shamt: 指出移位位数,因为最多移31位,故用5位即可。
- imm[11:0]: 12位立即数,符号扩展为32位,作为第2个源操作数,和R[rs1](寄存器rs1中的内容)进行运算、结果存rd。

R型指令 共10条

31	25.24 2	0 19 15	14 12	11 7	6 0	
0000000	rs2	rs1	000	rd	0110011	R add
0100000	rs2	rs1	000	rd	0110011	R sub
0000000	rs2	rs1	001	rd	0110011	R sll
0000000	rs2	rs1	010	rd	0110011	R slt
0000000	rs2	rs1	011	rd	0110011	R sltu
0000000	rs2	rs1	100	rd	0110011	R xor
0000000	rs2	rs1	101	rd	0110011	R srl
0100000	rs2	rs1	101	rd	0110011	R sra
0000000	rs2	rs1	110	rd	0110011	R or
0000000	rs2	rs1	111	rd	0110011	R and

操作码opcode: 都是0110011, 其功能由funct3指定,而当funct3=000、101时,再由funct7区分是加(add)还是减(sub)、逻辑右移(srl)还是算术右移(sra)。

rs1、rs2、rd: 5位通用寄存编号,共32个;两个源操作数分别在rs1和rs2寄存器中,结果存rd。sll:逻辑左移指令,无算术左移指令。因逻辑左移和算术左移结果完全相同!

4条比较指令: 带符号小于(slt、slti)、无符号小于(sltu、sltiu)

例如, "sItiu rd, rs1, imm12"功能为:将rs1内容与imm12符号扩展结果按无符号整数比较,若小于,则1存入rd中;否则,0存入rd中。

举例:假定变量x、y和z都是long long型,占64位,x的高、低32位分别存放在寄存器x13、x12中;y的高、低32位分别存放在寄存器x15、x14中;z的高、低32位分别存放在寄存器x11、x10中,请写出C语句"z=x+y;"对应的32位字长RISC-V机器级代码。

解: 可通过sltu指令将低32位的进位加入到高32位中。

0000000 01110 01100 000 01010 0110011 add x10, x12, x14 $\#R[x10] \leftarrow R[x12] + R[x14]$

0000000 01100 01010 011 01011 0110011 sltu x11, x10, x12 #若R[x10]<R[x12],则R[x11]←1(若和比加数小,则一定有进位)

0000000 01111 01101 000 10000 0110011 add x16, x13, x15 $\#R[x16] \leftarrow R[x13] + R[x15]$

0000000 10000 01011 000 01011 0110011 add x11, x11, x16 $\#R[x11] \leftarrow R[x11] + R[x16]$

	:[20]10.	2017	1014	1211	1 1101	
31	25 24	20.19	15 14	12 11	7.6	0

控制转移 类指令

imn	rd	1101111	J jal			
imm[11:0]	rs1	000	rd	1100111	I jalr	
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011	B beq
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	B bne
imm[12 10:5]	rs2	rs1	100	imm[4:1 11]	1100011	B blt
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	B bge
imm[12 10:5]	rs2	rs1	110	imm[4:1 11]	1100011	B bltu
imm[12 10:5]	rs2	rs1	111	imm[4:1 11]	1100011	B bgeu

J型: jal 功能为: R[rd]←PC+4; PC←PC+SEXT[imm[20:1]<<1]

rd指定为x1时可实现过程调用;指定为x0时,可实现无条件跳转。

I型: jalr功能为: R[rd]←PC+4; PC←R[rs1]+SEXT[imm[12]]

指令 "jalr x0, x1, 0" 可实现过程调用的返回。

B型: 皆为分支指令,其中,bltu、bgeu分别为无符号数比较小于、大于等于转移。转移目标地址=PC+SEXT[imm[12:1]<<1]

<<1: 指令地址总是2的倍数(RV32G、RV32C指令分别为4、2字节长)

举例: 若int型变量x、y、z分别存放在寄存器x5、x6、x7中,写出C语句 "z=x+y;"对应的RISC-V 机器级代码,要求检测是否溢出。

解: 当x、y为int类型时,若 "y<0且x+y≥x"或者 "y≥0且x+y<x",则x+y溢出。可通过sIti指令对y与0进行比较。

```
0000000 00110 00101 000 00111 0110011 add x7, x5, x6 #R[x7]←R[x5]+R[x6]
0000 0000 0000 00110 010 11100 0010011 slti x28, x6, 0 #若R[x6]<0, 则R[x28]←1
0000000 00101 00111 010 11101 0110011 slt x29, x7, x5 #若R[x7]<R[x5] 则R[x29]←1
0000010 11101 11100 001 10000 1100011 bne x28, x29, overflew #若R[x28]≠R[x29] #则转溢出处理
```

.....

overflew: imm[12|10:5] rs2 rs1 001 imm[4:1|11] 1100011

假定标号为overflew的指令与 "bne x28, x29, overflew"之间相距20条指令, 每条指令4字节,则 "bne x28, x29, overflew"指令中的偏移量应为80,因此,指令中的立即数为40=0000 0010 1000B,按照B-型格式,该指令的机器码为 "0000010 11101 11100 001 10000 1100011"。

25.24

存储访问指令

21

31	25	24 20	19 15	14 12	11 /	0 0	
	imm[11:0]		rs1	000	rd	0000011	I lb
imm[11:0]			rs1	001	rd	0000011	I lh
imm[11:0]			rs1	010	rd	0000011	I lw
imm[11:0]			rs1	100	rd	0000011	I lbu
imm[11:0]			rs1	101	rd	0000011	I lhu
imi	n[11:5]	rs2	rs1	000	imm[4:0]	0100011	S sb
imi	n[11:5]	rs2	rs1	001	imm[4:0]	0100011	S sh
imı	n[11:5]	rs2	rs1	010	imm[4:0]	0100011	S sw
							_

20.10

15 14

12 11

I型: 5条取数(Load)指令。功能: R[rd]←M[R[rs1]+SEXT[imm[12]]。Ibu、Ihu: 分别为无符号字节、半字取,取出数据按0扩展为32位,装入rd

S型: 3条存数 (Store) 指令。功能: M[R[rs1]+SEXT[imm[12]] ← R[rs2]. sb、sh: 分别将rs2 寄存器中低8、16位写入存储单元中。

汇编形式: 存储地址可写成imm12(rs1)。

系控类令统制指

31	25	24 20	19 15	14 12	11 7	6 0	
0000	pred	succ	00000	000	00000	0001111	I fence
0000	0000	0000	00000	001	00000	0001111	I fence.i
	00000000000		00000	00	00000	1110011	I ecall
	00000000000		00000	000	00000	1110011	I ebreak
	csr		rs1	001	rd	1110011	I csrrw
	csr			010	rd	1110011	I csrrs
	csr		rs1	011	rd	1110011	I csrrc
	csr		zimm	101	rd	1110011	I csrrwi
	csr		zimm	110	rd	1110011	I csrrsi
	csr			111	rd	1110011	I csrrci

fence: RISC-V架构在不同硬件线程之间使用宽松一致性模型, fence和fence. i 两条屏障指令, 用于保证一定的存储访问顺序。

ecall和ebreak: 陷阱(trap)指令,也称自陷指令,主要用于从用户程序陷入到操作系统内核(ecall)或调试环境(ebreak)执行,因此也称为环境(Environment)类指令。

csrxxx: 6条csr指令用于设置和读取相应的控制状态寄存器(CSR)。

第二讲 指令系统实例: RISC-V

- 1. RISC-V指令系统概述
- 2. RISC-V指令参考卡和指令格式
- 3. RISC-V基础整数指令集
- 4. RISC-V可选的扩展指令集

RISC-V可选的控制指令集

◆ 标准扩展指令集

- RV32I基础指令集之上,可标准扩展RV32M、RV32F/D、RV32A,以形成32位架构合集RV32IMAFD,也 称为RV32G
- RV32G基础上,对每个指令集进行调整和添加,可形成64位架构RV64G,原先在RV32G中处理的数据 将调整为64位。但为了支持32位数据操作,每个64位架构指令集中都会添加少量32位数据处理指令。

◆ RISC-V扩展集包括

- 针对64位架构需要,在47条RV32I指令基础上,增加12条整数指令(+RV64I),包括6条32位移位指令、3条32位加减运算指令、两条64位装入(Load)指令和1条64位存储(Store)指令,故RV64I共59条指令。
- 针对乘除运算需要,提供了32位架构乘除运算指令集RV32M中的<u>8条指令</u>,并在此基础上增加了4条 RV64M专用指令(+RV64M)
- 针对浮点数运算的需要,提供了32位架构的单精度浮点处理指令集RV32F和双精度浮点处理指令集RV32D,并在此基础上分别增加了RV64F和RV64D专用指令集(+RV64F)和(+RV64D)。
- 针对事务处理和操作原子性的需要,提供了32位架构原子操作指令集RV32A以及RV64A专用指令集(+RV64A)。关于事务处理和原子性操作问题的说明可参考第8章。
- ◆ 向量处理指令集RVV、未来可选扩展指令集RVB、RVE、RVH、······

RISC-V中整数的乘、除运算处理

- 乘法指令: mul, mulh, mulhu, mulhsu
 - mul rd, rs1, rs2: 将低32位乘积存入结果寄存器rd
 - mulh、mulhu:将两个乘数同时按带符号整数(mulh)、同时按无符号整数(mulhu)相乘,高32位乘积存入rd中
 - mulhsu:将两个乘数分别作为带符号整数和无符号整数相乘后得到的高32位乘积存入rd中
 - 得到64位乘积需要两条连续的指令,其中一定有一条是mul指令,实际执行时只有一条指令
 - 两种乘法指令都不检测溢出,而是直接把结果写入结果寄存器。由软件根据结果寄存器的值 自行判断和处理溢出

问题: 如何

判断溢出?

- 除法指令: div , divu , rem , remu
 - div / rem: 按带符号整数做除法,得到商 / 余数
 - divu / remu: 按无符号整数做除法,得到商 / 余数
- · RISC-V指令不检测和发出异常,而是由系统软件自行处理

整数的乘运算

- 硬件可保留2n位乘积,故有些指令的乘积为2n位,可供软件使用
- 如果程序不采用防止溢出的措施,且编译器也不生成用于溢出处理的代码,就会发生一些由于整数溢出而带来的问题。
- 指令: 分无符号数乘指令、带符号整数乘指令
- 乘法指令的操作数长度为n, 而乘积长度为2n, 例如:
 - IA-32中,若指令只给出一个操作数SRC,则另一个源操作数隐含在累加器AL/AX/EAX中,将 SRC和累加器内容相乘,结果存放在AX(16位时)或DX-AX(32位时)或EDX-EAX(64位时) 中。
 - MIPS中, mult会将两个32位带符号整数相乘,得到的64位乘积置于两个32位内部寄存器Hi和Lo中,因此,可以根据Hi寄存器中的每一位是否等于Lo寄存器中的第一位来进行溢出判断。
 - RISC-V中,用 "mul rd, rs1, rs2" 获得低32位乘积并存入结果寄存器rd中; mulh、mulhu指令分别将两个乘数同时按带符号整数、同时按无符号整数相乘后,得到的高32位乘积存入rd中

乘法指令可生成溢出标志,编译器也可使用2n位乘积来判断是否溢出!