期末复习

- 大学英语
- 问题求解
- 数逻
  - 题型1 选择
    - 信息编码
      - 定点数
        - 真值
        - 原码（符号位+单纯数值位）
          - +0、-0
          - 表示范围“少一个数”，正负对称
        - 补码（正数不变负数每位取反（含符号）+1）
          - +0、-0一样
          - 表示范围负数多一个
          - 为什么好?
            - PPT
        - 移码（偏移的补码）
        - 反码（逐位取反）
        - c语言应用
          - 机器数的解释
            - 用移码解释为二进制后比较
          - 精度丢失问题
            - 单精度，双精度与更小的int
        - 这数是多少?不确定!
      - 浮点数
        - 符号位、尾数和阶码（移码）
          - 阶码：0偏移至127，正数编码后-1
        - 规格化
          - 定义：小数点前只有一位非0数
          - 规格化的阶1码不全0也不全1
          - 全0：正负0、极小；全1：正负无穷（frac全0）、NaN
          - 尾码规格化
      - 非数值
        - BCD码
        - ASCII
          - 30-39,41,61（H）
        - 汉字
          - 区位码
          - 国标码=区位+2020
          - 机内码=国标+8080
        - 格雷码
          - 

            构造格雷码有两种方法：

            1、基于反射码的原理：若以高位0和1的交界为轴，低位的编码是轴对称的；

            2、利用二进制转换
            - N位二进制数字从右向左，从0到n-1编号；
            - 如果第i位和第i+1位相同，则格雷码的第i位为0，否则为1（异或）。
          - 

            4位格雷码

Decimal	Binary	Gray	Decimal	Binary	Gray
0	0000	0000	8	1000	1100
1	0001	0001	9	1001	1101
2	0010	0011	10	1010	1111
3	0011	0010	11	1011	1110
4	0100	0110	12	1100	1010
5	0101	0111	13	1101	1011
6	0110	0101	14	1110	1001
7	0111	0100	15	1111	1000
        - 汉明码
          - 

            编码方法：
            - 从右向左给编码中的每个位置编号：2^i-1 ~1；在2的幂次位置上设置为校验位，其余位置为信息位；
            - 如果信息位的位置编号和校验位的位置编号在相同的位置上都是1，则这些信息位和校验位组成一个组。
              - 如校验位2(010)和信息位3(011)、6(110)、7(111)组成一组。
            - 每组生成1位偶校验位。
          - 

            7位汉明码的奇偶检验矩阵

          - 1位错情况：j位=>非法编码。
            - 该错将引起包含j位的那些组的奇偶性不正确。
            - 每一位至少包含在一个组中。

            两位错：j和k
            - 同时包含j和k位的分组，奇偶性不变。
            - 因为j和k的二进制表示中，至少有1位不同，因此，j和k肯定有不相同的分组，从而导致对应的分组奇偶校验错误。
          - 增加全局奇偶校验，能更好判断
      - 字
        - 小端和大端
          - 大端从最高有效字节MSB开始，从左到右直接读
          - 小端从最低有效字节LSB开始，从右到左合并读
        - 单位
          - 小b是0/1位，比特
          - 大B是字节，“白特”
          - KB...一次乘1024，KiB等等同意义，但带宽kb/s一次乘1000
    - 布尔代数与组合电路
      - 真值表/假设法
      - 完备逻辑
        - 与非、或非
      - 对偶性
        - 积之和、和之积、最小项、最大项
      - 质蕴含项、实质蕴含项
        - 质蕴含项是卡诺图的“最大块”
        - 实质蕴含项是卡诺图“不可被替代的最大块”
        - 找完实质蕴含项后还要最小覆盖
      - 卡诺图
        - 00 01 11 10
      - 电路图与表达式一一对应，表达式和真值表不一一对应
    - 认识电路&时序电路
      - 认识电路
        - 认识PMOS、NMOS
        - 电气特性
          - 噪声容积
          - 转换时间
          - 传输延迟
        - 三态门
      - 次态激励逻辑、状态记忆、输出逻辑、Mealy&Moore
      - 锁存与触发
        - 有效时改变，无效则锁住
        - 时钟每次变就触发
      - 状态与功能表达
        - 功能表
        - 有限状态图
        - 状态表
          - 状态转移表
            - 特征方程
        - 波形图
        - 状态编码
      - 双稳态元件的亚稳态
        - 脑子瓦特，俩反向输出一样
      - 时间
        - 建立时间
        - 锁存延迟
        - 保持时间
    - 运算方法
      - 原码小数扩展
      - 补码左移与右移
      - 四位全先行进位加法器延迟6T
      - 补码加减的溢出判断用异或门实现
      - 做减法：全部取反+进位（不是补码!）
      - 做*2：右移位，正+正=负就是溢出
      - 正+正=负就是溢出
      - 正+负永不溢出
    - 指令系统
      - 计算机层次
      - 指令：操作码、操作数（地址）
        - 指令集体系结构ISA
      - PC指令计数器，IR指令寄存器，PSWR指令状态寄存器
      - 寻址方式
        - 立即寻址
          - 操作数
        - 直接寻址
          - 给地址
        - 间接寻址
          - 间接一次
        - 寄存器寻址
          - 数据在寄存器这里
          - 寄存器间接
            - 地址在寄存器这里
        - 偏移寻址
          - 变址寻址
            - 变址寄存器+偏移
          - 相对寻址
            - PC+偏移
          - 基址寻址
            - 给定地址+偏移
      - RR指令、RS指令与SS指令
      - 中断、异常、故障、自陷、终止
      - 无条件转移，条件转移，过程调用（转子）
      - RISC、CISC
    - CPU
      - CPU/指令/程序的周期/频率
      - 指令与数据的访问时间不同
      - PC对用户程序不透明
      - PC存放后继指令地址，位数与驻村地址寄存器MAR相同
        - 主存数据寄存器MDR
      - 数据通路分析
      - “算个时间”
      - 微指令与微程序
      - 每个功能部件只能在每条指令中被使用一次
      - 分析冒险
        - 数据相关
        - 控制冒险
        - 转发?分口?插入几条nop
      - 静态动态预测
  - 题型2 组合逻辑电路设计
    - 布尔代数化简
      - 

        与-或表达式：积之和表达式Sum of Product ,SOP

        $f(A,B,C)=A\cdot B+\overline{A}\cdot C+A\cdot\overline{B}\cdot\overline{C}$

        先进行与运算（逻辑乘），再进行或运算（逻辑加、求和），称为积之和表达式。

        或-与表达式：和之积表达式Product of Sum ,POS

        $f(A,B,C)=(A+B)\cdot(\overline{A}+B+C)\cdot(A+\overline{C})$

        先进行或运算（逻辑加、求和），再进行与运算（逻辑乘），称为和之积表达式。
      - 

        $F(A,B,C,D)=\sum m(1,2,5,7,8,10,12,13,15)$

        F(A,B,C,D) = B·D+A·C·D+B·C·D+A·C·D

        代数法化简结果
    - 典型电路
      - n-2^n译码器
        - 

        - 

          3-8译码器级联成5-32二进制译码器

          最宽的门电路有4个输入端
      - 编码器
        - 优先级编码器
          - 

            优先权编码器的功能描述

            优先权编码器的逻辑电路图
      - 加法器
      - 多路
        - 多路选择
          - 
          - 

            利用八选一多路选择器实现f(A2,A1,A0) = ∑m(1,3,5,6)

            方法简单-查找表LOOKUP，可利用数据输入线定义变量。
          - 

            用4选1多路选择器实现F（A，B，C）=∑m(1,3,5,6)
            1. 选择B、C为选择变量，A为数据输入。
            2. 将函数表达式展开成选择变量最小项表示形式。
            3. 列出选择器的功能表，确定每条数据输入线的值。
            4. 画出逻辑电路图

            功能表
          - 

            F（A，B，C）=∑m(1,3,5,6)
            1. 选择AB为选择变量，C为数据输入；
            2. 已选择变量为表头画出卡诺图，标出实现函数的最小项；
            3. 确定每种选择情况下，数据输入线的值（0，1，原变量，反变量）。

            卡诺图实现表

            思考：1什么情况下，数据输入线值为0，什么时候为1？2在增加逻辑门电路控制的情况下，能否用更少的选择变量来实现布尔函数?
        - 多路分配
          - 

            四路分配器的符号

            四路分配器真值表
      - 桶形移位器
    - 时序分析
      - 冒险发现
        - 
        - 
      - 冒险消除
        - 
        - 
  - 题型3 时序逻辑电路设计
    - 稳态元件
      - 串联反相器
      - SR锁存器-或非
        - SFRF锁存器
      - D锁存器
        - 使能控制
      - D触发器
        - 引入使能控制!
      - T触发器
    - 设计流程
      - 1需求分析、构建状态图、状态表
        - 

          构建状态图：最困难的一步，相当于数学建模。
          - 首先设定好一状态为电路初始状态。
          - 然后从初始状态开始，分析每一个状态在不同输入组合作用下的状态转移和输出信息
          - 如果当某个状态下出现的输出响应（次态、输出）不能用已有状态表示时，则产生新的状态。
        - 

          构建状态表
        - 相辅相成
        - 不让状态化简就别动，化简就是相同行合并
      - 3状态编码、状态转移表
        - 
        - 
      - 4次态方程
        - 根据次态逻辑函数和选择的状态记忆单元（触发器），推导出激励函数。
          - 假设采用D触发器，其特征方程Q* = D，则根据次态方程和特征方程推导出激励方程。
          - 输出方程：Z=Q1 ×Q0
      - 5画出电路
        - 

          根据激励函数和输出函数画出逻辑电路图

          “101”序列检测器电路图
      - 6分析挂起、自启动
        - 
      - 7定时分析
        - 

          电路定时分析
        - 

          $t_{ffpd(min)}+t_{comb(min)}-t_{hold}$　$t_{clk}-t_{ffpd(max)}-t_{comb(max)}-t_{setup}$
          - 定时容限timing margin：“worse than worst case”
            - 表示电路中的各个部件在不引起电路工作失效的情况下，“比最坏的情况还要坏”多少。
          - 建立时间容限$t_{slack}=t_{clk}-t_{ffpd(max)}-t_{comb(max)}-t_{setup}$，>0
          - 保持时间容限$=t_{ffpd(min)}+t_{comb(min)}-t_{hold}$，>0
    - 经典时序逻辑
      - 计数器
        - 带模
        - 可逆
      - 寄存器
        - 移位寄存器
          - 环形
      - 序列信号实例
  - 中央处理器
    - 冯诺依曼结构模型机
    - 两大基本组成部分
      - 数据通路
        - “执行部件”
          - 组合逻辑
            - MUX多路选择
              - 
            - 加法器
              - 
            - 算术逻辑ALU
              - 
              - 译码器
                - 
          - 储存元件
            - 输入端状态由时钟决定何时被写入，输出端状态随时可以读出。
          - 只有状态元件能存储信息，所有操作元件都须从状态单元接收输入，并将 输出写入状态单元中。
          - 为使触发器正常工作，必须保证时钟周期不能小于触发器锁存延 迟加 次态信号经过激励逻辑延迟加 触发器的建立时间
          - 触发器锁存延迟加 次态信号经过激励逻辑延迟不能小于触发器的保 持时间
        - 总线/分散
      - 控制器
        - 控制数据通路
    - CPU：自动执行程序
      - 取指IFU
        - 取指令、PC+
      - 译码IDU
        - 指令译码、（主存）地址运算
        - 取操作数
      - 执行
        - 计算
          - ALU
        - 存结果
          - 数据存储器
          - 指令存储器
      - 程序-指令序列+数据
        - 指令存储器
        - 数据存储器
      - 异常与中断
        - 异常在CPU内部发生
        - 中断由外部事件引起
    - 功能操作可以用形式化的方法来描述，所用语言称为寄存器传送语言RTL（Register Transfer Language)，RTL 语言规定：
      - R[r]：表示通用寄存器r的内容；
      - M[addr]：表示主存储器addr存储单元的内容；
      - M[R[r]]：表示r寄存器里的数据所指向的主存储器的存储单元的内容；
      - PC：表示程序计数器PC寄存器的内容
      - M[PC]表示PC所指向主存储器（指令存储器）中存储单元的内容；
      - SEXT[imm]、ZEXT[imm]分别表示对imm进行符号扩展、零扩展；
      - 传送方向用“←”表示，传送源在右，传送目的在左。

      R[x8] ← M[R[x9]+SEXT[imm12]]的含义是：将x9寄存器里的数据加上imm12（符号扩展）得到的结果作为主存储器地址，把该地址中的内容读取到x8寄存器中。
    - 立即数扩展器
    - ALU
  - 单周期CPU
    - 简介：取指令、译码取操作数、计算存结果
      - 指令存储器按照PC的方式存指令，所以取指令默认是用PC取相应位置指令，并PC+4，跳转指令类需要特殊改造
      - 所以R/I/U数据通路介绍了取操作数、计算、存结果的数据通路，译码仅是组合逻辑而已
      - L/S数据通路让数据存储器开始干活，为了兼容其他数据通路增加很多多路选择器，核心是存结果方式的改变
      - B、J数据通路改进了PC+4的简单操作，并改进更多线路让ALU兼容的帮助工作
    - R数据通路
      - 任务：寄存器里读取俩数扔到ALU里操作后把结果写回
        - 地址：指令里
        - ALUA、ALUB都是0，单纯的BUSA、BUSB
        - 进了ALU变BUSW
        - 在一个时钟写回寄存器里，RegWr=1
      - 
      - 控制信号：RegWr=1
    - I/U数据通路
      - 任务：R，但一个数可能是I/U立即数
        - 到底是不是：ALUB
      - 
        - 输入指令，立即数转换器，把立即数拟出来!
      - I 控制器输出ExtOp=000：imml，ALUctr为0110（or），ALUBSrc=01，RegWr=1。
      - U 控制器输出ExtOp=001：immU，ALUctr取值为1111（srcB）；ALUBSrc=01，RegWr=1。
    - L/S数据通路
      - 任务：L把寄存器写入数据存储器 S把数据存储器写入寄存器
        - 增加数据存储器与选择
        - R[rd]← M[R[rs1]+SEXT[imm12]]
M[R[rs1]+SEXT[imm12]]←R[rs2]
        - 数据存储器要的Address和DataIn，就是绿色和红色
      - Load
        - BUSA是R[rs1]，给ALUBsrc=1让imm出来和BusA相加得到绿色
        - MemWr=0，数据储存器输出要塞到寄存器的数
        - MemtoReg=1，屏弃ALU（绿色）选择数据储存器的数Load进寄存器
      - Store
        - BUSA是R[rs1]，给ALUBsrc=1让imm出来和BusA相加得到绿色
        - BUSB是R[rs2]，不讲武德连出来进入DataIn
        - MemWr=1，数据储存器写入BUSB
        - 完成，但是RegWr=0封死数据别回来
      - 
      - lw的ALUctr是add；立即数为imml，ExtOp为000； ALUBSrc=01；MemWr为0；MemtoReg为1；RegWr为1。
      - sw的ALUctr是add；立即数为immS，ExtOp为010； ALUBSrc=01；MemWr分别为1；RegWr分别为0。
    - B/J型数据通路
      - 任务：（在条件下）跳转！也就是改变PC
      - B
        - 如果寄存器里读取俩数相等，PC就加个立即数
          - 相等：Zero信号为1
        - 不加4！加个多路选择，4或者扩展过的立即数（多选一根过去）
        - ALUctr是sub1000，立即数为immB，故ExtOp=011； ALUASrc=1；ALUBSrc=00； MemWr=0；MemtoReg=0；RegWr=0； Branch=1；Jump=0
      - J
        - 寄存器一个数写入PC+4，且PC加个立即数
        - 在B的判断后再加个J的一票确定
        - 大改ALU！增加一种可能性：ALUA=1不用寄存器数用PC，ALUB=01不用寄存器数用4，然后相加
        - 写入！MemWr=0；MemtoReg=0；RegWr=1；
        - ALUctr是add1000，立即数为immJ，故ExtOp=100； ALUASrc=1；ALUBSrc=01； MemWr=0；MemtoReg=0；RegWr=1； Branch=0；Jump=1
      - I指令F取Unit
        - 
        - 
    - 控制信号
      - 分析，组合逻辑!
        - 

          2.3 控制器的设计

          ALUctr的一种四位编码方案。

          课堂练习：使用最小风险法列出输出信号表达式
    - 应用
      - 单周期处理器每条指令在一个时钟周期内完成，CPI=1。

        时钟周期的确定：找数据通路中的关键路径

        通常选取最复杂指令所用的指令周期。R[rd] ← M[R[rs1]+imm]

        在给出的9条指令中，lw指令周期最复杂。
        - 

          2.4 时钟周期的确定
        - 

          单周期计算机的性能
  - 多周期CPU
    - 简介：取指令、译码取操作数、执行（计算存结果）
      - 指令存储器按照PC的方式存指令，所以取指令默认是用PC取相应位置指令，并PC+4，跳转指令类需要特殊改造
      - 所以R/I/U数据通路介绍了取操作数、计算、存结果的数据通路，译码仅是组合逻辑而已
      - L/S数据通路让数据存储器开始干活，为了兼容其他数据通路增加很多多路选择器，核心是存结果方式的改变
      - B、J数据通路改进了PC+4的简单操作，并改进更多线路让ALU兼容的帮助工作
    - 

      多周期数据通路中的控制信号：5类

      控制信号：三态门使能、写入使能、多路选择控制、立即数扩展控制、ALU操作控制
    - 取指令阶段
      - 从PC开始，主线把PC传输到主存（数据&指令存储器），放到指令寄存器IR中
      - PC变为PC+4，由于延迟不会影响上一步
      - 工作信号：有效控制信号及其取值如下： ■ R[IR] ← M[PC]：PCout=1， MARout=0，MemWr=0， IRWr=1（不是每个时钟都能更新） ■ PC ← PC+4：Add1MUX=0， Add2MUX=1，PCWr=1（不是每 个时钟都能更新） ■ 其他写使能信号（如MARWr， CCWr，MDRWr，ALUoutWr， RegWr）全部为0
        - 
    - 译码、取数与扩展
      - IR把指令给控制器生成控制信号，给寄存器译码取数并扩展
      - 为节省L/S指令，投机计算主存地址（寄存器+扩展数）存在MAR（？）
      - 工作信号 有效控制信号取值为：ExtOP=1(符扩)， Add1MUX=1， Add2MUX=0， MARWr=1， 其他写使能信号为0
        - 
    - 执行R/I
      - 取出的数ALU运行完，告诉控制器下一周期要写入寄存器
      - 结果早已等在多路选择起，信号过来后写入寄存器
      - 工作信号RExec： BMUX=1， ALUOP=xxx， ALUoutWr=1，CCWr=1，三态门及其 他写使能信号全部为0。其中，ALUOP 的取值由指令操作码决定，不同的取值 控制ALU进行不同的运算。 RFinish：RegMUX=1，RegWr=1， 其他写使能信号全部为0。
        - 

          功能：R[Rt]←R[Rs] op R[Rt]，结果分别写入Rt和CC寄存器。

          RExec： BMUX=1， ALUOP=xxx， ALUoutWr=1， CCWr=1，三态门及其他写使能信号全部为0。其中，ALUOP的取值由指令操作码决定，不同的取值控制ALU进行不同的运算。

          RFinish：RegMUX=1，RegWr=1，其他写使能信号全部为0。
      - 工作信号IExec：ExtOP=0或1，BMUX=0， ALUOP=xxx，ALUoutWr=1，CCWr=1， 三态门及其他写使能信号全部为0。ExtOP 和ALUOP取值由指令操作码决定。 IFinish：RegMUX=1，RegWr=1，其他 写使能信号全部为0。 IFinish和RFinish两个状态功能完全一样， 因此，可以将两个状态合并成一个状态： RIFinish。
    - 执行L
      - MAR里有地址，主线运输MAR到主存然后把主存的数读出来放到MDR
      - MDR再放到寄存器
      - lwExec：MARout=1，PCout=0， MemWr=0，MDRMUX=0， MDRWr=1，其他写使能信号全为0。lwFinish：RegMUX=0， RegWr=1，其他写使能信号全为0。
        - 

          （3）执行指令：Load指令，R[Rt]←M[R[Rs] + SEXT[imm16]]

          lwExec：MARout=1，PCout=0，MemWr=0，MDRMUX=0，MDRWr=1，其他写使能信号全为0。

          lwFinish：RegMUX=0，RegWr=1，其他写使能信号全为0。
    - 执行S
      - 把寄存器的数写出放入MDR
      - 通过MAR投机计算的地址，把MDR写入主存
      - 工作信号wExec：MDRMUX=1，MDRWr=1， 其他写使能信号全部为0。 swFinish：MARout=1，PCout=0， MemWr=1，其他写使能信号全部为 0。
        - 

          （3）执行指令：Store 指令，M[R[Rs] + SEXT[imm16]]←R[Rt]

          swExec：MDRMUX=1，MDRWr=1，其他写使能信号全部为0。

          swFinish：MARout=1，PCout=0，MemWr=1，其他写使能信号全部为0。
    - 执行J
      - 与寄存器，数据存储器无关，把扩展数送给PC，消除之前+4的影响即可
      - JFinish：ExtOP=1， Add1MUX=0， Add2MUX=0， PCWr=1，其他写使能信号全部为0。
        - 

          JFinish：ExtOP=1，Add1MUX=0，Add2MUX=0，PCWr=1，其他写使能信号全部为0。

          是否存在问题?如何解决? PC+4+SEXT(imm6) 1、第3个周期更新PC 2、PC-4再加上立即数

          设计控制部件支持完成上述指令功能!
    - 控制信号
      - 画出状态转换图
        - 
        - 

          多周期处理器中，一条指令的执行过程由多个阶段组成。

          取指令、指令译码并取数据是所有指令译码前的相同操作阶段。

          指令译码后不同的指令有不同的执行阶段。

          指令的执行过程包含下列阶段：（1）取指令并计算下条指令地址（递增、跳转、返回）（2）译码并取数（3）执行指令

          在相应控制信号的引导下完成每个阶段的功能。

          不同阶段之间通过暂存器来传递数据。

          多周期数据通路中的控制信号有5类：三态门使能：2个，控制总线；写入使能：8个，寄存器；多路选择控制：5个；立即数扩展控制：1个，根据指令确定；ALU操作控制：1个，根据指令确定
        - 

          多周期数据通路中的控制信号：5类
      - 微程序控制器
    - 异常处理
      - 

        带异常处理的数据通路
        - 假设只要处理两种能障类型：未定义指令（Cause=1），溢出（Cause=2）
        - 故障类异常的断点为：PC减4，在取指令阶段已执行PC加4。
        - PC中将设置异常处理程序的首地址（假设为0x10000）
        - 若发生异常，则Add1MUX=0，Add2MUX=10，EPCWr=1，CauseWr=1，PCMUX=0，PCWr=1，其他写使能信号都为0，并且：发生未定义指令时CauseMUX=0，发生溢出时CauseMUX=1。
      - 

        加入异常处理后的有限状态转换图
  - 流水线CPU与冒险
    - 流水段分析
      - 简介：取指令、寄存器读、执行、（读数据存储），写回寄存/PC
      - 所有指令都是这些模块如何做到/不出问题
    - 流水数据通路与控制
      - 数据通路
        - 

          下一目标：设计IUnit（功能是啥?）
        - IUnit
          - 先+4，多路选择器用控制信号决定用+4的结果还是后面ALU算的新PC
        - ExecUnit
          - 全部兼容后的单周期寄存器-数据存储前
            - 

              执行部件（Exec Unit）的设计
          - 各异三件事：数据存储读出，写回存储器，PC修改，与单周期没有本质区别
            - 

              Load指令的存储器读（M）周期
            - 

              Load指令的回写（Write Back）阶段
      - 控制器
        - 
          - 在取数/译码（ID）阶段产生本指令所有控制信号
            - ID信号 (ExtOp) 在当前周期中使用
            - EX信号 (ALUASrc, ALUBSrc, ...) 在1个周期后使用
            - M信号 (MemWr, Branch, ...) 在2个周期后使用
            - WB信号 (MemtoReg, RegWr) 在3个周期后使用

          所以，控制信号也要保存在流水段寄存器中!

          各流水段部件在一个时钟内完成某条指令的某个阶段的工作!

          在下个时钟到达时，把执行结果以及前面传递来的后面各阶段要用到的所有数据（如：指令、立即数、目的寄存器等）和控制信号保存到流水线寄存器中!
        - 一次性产生所有信号，不用的直接传给下个信号
    - 流水冒险解决与应用分析
      - 分三种：结构冒险、数据冒险、控制冒险。
        - 结构冒险：同一个部件同时被不同指令所用
          - 结构冒险解决方法：将寄存器读口和写口独立开来，相当于两个部件。
          - 

            结构冒险也称硬件资源冲突：同一个执行部件被多条指令使用

            在Load指令取数据时，指令3同时取指令的话，就发生冲突!

            如果不对寄存器堆的写口和读口独立设置的话，就发生冲突!
          - 

            解决方法：
            - 为了避免结构冒险，规定流水线数据通路中功能部件的设置原则为：每个部件只在特定的流水段中使用!（如：ALU总在第三阶段被用!）
            - 将Instruction Memory (Im) 和 Data Memory (Dm)分开
            - 将寄存器读口和写口独立开来，相当于两个部件。
        - 数据冒险：后面指令用到前面指令结果时，前面指令的结果 还没产生。
          - 数据冒险：基本流水线的写后读RAW冒险
            - 相关的数据是ALU结果：可以通过转发解决
            - 相关的数据是DM读出的内容：随后的指令需被阻塞一个时钟
          - 

            举例：以下指令序列中，寄存器r1会发生数据冒险

            最后一条指令的r1才是最新的值!　如何解决这个问题?
          - 

            硬件上的改动以支持“转发”技术

            如果指令序列为：lw r3, 100(r1) or r6, r3, r1 sub r5, r3, r4　能否“转发”技术解决? 2两条指令的数据冒险吗?　请看后面的幻灯片!
          - 

            Load指令引起的延迟现象

            若不采用转发，在何时才能获得Load指令的结果?

            Load指令最早在哪个流水线寄存器中开始有后续指令需要的值?

            实际上，在第四周期结束时，数据在流水段寄存器中已经有值。

            采用数据转发技术可以使load指令后面第二条指令得到所需的值，但不能解决load指令和随后的第一条指令间的数据冒险，要延迟执行一条指令!

            这种load指令和随后指令间的数据冒险，称为“装入-使用数据冒险（load-use Data Hazard）”
          - 

            转发Forwarding技术使Load-use冒险只需延迟一个周期

            采用“转发”后仅第二条指令 SUB r7,r1,r3 不能按时执行!发生“装入-使用数据冒险”时，需要对load后的指令阻塞一个时钟周期!数据冒险处理最佳方案：“转发”+“Load-use阻塞”
          - 

            带“转发”和“阻塞”检测的流水线数据通路

            使得控制信号清0，阻塞指令执行!

            此时控制信号还在这里没有用到

            至此，硬件处理数据冒险（转发+阻塞）全部完成!
        - 控制冒险：转移或异常改变执行流程，后继指令在目标地址 产生前已被取出。
      - 控制冒险
        - 
          - 基本做法
            - 总预测条件不满足(not taken)，即：继续执行分支指令的后续指令
              - 可加启发式规则：
              - 在特定情况下总是预测满足(taken)，其他情况总是预测不满足
            - 预测失败时，需把流水线中三条错误预测指令丢弃掉
              - 将被丢弃指令的控制信号值设置为0
              - （注：涉及当时在IF、ID和EX三个阶段的指令）
          - 性能
            - 如果转移概率是50%，则预测正确率仅有50%
          - 预测错误的代价
            - 预测错误的代价与何时能确定是否转移有关。越早确定代价越少
            - 可否把“是否转移”的确定工作提前，而不等到MEM阶段才确定?
        - 

          分支延迟时间片的调度（延迟分支（Delayed branch））
        - 动态预测基本思想：动态预测的准确率可达90%
          - 利用最近转移发生的情况，来预测下一次可能转移还是不转移
          - 根据实际情况来调整预测
          - 转移发生的历史情况记录在BHT中（有多个不同的名称）
            - 分支历史记录表BHT（Branch History Table）
            - 分支预测缓冲BPB（Branch Prediction Buffer）
            - 分支目标缓冲BTB（Branch Target Buffer）
          - 每个表项由分支指令地址低位作索引，故在IF阶段就可以取到预测位
            - 低位地址相同的分支指令共享一个表项，所以，可能取的是其他分支指令的预测位，会不会有问题?
            - 由于仅用于预测，所以不影响执行结果
        - 采用一位预测位：总是按上次实际发生的情况来预测下次
          - 1表示最近一次发生过转移（taken），0表示未发生（not taken）
          - 预测时，若为1，则预测下次taken，若为0，则预测下次not taken
          - 实际执行时，若预测错，则该位取反，否则，该位不变
          - 可用一个简单的预测状态图表示
          - 缺点：当连续两次的分支情况发生改变时，预测错误
            - 例如，循环迭代分支时，第一次和最后一次会发生预测错误，因为循环的第一次和最后一次都会改变分支情况，而在循环中间的各次总是会发生分支，按上次的实际情况预测时，都不会错。
        - 采用二位预测位
          - 用2位组合四种情况来表示预测和实际转移情况
          - 按照预测状态图进行预测和调整
          - 在连续两次分支发生不同时，只会有一次预测错误
        - 

          即：只要本次和上次的发生情况不同，就会出现一次预测错误。
        - 

          两位预测状态图
      - 应用
        - 单周期、多周期、流水线三种方式比较

          假设各主要功能单元的操作时间为：
          - 存储单元：200ps
          - ALU和加法器：100ps
          - 寄存器堆（读 / 写）：50ps

          假设MUX、控制单元、PC、扩展器和传输线路都没有延迟，指令组成为：25%取数、10%存数、52%ALU、11%分支、2%跳转，则下面实现方式中，哪个更快?快多少?

          （1）单周期：每条指令在一个固定长度的时钟周期内完成

          （2）多周期：每类指令时钟数为取数-5，存数-4，ALU-4，分支-3，跳转-3

          （3）流水线：每条指令分取指令、取数/译码、执行、存储器存取、写回五阶段（假定没有结构冒险，数据冒险采用转发处理，分支延迟槽为1，预测准确率为75%；不考虑异常、中断和访存缺失引起的流水线冒险）
        - 解：CPU执行时间 = 指令条数 x CPI x 时钟周期长度

          三种方式指令条数都一样，所以只要比较CPI和时钟周期长度即可。

          

Instruction class	Functional units used by the instruction class				
R-type	Instruction fetch	Register access	ALU	Register access	
Load word	Instruction fetch	Register access	ALU	Memory access	Register access
Store word	Instruction fetch	Register access	ALU	Memory access	
Branch	Instruction fetch	Register access	ALU		
Jump	Instruction fetch				

          各指令类型要求的时间长度为：

          

Instruction class	Instruction memory	Register read	ALU operation	Data memory	Register write	Total
R-type	200	50	100	0	50	400 ps
Load word	200	50	100	200	50	600 ps
Store word	200	50	100	200		550 ps
Branch	200	50	100	0		350 ps
Jump	200					200 ps
        - 对于单周期方式：

          时钟周期将由最长指令来决定，应该是load指令，为600ps

          所以，N条指令的执行时间为600N(ps)

          对于多周期方式：

          时钟周期将取功能部件最长所需时间，应该是存取操作，为200ps

          根据各类指令的频度，计算平均时钟周期数为：

          CPU时钟周期=5x25%+4x10%+4x52%+3x11%+3x2%=4.12

          所以， N条指令的执行时间为4.12x200xN=824N(ps)
        - 对于流水线方式：

          Load指令：当发生Load-use依赖时，执行时间为2个时钟，否则1个时钟，故平均执行时间为1.5个时钟；

          Store、ALU指令：1个时钟；

          Branch指令：预测成功时，1个时钟，预测错误时，2个时钟，

          所以：平均约为：0.75x1+0.25x2=1.25个；

          Jump指令：2个时钟（总要等到译码阶段结束才能得到转移地址）

          平均CPI为：1.5x25%+1x10%+1x52%+1.25x11%+2x2%=1.17

          所以， N条指令的执行时间为1.17x200xN=234N(ps)

          综上所述，流水线方式的执行速度最快，与单周期相比，约为600ps/234ps=2.56倍；与多周期相比，约为824ps/234ps=3.52倍;
- 微积分

作 者 ： @莫使金樽空对明登和成少年 ｜ 来 自 ： 知 犀 思 维 导 图