期末复习
2 大学英语
31 问题求解数逻
题型1 选择
信息编码
定点数
真值
机器数的解释
精度丢失问题
浮点数
符号位、尾数和阶码（移码）
规格化
全0：正负0、极小；全1：正负无穷（frac全0）、NaN
非数值
ASCII
汉字
格雷码
汉明码
BCD码
字
小端和大端
大端从最高有效字节MSB开始，从左到右直接读
小端从最低有效字节LSB开始，从右到左合并读
单位
小b是0/1位，比特
大B是字节，“白特”
KB...一次乘1024，KiB等等同意义，但带宽kb/s一次乘1000
布尔代数与组合电路
真值表/假设法
完备逻辑与非、或非
对偶性积之和、和之积、最小项、最大项
质蕴含项、实质蕴含项
卡诺图
电路图与表达式一一对应，表达式和真值表不一一对应
认识电路&时序电路
认识电路
认识PMOS，NMOS
电气特性
噪声容积
转换时间
传输延迟
三态门
次态激励逻辑、状态记忆、输出逻辑、Mealy&Moore
锁存与触发
状态与功能表达
功能表
有限状态图
状态表状态转移表特征方程
波形图
状态编码
双稳态元件的亚稳态
时间
建立时间
锁存延迟
保持时间
运算方法
原码小数扩展
补码左移与右移
四位全先行进位加法器延迟6T
补码加减的溢出判断用异或门实现
做减法：全部取反+进位（不是补码！）
做*2：右移位，正+正=负就是溢出
正+正=负就是溢出
正+负永不溢出
指令系统
计算机层次
指令：操作码、操作数（地址）指令集体系结构ISA
PC指令计数器，IR指令寄存器，PSWR指令状态寄存器
寻址方式
立即寻址操作数
直接寻址给地址
间接寻址间接一次
寄存器寻址
数据在寄存器这里
寄存器间接地址在寄存器这里
偏移寻址
变址寻址变址寄存器+偏移
相对寻址 PC+偏移
基址寻址给定地址+偏移
RR指令，RS指令与SS指令
中断、异常、故障、自陷、终止
无条件转移，条件转移，过程调用（转子）
CPU
CPU/指令/程序的周期/频率
指令与数据的访问时间不同
PC对用户程序不透明
PC存放后继指令地址，位数与驻村地址寄存器MAR相同主存数据寄存器MDR
数据通路分析
“算个时间”
微指令与微程序
每个功能部件只能在每条指令中被使用一次
分析冒险
数据相关
控制冒险
转发？分口？插入几条nop
静态动态预测
题型2 组合逻辑电路设计
布尔代数化简
典型电路
加法器
n-2^n译码器
编码器
多路
桶形移位器
时序分析
冒险消除
题型3 时序逻辑电路设计
稳态元件
串联反相器
SR锁存器-或非 SFRF锁存器
D锁存器使能控制
D触发器引入使能控制!
T触发器
设计流程
1需求分析、构建状态图、状态表
不让状态化简就别动，化简就是相同行合并
3状态编码、状态转移表
4次态方程
5画出电路
6分析挂起、自启动
7定时分析
经典时序逻辑
计数器
带模
可逆
寄存器移位寄存器环形
序列信号实例
中央处理器
冯诺依曼结构模型机
两大基本组成部分
数据通路
“执行部件”
组合逻辑
MUX多路选择
加法器算术逻辑ALU
译码器
储存元件输入端状态由时钟决定何时被写入，输出端状态随时可以读出。
只有状态元件能存储信息，所有操作元件都须从状态单元接收输入，并将
输出写入状态单元中。
为使触发器正常工作，必须保证时钟周期不能小于触发器锁存延
迟加 次态信号经过激励逻辑延迟加 触发器的建立时间
触发器锁存延迟加 次态信号经过激励逻辑延迟不能小于触发器的保
持时间
总线/分散
控制器控制数据通路
CPU：自动执行程序
取指IFU 取指令，PC+
译码IDU
指令译码，（主存）地址运算
取操作数
执行
计算 ALU
存结果
数据存储器
指令存储器
程序-指令序列+数据
指令存储器
数据存储器
异常与中断
异常在CPU内部发生
中断由外部事件引起
立即数扩展器
ALU
单周期CPU
简介：取指令、译码取操作数、计算存结果
指令存储器按照PC的方式存指令，所以取指令默认是用PC取相应位置指令，并
PC+4，跳转指令类需要特殊改造
所以R/I/U数据通路介绍了取操作数、计算、存结果的数据通路，译码仅是组合逻
辑而已
L/S数据通路让数据存储器开始干活，为了兼容其他数据通路增加很多多路选择
器，核心是存结果方式的改变
B、J数据通路改造了PC+4的简单操作，并改造更多线路让ALU兼容的帮助工作
R数据通路
任务：寄存器里读取俩数扔到ALU里操作后把结果写回
地址：指令里
ALUA、ALUB都是0，单纯的BUSA、BUSB
进了ALU变BUSW
在一个时钟写回寄存器里，RegWr=1
I/U数据通路
任务：R，但一个数可能是I/U立即数到底是不是：ALUB
输入指令，立即数转换器，把立即数抠出来！
L/S数据通路
任务：L把寄存器写入数据存储器
 S把数据存储器写入寄存器
增加数据存储器与选择
数据存储器要的Address和DataIn，就是绿色和红色
Load
BUSA是R[rs1]，给ALUBsrc=1让imm出来和BusA相加得到绿色
MemWr=0，数据储存器输出要塞到寄存器的数
MemtoReg=1，摒弃ALU（绿色）选择数据储存器的数Load进寄存器
Store
BUSA是R[rs1]，给ALUBsrc=1让imm出来和BusA相加得到绿色
BUSB是R[rs2]，不讲武德连出来进入DataIn
MemWr=1，数据储存器写入BUSB
完成，但是RegWr=0封死数据别回来
B/J型数据通路
任务：（在条件下）跳转！也就是改变PC
B
如果寄存器里读取俩数相等，PC就加个立即数相等：Zero信号为1
不加4！加个多路选择，4或者扩展过的立即数（多连一根过去）
J
寄存器一个数写入PC+4，且PC加个立即数
在B的判断后再加个J的一票确定
大改ALU！增加一种可能性：ALUA=1不用寄存器数用PC，ALUB=01不用寄存器
数用4，然后相加
写入！MemWr=0；MemtoReg=0；RegWr=1；
I指令F取Unit
控制信号分析，组合逻辑！
应用
多周期CPU
简介：取指令、译码取操作数、执行（计算存结果）
指令存储器按照PC的方式存指令，所以取指令默认是用PC取相应位置指令，并
PC+4，跳转指令类需要特殊改造
所以R/I/U数据通路介绍了取操作数、计算、存结果的数据通路，译码仅是组合逻
辑而已
L/S数据通路让数据存储器开始干活，为了兼容其他数据通路增加很多多路选择
器，核心是存结果方式的改变
B、J数据通路改造了PC+4的简单操作，并改造更多线路让ALU兼容的帮助工作
取指令阶段
从PC开始，主线把PC传输到主存（数据&指令存储器），放到指令寄存器IR中
PC变为PC+4，由于延迟不会影响上一步
工作信号：有效控制信号及其取值如下：
◼ R[IR] ← M[PC]：PCout=1、
MARout=0、MemWr=0、
IRWr=1（不是每个时钟都能更新）
◼ PC ← PC+4：Add1MUX=0、
Add2MUX=1、PCWr=1（不是每
个时钟都能更新）
◼ 其他写使能信号（如MARWr、
CCWr、MDRWr、ALUoutWr、
RegWr）全部为0
译码、取数与扩展
IR把指令给控制器生成控制信号，给寄存器译码取数并扩展
为节省L/S指令，投机计算主存地址（寄存器+扩展数）存在MAR（？）
工作信号 有效控制信号取值为：
ExtOP=1(符扩)、
Add1MUX=1、
Add2MUX=0、
MARWr=1、
其他写使能信号为0
执行R/I
取出的数ALU运行完，告诉控制器下一周期要写入寄存器
结果早已等在多路选择起，信号过来后写入寄存器
工作信号RExec ： BMUX=1 、 ALUOP=xxx 、
ALUoutWr=1、CCWr=1，三态门及其
他写使能信号全部为0。其中，ALUOP
的取值由指令操作码决定，不同的取值
控制ALU进行不同的运算。
RFinish：RegMUX=1、RegWr=1、
其他写使能信号全部为0。
执行L
MAR里有地址，主线运输MAR到主存然后把主存的数读出来放到MDR
MDR再放到寄存器
工作信号IExec：ExtOP=0或1、BMUX=0、
ALUOP=xxx、ALUoutWr=1、CCWr=1，
三态门及其他写使能信号全部为0。ExtOP
和ALUOP取值由指令操作码决定。
IFinish：RegMUX=1、RegWr=1、其他
写使能信号全部为0。
IFinish和RFinish两个状态功能完全一样，
因此，可以将两个状态合并成一个状态：
RIFinish。
执行S
把寄存器的数写出放入MDR
通过MAR投机计算的地址，把MDR写入主存
工作信号wExec：MDRMUX=1、MDRWr=1、
其他写使能信号全部为0。
swFinish：MARout=1、PCout=0、
MemWr=1、其他写使能信号全部为0。
执行J
与寄存器，数据存储器无关，把扩展数送给PC，消除之前+4的影响即可
控制信号
画出状态转换图
微程序控制器
异常处理
流水线CPU与冒险
流水段分析
简介：取指令、寄存器读、执行、（读数据存储），写回寄存/PC
所有指令都是这些模块如何做到/不出问题
流水数据通路与控制
数据通路
IUnit 先+4，多路选择器用控制信号决定用+4的结果还是后面ALU算的新PC
ExecUnit 全部兼容后的单周期寄存器-数据存储前
各异三件事：数据存储读出，写回存储器，PC修改，与单周期没有本质区别
控制器
一次性产生所有信号，不用的直接传给下个信号
流水冒险解决与应用分析
分三种：结构冒险、数据冒险、控制冒险。
结构冒险：同一个部件同时被不同指令所用
数据冒险：后面指令用到前面指令结果时，前面指令的结果
还没产生。
控制冒险：转移或异常改变执行流程，后继指令在目标地址
产生前已被取出。
结构冒险解决方法：将寄存器读口和写口独立开来，相当于两个部件。
数据冒险：基本流水线的写后读RAW冒险
控制冒险
应用
... 微积分
原码（符号位+单纯数值位）
补码（正数不变负数每位取反（含符号）+1）
移码（偏移的补码）
c语言应用
+0、-0
+0、-0一样
反码（逐位取反）
表示范围“少一个数”，正负对称
表示范围负数多一个
为什么好？ PPT
用移码解释为二进制后比较
单精度，双精度与更小的int
尾码规格化
定义：小数点前只有一位非0数
规格化的阶1码不全0也不全1
阶码：0偏移至127，正数编码后-1
这数是多少？不确定！
30-39,41,61（H）
区位码
国标码=区位+2020
机内码=国标+8080
增加全局奇偶校验，能更好判断
00 01 11 10
质蕴含项是卡诺图的“最大块”
实质蕴含项是卡诺图“不可被替代的最大块”
找完实质蕴含项后还要最小覆盖
优先级编码器
多路选择
多路分配
冒险发现
相辅相成
RISC、CISC
控制信号：RegWr=1
I 控制器输出ExtOp=000：immI，ALUctr为0110（or），ALUBSrc=01，
RegWr=1。
U 控制器输出ExtOp=001：immU，ALUctr取值为1111（srcB）；
ALUBSrc=01，RegWr=1。
lw的ALUctr是add；立即数为immI，ExtOp为000；
ALUBSrc=01；MemWr为0；MemtoReg为1；RegWr为1。
sw的ALUctr是add；立即数为immS，ExtOp为010；
ALUBSrc=01；MemWr分别为1；RegWr分别为0。
ALUctr是add1000，立即数为immJ，故ExtOp=100；
ALUASrc=1；ALUBSrc=01；
MemWr=0；MemtoReg=0；RegWr=1；
Branch=0；Jump=1
ALUctr是sub1000，立即数为immB，故ExtOp=011；
ALUASrc=1；ALUBSrc=00；
MemWr=0；MemtoReg=0；RegWr=0；
Branch=1；Jump=0
lwExec：MARout=1、PCout=0、
MemWr=0、MDRMUX=0、
MDRWr=1、其他写使能信号全为0。
lwFinish：RegMUX=0、
RegWr=1、其他写使能信号全为0。
JFinish：ExtOP=1、
Add1MUX=0、Add2MUX=0、
PCWr=1、其他写使能信号全部为0。
相关的数据是ALU结果：可以通过转发解决
相关的数据是DM读出的内容：随后的指令需被阻塞一个时钟
有效时改变，无效则锁住
时钟每次变就触发
脑子瓦特，俩反向输出一样
作者： @ 莫使金樽空对玥登轲成少年 | 来自：知犀思维导图