

第3章 存储系统

- 3.1 存储系统概述
- 3.2 静态随机存取存储器
- 3.3 动态随机存取存储器
- 3.4 只读存储器
- 3.5 并行存储器
- 3.6 Cache存储器
- 3.7 虚拟存储器
- 3.8 奔腾系列机的虚存组织

3.1 存储系统概述

3.1.1 存储系统的层次结构

3.1.2 存储器的分类

3.1.3 存储器的编址和端模式

3.1.4 存储器的技术指标

3.1.2 存储器分类

- 存储位元：存储器中最小的存储单元，可存一位二进制代码。
- 存储单元：若干个位元组成存储单元
- 存储器：是由许多存储单元组成的。

3.1.2 存储器分类

- 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法：
- 按存储介质分类：
 - 光存储器 ： 光盘
 - 磁表面存储器 ： 磁带存储器、磁盘存储器
 - 半导体存储器 ： 内存条，寄存器、Cache

3.1.2 存储器分类

- 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法：

- 按存取方式分类：


随机：任何存储单元的内容都能被随机存取

且存取时间和存储单元的物理位置无关

顺序：只能按某种顺序来存取，存取时间和存储单元的物理位置有关，

半顺序（直接）存储器：

磁盘存储器



3.1.2 存储器分类

- 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法：

- 按信息易失性分类：

易失性存储器：断电后信息消失

非易失性存储器：断电后仍能保存信息

- 按与CPU的耦合程度分类：

内存：CPU直接访问

外存：CPU不能直接访问

3.1.2 存储器分类

- 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法：
U盘 E2PROM 可读可写
- 按读写功能分类：
Read only memory
 - 只读存储器(ROM): 只能读出而不能写入
 - 读写存储器或随机存取存储器(RAM): 既能读出又能写入
Random access memory 内存

只读存储器又分为掩膜 ROM、一次可编程 ROM(PROM)和可擦除PROM(EPROM), EPROM 又分为紫外线擦除 EPROM(UV-EPROM)、电擦除 EPROM(EEPROM 或 E2PROM)和闪速(Flash)只读存储器。

RAM: 静态RAM(SRAM), 动态RAM(DRAM)

3.1.1 存储系统的层次结构

由于存储器的价格相对较高，而且在整机成本中占有较大的比例，因而从性能价格比的角度不能通过简单配置更大容量的存储器满足用户的需求。为此，必须使用某种策略解决成本和性能之间的矛盾。这一策略就是存储器分层，即利用不同容量、成本、功耗和速度的多种存储器构成有机结合的多级存储系统。构成多级存储系统的依据就是程序的局部性原理。

3.1.1 存储系统的层次结构

1. 程序的局部性原理

在**某一段时间内频繁访问**某一局部的存储器地址空间，而对此**范围以外的地址空间则很少访问**的现象称为**程序的局部性原理**。


可从两个角度分析：

- **时间局部性**：最近被访问的信息很可能还要被访问。
- **空间局部性**：最近被访问的信息邻近地址的信息也可能被访问。

3.1.1 存储系统的层次结构

2. 多级存储系统的组成 —容量大、速度快、成本低

- 高速缓冲存储器简称**cache**，它是计算机系统中的一个高速小容量半导体存储器。
- 主存储器简称**主存**，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。
- **外存**存储器简称外存,CPU不直接访问。
- 内存储器：正在执行的程序的指令和数据存储在CPU 能直接访问的存储器。



正在使用的信息或者正在执行的程序


电脑上存的所有程序 数据

3.1.3 存储器的编址和端模式

- 字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。
- 字节存储单元：存放一个字节的单元，相应的地址称为字节地址。

一个16位二进制的字存储单元包含两字节，当采用字节编址方式时，该字占 2 字节地址

- 端模式：一个存储字内部的多字节排列方式。
大端 big-endian 小端 little-endian



3.1.4 存储器的技术指标

- 存储容量：指一个存储器中可存储的信息比特数，常用比特数(bit)或字节数(B)来表示，也可使用 KB、MB、GB、TB 等单位。也可表示为：存储字数(存储单元数)×存储字长(每单元的比特数) 例如1Mbit或128K×8b
- 存取时间又称存储器访问时间：是从**存储器接收到读/写命令开始到信息被读出或写入完成所需的时间**，取决于存储介质的物理特性和寻址部件的结构。
- 存储周期：是在存储器连续读写过程中一次完整的存取操作所需的时间，即 **CPU 连续两次访问存储器的最小间隔时间**。通常，存储周期略大于存取时间。
- 存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或**字节/秒**做度量单位。

3.2 静态随机存取存储器SRAM

3.2.1 基本的静态存储元阵列

3.2.2 基本的SRAM逻辑结构

3.2.3 SRAM读/写时序

3.2.4 存储器容量的扩充

3.2 SRAM存储器

- 静态读写存储器(SRAM): 存取速度快
- 动态读写存储器(DRAM): 存储密度和容量比SRAM大。

3.2.1 基本的静态存储元阵列

1. 存储元

2. 三组信号线

- 地址线
- 数据线
- 行线
- 列线
- 控制线




图 3.4 基本的静态存储元阵列

3.2.1 基本的静态存储元阵列

1. 存储元

2. 三组信号线

- 地址线





图 3.4 基本的静态存储元阵列

3.2.1 基本的静态存储元阵列

1. 存储位元

2. 三组信号线

- 地址线
- 数据线



存储单元是多少呢

图 3.4 基本的静态存储元阵列

3.2.1 基本的静态存储元阵列

1. 存储位元

2. 三组信号线

- 地址线
- 数据线
- 控制线






图 3.4 基本的静态存储元阵列

3.2.2 基本的SRAM逻辑结构

- SRAM芯大多采用**双译码**方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分如图所示。





3.2.2 基本的SRAM逻辑结构

- 存储体 ($256 \times 128 \times 8$)
 - 通常把各个字的同一个字的同一位集成在一个芯片 ($32K \times 1$) 中, $32K$ 位排成 256×128 的矩阵。
8个片子就可以构成32KB。
- 地址译码器
 - 采用双译码的方式 (减少选择线的数目) 。
 - $A0 \sim A7$ 为行地址译码线
 - $A8 \sim A14$ 为列地址译码线

3.2.2 基本的SRAM逻辑结构

- SRAM芯大多采用**双译码**方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分如图所示。





3.2.2 基本的SRAM逻辑结构

- SRAM芯大多采用**双译码**方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分如图所示。

片选信号

写入使能信号


读出使能信号



3.2.2 基本的SRAM逻辑结构



- 读与写的互锁逻辑

控制信号中 $\overline{CS}$ 是片选信号， $\overline{CS}$ 有效时（低电平），门 G_1 、 G_2 均被打开。 $\overline{OE}$ 为读出使能信号， $\overline{OE}$ 有效时（低电平），门 G_2 开启，当写命令 $\overline{WE}=1$ 时（高电平），门 G_1 关闭，存储器进行读操作。写操作时， $\overline{WE}=0$ ，门 G_1 开启，门 G_2 关闭。注意，门 G_1 和 G_2 是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。



3.2.3 SRAM读/写时序

- 读周期
 - 读出时间 t_{AQ}
 - 读周期时间 t_{RC}



3.2.3 SRAM读/写时序

- 读周期



- 读出时间 t_{AQ}
- 读周期时间 t_{RC}

- 写周期

- 写时间 t_{WD}
- 写周期时间 t_{WC}

- 存取周期

- 读周期时间 t_{RC} = 写周期时间 t_{WC}



3.2.4 存储器容量的扩充

所需芯片数量： $d = \text{设计要求的存储器容量} / \text{选择芯片存储器容量}$

1. 位扩展

给定的芯片字数（地址线）符合要求，但是位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。


[例2] 利用 $1\text{M} \times 4$ 位的SRAM芯片，设计一个存储容量为 $1\text{M} \times 8$ 位的SRAM存储器。

解：所需芯片数量 $= (1\text{M} \times 8) / (1\text{M} \times 4) = 2$ 片

3.2.4 存储器容量的扩充

所需芯片数量: $d = \text{设计要求的存储器容量} / \text{选择芯片存储器容量}$

1.1



器
分
量

图 3.7 SRAM 位扩展实例

3.2.4 存储器容量的扩充

2.字扩展

- 给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。
- 所需芯片数仍由（ $d = \text{设计要求的存储器容量} / \text{选择芯片存储器容量}$ ）决定。

[例3] 利用256K×8位的SRAM芯片设计2048K×8位的存储器

解：所需芯片数 $d = (2048K \times 8) / (256K \times 8) = 8(\text{片})$

设计的存储器见书上图3.8所示。8个芯片的数据总线和读写控制信号线公用，地址总线中 $A_{17} \sim A_0$ 同时连接到8片SRAM的片内地址输入端，地址总线高位的 $A_{20} \sim A_{18}$ 通过三-八线译码器芯片分别产生8个片选信号，这8个芯片不会同时工作。




图 3.8 SRAM 字扩展实例

3.2.4 存储器容量的扩充

3.字位扩展

- 若给定的芯片的字数和位数均不符合要求，则需要先进行位扩展，再进行字扩展。

3.3 DRAM存储器

3.3.1 DRAM存储元的工作原理

3.3.2 DRAM芯片的逻辑结构

3.3.3 DRAM读/写时序

3.3.4 DRAM的刷新操作

3.3.5 突发传输模式

3.3.6 同步DRAM (SDRAM)

3.3.7 双倍数据率SDRAM (DDR SDRAM)

3.3.8 DRAM读/写校验


3.3.9 CDRAM

3.3.1 DRAM存储元的工作原理

SRAM存储器的存储元是一个触发器，它具有两个稳定的状态。


DRAM存储器的存储元是由一个MOS晶体管 and 电容器组成的单管DRAM记忆电路，如图3.9所示。

3.3.1 DRAM存储元的工作原理




(a) 写 1 到存储位元

3.3.1 DRAM存储元的工作原理




(b) 写 0 到存储位元

3.3.1 DRAM存储元的工作原理



(c) 从存储位元读出 1

3.3.1 DRAM存储元的工作原理



(d) 刷新存储位元的 1

3.3.2 DRAM芯片的逻辑结构




图 3.10 1M×4 位 DRAM 芯片

3.3.2 DRAM芯片的逻辑结构

刷新操作与读/写操作是交替进行






图 3.10 1M×4 位 DRAM 芯片

3.3.3 DRAM读/写时序

- 读周期、写周期的定义是从行选通信号 $\overline{RAS}$ 下降沿开始，到下一个 $\overline{RAS}$ 信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间相等。



(a) 读周期



(b) 写周期

3.3.4 DRAM的刷新操作

- 刷新周期：
 - 读出之后必须刷新
 - 电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。
- 刷新操作有两种刷新方式：
 - 集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。
 - 例如，对于刷新周期为8ms的内存来说，所有行的集中式刷新必须每隔8ms进行一次。为此将8ms时间分为两部分：前一段时间进行正常的读/写操作，后一段时间（8ms至正常读/写周期时间）做为集中刷新操作时间。
 - “死时间”
 - 分散式刷新:每一行的刷新被均匀地分配到正常的读/写周期之中。
 - 例如，DRAM有1024行，如果刷新周期为8ms，则每一行必须每隔 $8\text{ms} \div 1024 = 7.8\mu\text{s}$ 进行一次。
- 存储控制器/DRAM控制器


3.3.5 突发传输模式

突发（Burst）访问是指在存储器同一行中对相邻的存储单元进行连续访问的方式，突发长度可以从几字节到数千字节不等。由于访问地址是连续的，只需要向存储器发送一次访问地址。

通过支持突发模式、快速页模式和扩展数据输出等方式，可以允许重复存取DRAM存储矩阵的行缓冲区，无须增加额外的行存取时间，提升等效数据访问速度。

3.3.5 突发传输模式

快速页模式动态存储器，它是根据程序的局部性原理来实现的。读周期和写周期中，为了寻找一个确定的存储单元地址，首先由低电平的行选通信号 $\overline{RAS}$ 确定行地址，然后由低电平的列选信号 $\overline{CAS}$ 确定列地址。下一次寻找操作，也是由 $\overline{RAS}$ 选定行地址， $\overline{CAS}$ 选定列地址，依此类推，如下图所示。



3.3.6 同步DRAM（SDRAM）

SDRAM称为同步型动态存储器。计算机系统中的CPU使用的是系统时钟，SDRAM的操作要求与系统时钟相同步，在系统时钟的控制下从CPU获得地址、数据和控制信息。

1. 同步操作

2. 多存储体配置

时钟使能

3. 命令控制

4. 模式寄存器




图 3.12 SDRAM 逻辑结构图

DQM: 数据线 DQ 的输出使能

3.3.6 同步DRAM（SDRAM）

SDRAM在DRAM 接口上增加时钟信号则可以降低存储器芯片与控制器同步的开销，优化DRAM 与CPU 之间的接口，这是SDRAM的最主要改进。

1. SDRAM 的特征

- 同步操作
- 多存储体配置
- 命令控制
- 模式寄存器

表 3.1 比较了传统异步 DRAM 和 SDRAM 的功能差异。

3.3.6 同步DRAM（SDRAM）

表 3.1 异步 DRAM 和 SDRAM 的功能差异

功能	异步 DRAM	SDRAM
时钟信号	无时钟	根据系统时钟运行
$\overline{\text{RAS}}$ 控制方式	$\overline{\text{RAS}}$ 为电平控制	$\overline{\text{RAS}}$ 为脉冲控制
存储体个数	单存储体	多存储体
突发传输	一次传输一个列地址	每个列地址突发传送 1、2、4、8 或 256 个字
读延迟	读延迟不能编程	读延迟可编程

2. SDRAM 的控制方式

SDRAM 的操作时序都是确定的，在系统时钟控制下，CPU 向 SDRAM 送出地址和控制命令后，需等待事先确定好的一定数量的时钟周期。在此期间，SDRAM 完成读或写的内部操作(如行列选择、地址译码、数据读出或写入、数据放大等)，处理器则可照常安全地执行其他任务，不必单纯等待，以此来提高系统效率。

3.3.6 同步DRAM (SDRAM)




图 3.13 SDRAM 和异步 DRAM 的读操作时序

3.3.6 同步DRAM (SDRAM)





图 3.13 SDRAM 和异步 DRAM 的读操作时序

3.3.6 同步DRAM (SDRAM)



3.3.6 同步DRAM (SDRAM)

3. SDRAM 的命令

图 3.14 给出了 SDRAM 读和写命令操作的时序，可以看出 SDRAM 的命令发送方式。




图 3.14 SDRAM 读和写命令

3.3.6 同步DRAM (SDRAM)

3. SDRAM 的命令

图 3.14 给出了 SDRAM 读和写命令操作的时序，可以看出 SDRAM 的命令发送方式。




图 3.14 SDRAM 读和写命令


3.3.7 双倍数据率SDRAM（DDR SDRAM

双倍数据率SDRAM即DDR SDRAM，在时钟的上升沿和下降沿都能传输数据，能够提供更快的操作速度和更低的功率。

DDR SDRAM之后，相继又出现了DDR2、DDR3和DDR4等SDRAM技术。

3.3.8 DRAM读/写校验

DRAM通常用做主存储器，其读写操作的正确性与可靠性至关重要。为此除了正常的数据位宽度，还增加了附加位，用于读/写操作正确性校验。增加的附加位也要同数据位一起写入DRAM中保存。其原理如图所示。



3.3.9 CDRAM

CDRAM称为带**高速缓冲存储器（cache）**的动态存储器
它是在通常的**DRAM**芯片内又集成了一个**小容量的SRAM**，从而使**DRAM**芯片的性能得到显著改进。

