


Σχεδίαση κυκλώματος Schmitt Trigger

Καραπατσιάς Νικόλαος 10661
Στεργιόπουλος Ευάγγελος 10711
Ομάδα 21


Στόχος της συγκεκριμένης σχεδιαστικής άσκησης είναι η υλοποίηση ενός schmitt trigger κυκλώματος σε μορφή IC χρησιμοποιώντας το εργαλείο Virtuoso από την Cadence. Η λειτουργία ενός schmitt trigger είναι παρόμοια με αυτή ενός κοινού συγκριτή με τη διαφορά ότι παρέχει δύο κατώφλια/threshold, ένα για την άνοδο και ένα για την κάθοδο. Αυτό, μας δίνει το πλεονέκτημα της ανοχής θορύβου σε τιμές πολύ κοντά στο κατώφλι χωρίς να λαμβάνουμε εσφαλμένα αποτελέσματα. Η λειτουργία του φαίνεται στην παρακάτω εικόνα



Οι παράμετροι που καλείτε το κυκλωμά μας να υλοποιεί είναι:

- Τάση λειτουργίας $V_{dd} = 1.2V$
- Άνω κατώφλι στα 800 mV
- Κάτω κατώφλι στα 400 mV
- Χωρητικότητα φορτίου $C_{load} = 200fF$

Η μορφή του κυκλώματος φαίνεται στο παρακάτω σχήμα:



Κατάσταση από $V_{in} = LOW$ σε $V_{in} = HIGH$: Σε αυτή την περίπτωση, αρχικά για είσοδο 0, όπως φαίνεται και στο σχήμα τα δυο pmos M5 και M6 θα άγουν οδηγώντας τον κόμβο της εξόδου Output στο 1 μέσω του Vdd. Έτσι λόγω αυτής της τάσης, το nmos M6 βρίσκεται σε αποκοπή, ενώ το nmos M3 ξεκινάει να άγει οδηγώντας τον κόμβο ανάμεσα στο M1 και M2 στο Vdd. Ωστόσο, όταν η είσοδος ξεκινάει να αυξάνεται, το κανάλι στο M1 ξεκινάει να ανοίγει οδηγώντας τον κοινό κόμβο στην γείωση ενώ παρουσιάζεται μεγάλη δυσκολία στο nmos M2 λόγω του ότι η αρχική του τάση του $V_s = V_{dd}$ και άρα ο συνδυασμός των δύο οδηγεί V_g από

την τάση κατωφλίου του M2 προκειμένου να ξεκινήσει να άγει και τη έξοδος output να οδηγηθεί στο 0. Με αυτόν τον τρόπο διαμορφώνεται το ανώτερο κατώφλι Vsph.

Κατάσταση απο Vin = High σε Vin = Low: Με παρόμοιο τρόπο, όταν αρχικά η τάση εισόδου είναι 1, τότε τα pmos τρανζίστορ M4 και M5 βρίσκονται σε αποκοπή ενώ τα nmos M2 και M1 άγουν οδηγώντας τον κόμβο εξόδου output στη γείωση 0. Αυτό έχει ως αποτέλεσμα το nmos M3 να αποκόπτει ενώ το M6 να ξεκινήσει να άγει και να στέλνει τον κόμβο ανάμεσα στο M3 και M4 στην γείωση. Αυτό έχει ως αποτέλεσμα να ξεκινήσει να άγει το M5 και να οδηγήσει τον κοινό κόμβο M5-M4 στο Vdd με αποτέλεσμα το M4 να χρειάζεται αρκετά μεγαλύτερη τάση Vg, απο την τάση κατωφλίου του, προκειμένου να ξεκινήσει να άγει και να οδηγήσει την τάση στον κόμβο output στο Vdd. Με αυτόν τον τρόπο, διαμορφώνεται το κατώτερο κατώφλι Vspl

Οι εξισώσεις που διέπουν την παραπάνω ανάλυση φαίνονται παρακάτω:


$$\frac{\beta_1}{\beta_3} = \left[\frac{V_{DD} - V_{SPH}}{V_{SPH} - V_{THN}} \right]^2 \quad \frac{\beta_5}{\beta_6} = \left[\frac{V_{SPL}}{V_{DD} - V_{SPL} - V_{THP}} \right]^2$$

Δεδομένου ότι όλα μας τα τρανζίστορ είναι πανομοιότυπα με ελάχιστο L = 45nm της τεχνολογίας, τότε ο λόγος β_1/β_3 ισουται με w_1/w_3 .


Επομένως για Vsph = 800mV και όπως θα αποδείξουμε παρακάτω Vspl = 400mV και Vthn = 611.96≈612mV και Vthp = 555.37 mV έχουμε τους λόγους:

$$\frac{\beta_1}{\beta_3} = \left(\frac{1.2-0.8}{0.8-0.612} \right)^2 = 4.52 \quad \text{και} \quad \frac{\beta_5}{\beta_6} = \left(\frac{0.4}{1.2-0.4-0.555} \right)^2 = 2.66$$

Για την προσομοίωση του κυκλώματος δημιουργήσαμε ένα καινούριο schematic στο οποίο θέσαμε $V_{DD} = 1.2V$, και συνδέσαμε την έξοδο μέσω ενός πυκνωτή 200fF στο Gnd που είναι τα δεδομένα της άσκησης. Αρχικά προσπαθήσαμε να τρέξουμε transient simulation με είσοδο στο κύκλωμα έναν τριγωνικό παλμό. Γρήγορα όμως καταλάβαμε ότι καθώς αλλάζουμε την περίοδο του τριγωνικού παλμού αλλάζει τελείως η απόκριση του συστήματος και σε ποια σημεία γίνεται η αλλαγή. Καθώς δεν μας νοιάζει η χρονική απόκριση του συστήματος αλλά καθαρά σε ποια σημεία γίνεται η αλλαγή, αποφασίσαμε να αλλάξουμε τον τριγωνικό παλμό με μια DC τάση την οποία θα μπορούμε να κάνουμε DC sweep. Πράγματι μόλις το κάναμε αυτό αρχίσαμε να βλέπουμε πιο συνεπή αποτελέσματα. Άρα το schematic τελικά έχει την παρακάτω μορφή.




Πιο συγκεκριμένα για την προσομοίωση, κάναμε DC Sweep την V_1 από 0 έως 1.2V χρησιμοποιώντας και την επιλογή hysteresis sweep να μπορούμε να δούμε και το low switching point χωρίς την χρήση δεύτερου simulation. Επιλέξαμε σταθερό βήμα 0.2mV καθώς θεωρήσαμε ότι είναι καλή ισορροπία ανάμεσα σε καλό resolution χωρίς να επιβαρύνει πάρα πολύ την προσομοίωση που θα φανεί χρήσιμο αργότερα. Σαν outputs του simulation επιλέξαμε την V_1 που κάνουμε sweep και την έξοδο του Schmitt Trigger. Έτσι έχουμε τις εξής κυματομορφές όταν τρέχουμε το simulation:



Που όπως βλέπουμε είναι το κλασικό σύμβολο του Schmitt Trigger, με κόκκινο να είναι η είσοδος και πράσινο η έξοδος. Για την ακριβής ανάλυση του κυκλώματος χρησιμοποιήσαμε vertical markers για να δούμε με όσο μεγαλύτερη ακρίβεια σε ποια τάση γίνεται η αλλαγή.

Όταν βάλαμε τις διαστάσεις που προκύπτουν από την θεωρητική ανάλυση παρατηρήσαμε μεγάλη απόκλιση από τα επιθυμητά αποτελέσματα, την οποία αποδώσαμε στο πώς υπολογίσαμε τα V_{thn} και V_{thp} . Καθώς αυτά τα μεγέθη χρειάζονται για να υπολογιστούν οι θεωρητικές διαστάσεις των τρανζίστορ, όμως ταυτόχρονα επηρεάζονται από αυτές έπρεπε να βρούμε έναν τρόπο να τα υπολογίσουμε. Επειδή δεν θέλαμε να αναλώσουμε όλο μας τον χρόνο στο να τα υπολογίζουμε κάθε φορά αποφασίσαμε να φτιάξουμε ένα απλό schematic με τιμές W/L παρόμοιες (με το L ίδιο) με αυτές που θα χρησιμοποιήσουμε και να τις υπολογίσουμε εκεί μόνο μια φορά. Πράγματι φτιάξαμε το παρακάτω schematic το οποίο είναι ένα απλώς inverter.




Τρέχοντας μια απλή DC ανάλυση και μετά από το ADE παράθυρο από το print -> DC Operating Points μπορούμε να δούμε τις V_{thn} και V_{thp} .



Results Display Window	
Window Expressions Info Help	
signal	OP("/NM0" "??")
qjs	0
qs	-18.0242a
qsi	-18.0242a
rdeff	20.4167
region	1
reversed	0
rgate	0
rgbd	0
ron	4.87541K
rout	4.87545K
rseff	20.4167
self_gain	8.7926u
tau1	NaN
trise	0
ueff	17.4169m
vbs	0
vdb	4.61284u
vds	4.61284u
vdsat	274.997m
vdsat_marg	NaN
vdss	274.997m
vearly	4.60415u
vgb	1
vgd	999.995m
vgs	1
vgt	388.034m
vsat_marg	-274.992m
vsb	-0
vth	611.966m
vth0	NaN
vth_drive	NaN

Results Display Window	
Window Expressions Info Help	
signal	OP("/PM0" "??")
qjs	-0
qs	2.69114a
qsi	2.69114a
rdeff	5.64666
region	0
reversed	0
rgate	0
rgbd	0
ron	1.2784G
rout	2.19183G
rseff	5.64666
self_gain	62.5408
tau1	NaN
trise	0
ueff	16.5205m
vbs	0
vdb	-1.2
vds	-1.2
vdsat	-48.8598m
vdsat_marg	NaN
vdss	-48.8598m
vearly	2.06987
vgb	-200m
vgd	999.995m
vgs	-200m
vgt	355.368m
vsat_marg	1.15114
vsb	-0
vth	-555.368m
vth0	NaN
vth_drive	NaN

Παρόλο που τα αρχικά αποτελέσματα είχανε αρκετή απόκλιση από τα επιθυμητά, μας έδωσαν μια καλή αφετηρία και μια πρώτη επαφή με το πώς να προχωρήσουμε. Θεωρήσαμε καλή τακτική να αφήσουμε το L όσο μικρότερο γίνεται (εφόσον γίνεται) και να πειράζουμε μόνο τα W . Κατά την σχεδίαση προέκυψε ότι για $L_6 = 60\text{nm}$ προκύπτουν καλύτερα αποτελέσματα χωρίς να χρειάζεται να αυξήσουμε πολύ τις διαστάσεις των άλλων τρανζίστορ. Οπότε παρόλο που θα θέλαμε να κρατήσουμε όλα τα L στο ελάχιστο 45nm που μας επιτρέπει η τεχνολογία εκεί κάνουμε την υποχώρηση. Επίσης, όπως προαναφέρθηκε δεν μας νοιάζει η χρονική απόκριση του συστήματος άρα δεν μας συμφέρει να υπερδιαστασιολογίσουμε τα $M2$ και $M4$, που αυτά κυρίως ευθύνονται για την γρήγορη απόκριση του συστήματος. Μετά από δοκιμές καταλήξαμε στις εξής διαστάσεις:




Οι οποίες επιβεβαιώνονται και από τα simulations:



Με μια μικρή απόκλιση την οποία θεωρήσαμε πολύ καλή.

Έπειτα προχωρήσαμε στην σχεδίαση του layout, το οποίο προέκυψε ως εξής:



Κατά την σχεδίαση του layout κύριοι στόχοι μας ήταν η ελαχιστοποίηση της περιοχής, χρήση όσο λιγότερου πυριτίου γίνεται και όσων λιγότερων μετάλλων. Αναγκαστικά διαφύγαμε στην χρήση του M2, καθώς όπως βλέπουμε δεν μπορούμε να διασταυρώσουμε τα M1 μεταξύ τους. Θα μπορούσαμε να αποφύγουμε την χρήση του M1 για την διασύνδεση των κοινών βάσεων M3, M5 με την είσοδο του inverter στα δεξιά με το να χρησιμοποιήσουμε πυρίτιο, αλλά θεωρήσαμε προτιμότερο να χρησιμοποιήσουμε M2 από το να “τραβήξουμε” τόσο μεγάλη γραμμή πυριτίου. Για τα M1 και M2 χρησιμοποιήθηκαν οι standard διαστάσεις για τις τροφοδοσίες και τα σήματα.