ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΙΚΗΣ ΙΣΧΥΟΣ

Μελέτη, Ανάλυση, Προσομοίωση, Συγκριτική μελέτη Ημιαγωγικών Διακοπτών τύπου Αραίωσης και Πύκνωσης JFETs Καρβιδίου του Πυριτίου και εφαρμογή σε Αντριστροφέα Ισχύος

Διπλωματική Εργασία του Νικόλαου Χρυσόγελου

Επιβλέπων: Στέφανος Ν. Μανιάς

Καθηγητής Ε.Μ.Π.

ΑΘΗΝΑ, ΙΟΥΛΙΟΣ 2014



Περιεχόμενα

- 1. Ανασκόπηση των ημιαγωγών Υψηλού Ενεργειακού Διακένου (Wide Band Gap)
- 2. Ανάλυση των χαρακτηριστικών του Vertical Trench Silicon Carbide JFET
- 3. Τεχνικές οδήγησης της πύλης των Vertical Trench Silicon Carbide JFET
- 4. Μέθοδοι ελαχιστοποίησης ταλαντώσεων σε μετατροπείς βασισμένους σε ημιαγωγούς Καρβιδίου του Πυριτίου
- 5. Προσομοίωση και κατασκευή Αντριστροφέα Ισχύος αποτελούμενο από SiC JFETs

Περιεχόμενα

- 1. Ανασκόπηση των ημιαγωγών Υψηλού Ενεργειακού Διακένου (Wide Band Gap)
- 2. Ανάλυση των χαρακτηριστικών του Vertical Trench Silicon Carbide JFET
- 3. Τεχνικές οδήγησης της πύλης των Vertical Trench Silicon Carbide JFET
- 4. Μέθοδοι ελαχιστοποίησης ταλαντώσεων σε μετατροπείς βασισμένους σε ημιαγωγούς Καρβιδίου του Πυριτίου
- 5. Προσομοίωση και κατασκευή Αντριστροφέα Ισχύος αποτελούμενο από SiC JFETs

Βασικές ιδιότητες των υλικών

- Ενεργειακό διάκενο
 - Υψηλότερες θεμοκρασίες λειτουργίας
 - ❖ Μεγαλύτερες τάσεις
- Πεδίο Διάσπασης
 - Πιο λεπτά κανάλια αγωγής
 - Μικρότερες αντιστάσεις αγωγής
- Θερμική αγωγιμότητα
 - Υψηλότερες θερμοκρασίες διάσπασης
 - Ευκολότερη επαγωγή θερμότητας



Semiconductor Material	Bandgap (eV) Direct (D),Indirect (I)	Breakdown Field, E _c (kV/cm)	Thermal Conductivity σ_T (W/(m * K))
Germanium (Ge)	0.661 , I	100	58
Silicon (Si)	1.12 , I	300	130
Gallium arsenide (GaAs)	1.424 , D	400	55
Gallium phosphide (GaP)	2.26 , I	1,000	110
Silicon carbide (SiC)	0.05	3,180	700
(4H,α) Gallium	3.25 , I	2.000	5 00
nitride (GaN)	3.44 , D	3,000	700
C (diamond)	5.5 , I	5,700	1,000

- > Μείωση βάρους και όγκου
- Υψηλότερες αποδόσεις και μεγαλύτερος χρόνος ζωής
- > Υψηλότερες διακοπτικές συχνότητες


Εμπορικές συσκευές Καρβιδίου του Πυριτίου

SiC Schottky Barrier Diode


- ✓ Χαμηλό ανάστροφο χρόνο αποκατάστασης(t_{rr}) (<15ns) και ανεξάρτητα από τη θερμοκρασία
- ✓ Υψηλή τάση λειτουργίας (1.2kV)
- ✓ Χαμηλή πτώση τάσης (~1.5V)
- ✓ Κατάλληλο για υψηλές διακοπτικές συχνότητες σε μεσαίες τάσεις (3.3 kV)

SIC IGBT

- Κατασκευή SiC n-type IGBT σε υπόστρωμα p-type έχει απαράδεκτα υψηλή αντίσταση
- Η επίδοση του στρώματος οξειδίου πύλης είναι χαμηλή
- Δεν αναμένεται να γίνουν εμπορικά τα επόμενα 10 χρόνια




- Αμφισβητούμενη σταθερότητα του στρώματος οξειδίου (SiC με το SiO₂)
- Υψηλότερα ρεύματα διαρροής και τάσεις κατωφλίου σε σχέση με Si
- ✓ Normally-off
- ✓ Υψηλές τάσεις συγκρίσιμες με Si IGBTs




- Εξάρτηση ρεύματος αγωγής απο θερμοκρασία
- ✓ Normally-off με χαμηλή πτώση τάσης

Εμπορικές παραλλαγές για SiC JFET



- Body diode με υψηλή πτώση τάσης και μεγάλο χρόνο αποκατάστασης
- Μόνο Normally-on διαθέσιμες συσκευές
- · Τάση στραγγαλισμού -16V με -26V




- Ανάστροφο ρεύμα εξαιτίας του φορτίου εξάντλησης της συσκευής
- Και Normally-on και normally-off
- Τάση στραγγαλισμού -7V και 1V

Περιεχόμενα

- 1. Ανασκόπηση των ημιαγωγών Υψηλού Ενεργειακού Διακένου (Wide Band Gap)
- 2. Ανάλυση των χαρακτηριστικών του Vertical Trench Silicon Carbide JFET
- 3. Τεχνικές οδήγησης της πύλης των Vertical Trench Silicon Carbide JFET
- 4. Μέθοδοι ελαχιστοποίησης ταλαντώσεων σε μετατροπείς βασισμένους σε ημιαγωγούς Καρβιδίου του Πυριτίου
- 5. Προσομοίωση και κατασκευή Αντριστροφέα Ισχύος αποτελούμενο από SiC JFETs

Σύγκριση ημιαγωγών



- Η τάση πύλης των Si τρανζίστορ διπλάσιες από αυτές των SiC
- Το φορτίο πύλης που απαιτείται είναι μικρότερο



Μεγαλύτερες απαιτήσεις ισχύος στην πύλη για τα Si

- Η αντίσταση αγωγής για τα SiC JFET σημαντικά πιο μικρή
- Οι διακοπτικές απώλειες είναι μία τάξη μεγέθους μικρότερες



Λιγότερες απώλειες και καλύτερη απόδοση για τα SiC

Εσωτερική δομή του SiC VT JFET

Σε σύγκριση με όλους τους διαθέσιμους ημιαγωγούς Καρβιδίου του πυριτίου, το SiC VT JFET παρουσιάζει:

- ✓ Μεγάλες τάσεις αποκοπής.
- ✓ Τη μικρότερη αντίσταση αγωγής.
- ✓ Τη μεγαλύτερη σταθερότητα σχεδίασης.
- ✓ Δυνατότητα ανάστροφης αγωγής ρεύματος χωρίς τη χρήση αντιπαράλληλης.


Τα SiC VT JFET διαχωρίζονται σε

- \checkmark JFET απογύμνωσης (Depletion Mode) με αρνητική τιμή τάσης κατωφλίου V_{th}
- \checkmark Τα JFET πύκνωσης (Enhancement Mode) με θετική τιμή τάσης κατωφλίου V_{th}

Κατασκευαστικά, οι μόνες διαφορές που έχουν αφορούν:


- ❖ Το πλάτος του καναλιού.
- **•** Τη συγκέντρωση της νόθευσης.

Η τομή της βασική δομής ενός 4-Η SiC Vertical JFET μαζί με το ισοδύναμο κυκλώμα.



- ✓ Οι ενώσεις πύλης πηγής και πύλης υποδοχής αναπαριστώνται ως p-n δίοδοι.
- ✓ Οι χωρητικότητες πύλης πηγής, πύλης υποδοχής και υποδοχής – πηγής αναπαριστώνται σαν μη-γραμμικές χωρητικότητες.
- \checkmark Η πηγή ρεύματος I_D αντιπροσωπεύει το ρεύμα υποδοχής.

Ανάλυση ορθής λειτουργίας του SiC VT JFET



Γραμμική περιοχή ⇒

Το JFET συμπεριφέρεται ως μεταβλητή αντίσταση ελεγχόμενη από την τάση πύλης-πηγής

$$V_{GS} > V_P$$
 και $V_{GD} > V_P$


Περιοχή κόρου




Επέκταση των περιοχών απογύμνωσης στο κανάλι με αποτέλεσμα να σταματήσει να αυξάνεται άλλο το ρεύμα

$$V_{DS} > V_{GS} - V_P \Leftrightarrow V_{GD} < V_P$$

$$I_{D} = \begin{cases} 0, & (1) & , V_{GS} \leq V_{p} \text{ and } V_{GD} \leq V_{p} \\ I_{DSS} \cdot \left[2 \cdot \left(1 - \frac{V_{GS}}{V_{p}} \right) \left(\frac{V_{DS}}{-V_{p}} \right) - \left(\frac{V_{DS}}{V_{p}} \right)^{2} \right] & , V_{DS} \leq V_{GS} - V_{p} \\ I_{DSS} \cdot \left(1 + \lambda V_{DS} \right) \cdot \left(1 - \frac{V_{GS}}{V_{p}} \right)^{2} & , 0 \leq V_{GS} - V_{p} \leq V_{DS} \end{cases}$$




Πειραματικά αποτελέσματα για ορθή λειτουργία SiC VT JFET



- ✓ Όσο μεγαλύτερη εφαρμοζόμενη τάση πύλης-πηγής Vgs τόσο μεγαλύτερο το ρεύμα κορεσμού και μικρότερη η πτώση τάσης ⇒ λιγότερες απώλειες ισχύος
- ✓ Μεγαλύτερο ρεύμα κορεσμού για το Normally-on (47 A) κατά 27% → για ίδιες απαιτήσεις ρεύματος θα έχει μικρότερες απώλειες αγωγής από το Normally-off

Ανάλυση ανάστροφης λειτουργίας του SiC VT JFET



Περιχοή αποκοπής



Όσο ισχύουν

$$V_{GS} < V_P$$
 και $V_{GD} < V_P$

Το JFET λειτουργεί σαν ανοιχτοκύκλωμα

Ανάστροφη αγωγή



Αν V_{DS} ↓ πάρει μεγάλες αρνητικές τιμές τότε

$$V_{GD} = V_{GS} + V_{SD} < V_P \xrightarrow{V_{DS} < 0} V_{GD} = V_{GS} - V_{DS} \ge V_P$$

$$\text{Normally-on: } V_{DS} < V_{GS} - 7 \xrightarrow{V_{GS} = -15V} V_{DS} < -8 \text{ } V_{DS} <$$

Normally-on:
$$V_{DS} < V_{GS} - 7 \stackrel{V_{GS} = -15V}{\Longrightarrow} V_{DS} < -8 V_{SS}$$


Normally-off:
$$V_{DS} < V_{GS} - 1 \xrightarrow{V_{GS} = -15V} V_{DS} < -16$$


$$I_D = \begin{cases} I_{DSS_r} \left(e^{\frac{qV_d}{nkT}} - 1 \right), \text{όσο } I_D \text{ και } V_{SD} \text{ έχουν μικρές τιμές } V_{GD} < 2.7V \\ -I_{DSS_r} \left[1 - \frac{V_{GD}}{V_p} \right]^2, I_D \text{ και } V_{SD} \pi \text{αίρνουν μεγάλες τιμές } V_{GD} > 2.7V \end{cases}$$

Στη δεύτερη περίπτωση η D_{GD} άγει \Longrightarrow GS φτάνει σε κορεσμό



Πειραματικά αποτελέσματα για ανάστροφη λειτουργία SiC VT JFET






- \checkmark To Normally-on άγει για $V_{DS} ≥ -8V$ ενώ το Normally-off για $V_{DS} ≥ -16V$
- ✓ Μεγαλύτερο ρεύμα κορεσμού για το Normally-on (47 A) κατά 70%
- \checkmark Η αντίσταση του Normally-on είναι 95mΩ και του Normally-off 110mΩ
- ✓ Δεν έχουν ρεύμα ουράς
- ✓ Ανάστροφος χρόνος αποκατάστασης για το Normally-on 28ns, Normally-off 38ns

Περιεχόμενα

- 1. Ανασκόπηση των ημιαγωγών Υψηλού Ενεργειακού Διακένου (Wide Band Gap)
- 2. Ανάλυση των χαρακτηριστικών του Vertical Trench Silicon Carbide JFET
- 3. Τεχνικές οδήγησης της πύλης των Vertical Trench Silicon Carbide JFET
- 4. Μέθοδοι ελαχιστοποίησης ταλαντώσεων σε μετατροπείς βασισμένους σε ημιαγωγούς Καρβιδίου του Πυριτίου
- 5. Προσομοίωση και κατασκευή Αντριστροφέα Ισχύος αποτελούμενο από SiC JFETs


Το πρόβλημα της οδήγησης της πύλης



$$i_{g} = i_{gs} + i_{gd}$$

$$\frac{V_{GS_PS} - V_{GS}}{R_{g}} = C_{gs} \frac{dV_{GS}}{dt} + C_{gd} \frac{dV_{GS}}{dt}$$

$$V_{GS} = V_{GS_PS} - (V_{GS_PS} + 15) e^{-\frac{t}{(C_{gs} + C_{gd})R_{g}}}$$




Διαφορές απο τυπικά κυκλώματα οδήγησης Mosfet

- Μη παρουσία οξειδίου μεταξύ πύλης και καναλιού και σχηματισμός p-n επαφής
- Εφαρμογή τάσης -15V και 3V
- Προστασία για μεγάλες θερμοκρασίες


Απαιτήσεις οδήγησης της πύλης του VT SiC JFET

- Κατά τη μόνιμη αγωγή
 - * Όσο μεγαλύτερη εφαρμογή τάσης στο $V_p < V_{GS} < 3V \implies$ μικρότερη αντίσταση καναλιού και μεγαλύτερο ρεύμα κορεσμού
 - Normally-on: Αύξηση 20% στο I_D για εφαρμογή 2V αντί για 0V, 18% μείωση των απωλειών αγωγής για εφαρμογή ορθής πόλωσης
 - Normally-off: Αύξηση 40% στο I_D για αύξηση κατά 0.5V
- Κατά την κατάσταση αποκοπής
 - Φ Εφαρμογή τάσης στο $V_{br} < V_{GS} < V_{p}$
 - ❖ Προστασία πύλης από τάσεις μεγαλύτερης της V_{br}
- Κατά τη μεταγωγή από αγωγή σε αποκοπή και αντίστροφα
 - **Φ** Γρήγορα φόρτιση/εκφόρτιση των εσωτερικών χωρητικοτήτων του στοιχείου \longrightarrow Υψηλές αιχμές ρεύματος πύλης, $I = \frac{dQ}{dt}$



- Χαμηλή κατανάλωση ισχύος
- Επίτευξη υψηλών διακοπτικών συχνοτήτων
- ightharpoonup Προστασία από υψηλούς ρυθμού μεταβολής $\frac{dv}{dt}$, $\frac{di}{dt}$
- Λειτουργία σε πολύ υψηλές θερμοκρασίες
- > Λειτουργία με διάφορες διαμορφώσεις και duty cycle
- Χαμηλό κόστος και πολυπλοκότητα κυκλώματος
- Ελαχιστοποίηση αποστάσεων στο PCB

Double Pulse Tester



Το ρεύμα I_D θα αυξάνεται γραμμικά από τη σχέση:


$$V_{DC} = L \frac{di}{dt}$$

Στο χρονικό σημείο t_1 καταγράφονται τα χαρακτηριστικά σβέσης του στοιχείου.


Στο χρονικό σημείο t_2 καταγράφονται τα χαρακτηριστικά έναυσης του στοιχείου.


Οι συνθήκες θα είναι: $V_{DC}=200V$, $L=115\mu H$ για χρονικό διάστημα $dt=3\mu s$ θα έχουμε $I_d=5$ Α.

Κυματομορφές ενός JFET σε Double Pulse Διάταξη



Κύκλωμα AC-coupled χωρίς ορθή πόλωση






C _p	$\frac{2Q_g + Q_{Cgs}}{V_{DD} - V_{GS}} \le C \le \frac{4Q_g + Q_{Cgs}}{V_{DD} - V_{GS}}$ $27.6nF \le C \le 55.2nF$ $\mathbf{C} = 47 \text{ nF}$
Required Peak current for Δt=50 ns, I _{peak}	$I_{peak} = \frac{\Delta q}{\Delta t} = \frac{75nC}{50ns} = 1.5 A$


Forward gate current, I _{FWD}	0.05 mA
Cut-off gate current,	0.83 mA
Charging constant, $\tau = R_s C_n$	235 ns
Total considered gate charge, Q _g	75 nC
R _p (for low cut-off current and temperature protection)	3 kΩ

Πειραματικά αποτελέσματα για το κύκλωμα AC-coupled χωρίς ορθή πόλωση




Κύκλωμα AC-coupled με ορθή πόλωση

Element	DM SJDP120R085	EM SJEP120R100	
R_s	5Ω	2Ω	
C _p	$\begin{aligned} &\frac{2Q_g + Q_{Cgs}}{V_{DD} - V_{GS}} \leq C \\ &\leq &\frac{4Q_g + Q_{Cgs}}{V_{DD} - V_{GS}} \\ &27.6nF \leq C \leq 55.2nF \end{aligned}$	$\frac{2Q_g + Q_{Cgs}}{V_{DD} - V_{GS}} \le C$ $\le \frac{4Q_g + Q_{Cgs}}{V_{DD} - V_{GS}}$ $70 \ nF \le C \le 130 \ nF$	
	C=47nF	C=94nF	
R _c (for low forward current)	100 Ω	20 Ω	
R_p	3 kΩ	3 kΩ	
Required Peak current for Δt=50 ns, I _{peak}	$I_{peak} = \frac{\Delta q}{\Delta t} = \frac{75nC}{50ns}$ $= 1.5A$	$I_{peak} = \frac{\Delta q}{\Delta t} = \frac{110nC}{50ns}$ $= 2.2A$	
Forward gate current, I _{FWD}	$I_{gFWD} = \frac{V_o - V_{gs} - V_{D1}}{R_c}$	$I_{gFWD} = \frac{V_o - V_{gs} - V_{D1}}{R_c}$	
	$= \frac{5 - 2.5 - 0.5}{100} = 20mA \qquad = \frac{5 - 2.5 - 0.5}{20} = 10$		
Cut-off gate current,	0.75 mA 100 mA		
Charging constant, $\tau = R_s C_p$	235 ns 188 ns		






Πειραματικά αποτελέσματα για το κύκλωμα AC-coupled με ορθή πόλωση



Κύκλωμα DC-coupled με ορθή πόλωση

Element	DM SJDP120R085	EM SJEP120R100
R _c (for low forward current)	100 Ω	20 Ω
R _{s_off}	5 Ω	2 Ω
R _{s_on}	5 Ω	2 Ω
Required Peak current for Δt=50 ns, I _{peak}	$I_{peak} = \frac{\Delta q}{\Delta t} = \frac{75nC}{50ns}$ $= 1.5A$	$I_{peak} = \frac{\Delta q}{\Delta t} = \frac{110nC}{50ns}$ $= 2.2A$
Forward gate current, I _{FWD}	$I_{gFWD} = \frac{V_o - V_{gs} - V_{D1}}{R_c}$ $= \frac{5 - 2.5 - 0.5}{100} = 20mA$	$I_{gFWD} = \frac{V_o - V_{gS} - V_{D1}}{R_c}$ $= \frac{5 - 2.5 - 0.5}{20} = 100mA$
Total considered gate charge, Q _g	75 nC	110 nC




Delay: ,000000s

CH1 5,00V/div


Ο παλμός που δημιουργείται μέσω του λογικού κυκλώματος και αποτελεί είσοδο στο ENABLE

250MSa/s

Κύκλωμα DC-coupled με ορθή πόλωση




Πειραματικά αποτελέσματα για το κύκλωμα DC-coupled με ορθή πόλωση



Normally-on


 $V_{\rm GS}$ (CH2- 10V/DIV), $V_{\rm DS}$ (CH3 - 100V/DIV), $I_{\rm d}$ (CH4 - 2A/DIV) και E_{OFF} (MATH - 200W/DIV)

 $t_{OFF} = 75$ ns και $E_{OFF} = 7uJ$



 V_{GS} (CH2- 20V/DIV), V_{DS} (CH3- 100V/DIV), I_{d} (CH4- 5A/DIV) και E_{OFF} (MATH - 500W/DIV)

 $t_{ON}=80$ ns και $E_{ON}=20uJ$



TDS 2024C - 12:33:09 PM 5/28/2013

Acq Complete M Pos: 0.000s


Tek

MEASURE

Normally-off

 $m V_{GS}$ (CH2- 10V/DIV), $m V_{DS}$ (CH3- 100V/DIV), $m I_d$ (CH4- 2A/DIV) $m \kappa \alpha \iota ~ \it E_{OFF}$ (MATH - 200W/DIV)

 $t_{OFF} = 70$ ns και $E_{OFF} = 9.5 uJ$



 V_{GS} (CH2- 10V/DIV), V_{DS} (CH3 - 100V/DIV), I_{d} (CH4 - 2A/DIV) $\kappa \alpha \iota \; E_{ON}$ (MATH - 500W/DIV)

 $t_{ON}=110$ ns και $E_{ON}=75uJ$

24

Συγκριτική μελέτη των SiC JFETs


VT SIC IFFT	Switching Characteristics			
VT SiC JFET	t _{on} (ns)	E _{on} (uJ)	t _{off} (ns)	E _{off} (uJ)
	AC Coupled	with forward	bias	
DM JDP120R085 SiC JFET	60	27	55	7.4
EM SJEP120R100 SiC JFET	100	60	60	8
DC Coupled with forward bias				
DM SJDP120R085	80	20	75	7
SiC JFET				
EM SJEP120R100	100	75	70	9.5
SiC JFET				


Το AC-coupled παρουσιάζει

- 10% καλύτερους διακοπτικούς χρόνους
- 15% λιγότερες απώλειες

To Normally-on έχει

- **4**0% γρηγορότερους χρόνους έναυσης και σβέσης
- ❖ 70% λιγότερες απώλειες





Συγκριτική μελέτη των Κυκλωμάτων οδήγησης

Duivo Cinovit	Switching Characteristics			
Drive Circuit	t _{on} (ns)	E _{on} (uJ)	t _{off} (ns)	E _{off} (uJ)
Nor	mally – On S	SJDP120R08	85 SiC JFET	
AC Coupled without forward bias	60	27	70	7,4
AC Coupled with forward bias	60	14,7	55	6,4
DC Coupled with forward bias	80	20	75	7

- Το AC-coupled παρουσιάζει λιγότερες απώλειες κατά
 - ❖ 38% σε σχέση με το απλό R-C-D δίκτυο
 - ❖ 20% σε σχέση με το DC-coupled
- Εφαρμόζοντας ορθή πόλωση μειώνουμε κατά 30% τους διακοπτικούς χρόνους


AC-coupled

- Χαμηλό κατασκευαστικό κόστος και πολυπλοκότητα
- ✓ Προστασία σε μεγάλες θερμοκρασίες απο τάση διάσπασης


DC-coupled

✓ Σταθερή συμπεριφορά με όλα τα εύρη παλμών και συχνοτήτων





Switching times for the DM SJDP120R085



Περιεχόμενα

- 1. Ανασκόπηση των ημιαγωγών Υψηλού Ενεργειακού Διακένου (Wide Band Gap)
- 2. Ανάλυση των χαρακτηριστικών του Vertical Trench Silicon Carbide JFET
- 3. Τεχνικές οδήγησης της πύλης των Vertical Trench Silicon Carbide JFET
- 4. Μέθοδοι ελαχιστοποίησης ταλαντώσεων σε μετατροπείς βασισμένους σε ημιαγωγούς Καρβιδίου του Πυριτίου
- 5. Προσομοίωση και κατασκευή Αντριστροφέα Ισχύος αποτελούμενο από SiC JFETs

Μέθοδοι ελαχιστοποίησης ταλαντώσεων

Εξαιτίας της αύξησης των διακοπτικών συχνοτήτων

- Ταλαντώσεις στην τάση εξόδου
- Προβλήματα ηλεκτρομαγνητικών παρεμβολών
- Στιγμιαίες υπερτάσεις




Για την ελαχιστοποίηση τους

- Τοποθέτηση αντιστάσεων σειράς στο κύκλωμα οδήγησης και βοηθητικών πυκνωτών
 Μείωση της ταχύτητας με ταυτόχρονο περιορισμό του προβλήματος
- Βελτιστοποίηση της τοποθέτησης των στοιχείων πάνω στο PCB
- Χρήση ξεχωριστών heat sinks
- Χρήση νεκρών χρόνων (blanking times)
- Χρήση Snubbers (passive, active, turn-off)

Προσομοίωση μεθόδων ελαχιστοποίησης ταλαντώσεων

	Turn-on	Turn-off	Damping factor	Peak Voltage	Oscillation time turn-on
Active snubber, Cs=5nF, Rs=70Ω	80nsec	70nsec	1.05	210V	500nsec
Passive snubber, Cs=1nF, Rs=70Ω	75nsec	70nsec	1.075	215V	87nsec
No Snubber	40nsec	38nsec	1.5	300V	1µsec
Boot resistor	100nsec	90nsec	1.4	280V	600nsec
Boot resistor+	110nsec	95nsec	1.175	235V	400nsec
Gate-source capacitor					




Περιεχόμενα


- 1. Ανασκόπηση των ημιαγωγών Υψηλού Ενεργειακού Διακένου (Wide Band Gap)
- 2. Ανάλυση των χαρακτηριστικών του Vertical Trench Silicon Carbide JFET
- 3. Τεχνικές οδήγησης της πύλης των Vertical Trench Silicon Carbide JFET
- 4. Μέθοδοι ελαχιστοποίησης ταλαντώσεων σε μετατροπείς βασισμένους σε ημιαγωγούς Καρβιδίου του Πυριτίου
- 5. Προσομοίωση και κατασκευή Αντριστροφέα Ισχύος αποτελούμενο από SiC JFETs

Προσομοίωση Αντιστροφέα Ισχύος

- ❖ SPWM διαμόρφωση
 - Με συχνότητα φέροντος 5kHz
 - Θεμελιώδης συχνότητα τάσης εξόδου
 50Hz
 - Νεκρός χρόνος 1μs
- ❖ AC-coupled κύκλωμα οδήγησης
 - με χρήση βοηθητικών αντιστάσεων και πυκνωτών για μείωση των ταλαντώσεων
 - $-15V < V_{gs} < 3V$
- Βελτιστοποίηση των PCB σχεδίων
- R-C passive snubber: R=70 Ω , C=1nF
- Τάση δικτύου 400V και ισχύς εισόδου 1kW, RL φορτίο 47Ω και 150mH




Αποτελέσματα προσομοίωσης Αντιστροφέα Ισχύος




Output voltage and current (*100) waveform of Single Phase full bridge inverter system using Normally-on SiC JFet devices.

Αποτελέσματα προσομοίωσης Αντιστροφέα Ισχύος

	1-Phase inverter using SJDP120R085
Efficiency (%)	95.399645 %
Cooling demands (C/W)	3.846102072 C°/W
Gate driver losses (W)	0.32 W
Conduction losses (W)	0.8 W
Losses during dead time(μW)	350 μW
Switching losses (W)	0.7 W




Input and output power waveform of a single phase inverter using Normally-on SiC JFet devices.



Output voltage, output current, gate-source voltage of J1 DM JFET – spwm pulses.


Αποτελέσματα προσομοίωσης Αντιστροφέα Ισχύος για διάφορους ημιαγωγούς

- Οι αντιστροφείς βασισμένοι στα SiC JFET με διόδους έχουν την καλύτερη απόδοση
- Για χαμηλές συχνότητες τα SiC JFET, Mosfet, IGBTs έχουν την ίδια απόδοση
- Για πάνω από 20kHz η διαφορά στην απόδοση για τα νέα τρανζίστορ είναι αισθητή (σταθερά πάνω από 94%)
- ✓ Άρα χρήση αντιστροφέα SiC JFET χωρίς διόδους είναι εφικτή αν είμαστε διατεθιμένοι να θυσιάσουμε ~1,5% στην απόδοση του




Αποτελέσματα προσομοίωσης Αντιστροφέα Ισχύος για διάφορους ημιαγωγούς

- Οι απαιτήσεις για τους SiC JFETs based αντιστροφείς διατηρούνται γενικά σταθερές και χαμηλές
- Αντίθετα οι συσκευές Πυριτίου έχουν παραπάνω ανάγκες




Αποτελέσματα προσομοίωσης Αντιστροφέα Ισχύος




- ❖ Η διαφορά από 10V σε 15V είναι το πολύ 0.5%
- Όσο πλησιάζουμε στο V_p τόσο πέφτει η απόδοση (παίζει ρόλο και η τάση πηγής-υποδοχής)

- Όσο μεγαλύτερη εφαρμοζόμενη ορθή τάση πύλης τόσο μικρότερη η περιοχή απογύμνωσης
- ❖ Για κάθε αύξηση 1V έχουμε αύξηση 1%


Κατασκευή Αντιστροφέα Ισχύος με DM SiC JFET



Input waveforms με dc voltage 150V και input current 5A (input power 750 W)




Output waveforms.



Voltage drop of J1 (yellow) during dead time and voltage at J2(purple).

Κατασκευή Αντιστροφέα Ισχύος με DM SiC JFET



Input and output waveforms of the inverter. Green is the input current and blue the input voltage. Purple and orange is the output voltage and current respectively.

- Απόδοση αντιστροφέα: 96%(απόδοση στις προσομοιώσεις 95.4%)
- Περαιτέρω αύξηση της απόδοσης με χρήση φίλτρου στην έξοδο για ελαχιστοποίηση των αρμονικών
- Η χρήση αντι-παράλληλων διόδων για αυτό το επίπεδο ισχύος κρίνεται περιττή

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΙΚΗΣ ΙΣΧΥΟΣ

Ευχαριστώ για την προσοχή σας.

Διπλωματική Εργασία του Νικόλαου Χρυσόγελου

Επιβλέπων:

Στέφανος Ν. Μανιάς Καθηγητής Ε.Μ.Π.

ΑΘΗΝΑ, ΙΟΥΛΙΟΣ 2014

